【課題】狭いゲート電極間にコンタクトを配置することなく、オーバーラップ容量を測定する。
【解決手段】この半導体装置は、下記のような第１ＴＥＧパターン（不図示）を備えている。第１ＴＥＧパターンは、素子分離領域５００と、素子分離領域５００に形成された開口部（不図示）と、開口部上に設けられ、互いに平行に延伸した複数のゲート電極３００と、開口部のゲート電極３００で覆われていない部分に形成された拡散領域２００と、を備えている。ここで、ゲート電極３００の一方の端部は、開口部の外縁よりも内側に配置されている。また、第１コンタクト２４０は、ゲート電極３００の一方の端部と、開口部の外縁の間に位置して、拡散領域２００に接続している。一方、第２コンタクト３４０は、ゲート電極３００に接続している。 （もっと読む）

【課題】下地絶縁膜の膜厚精度の向上とトランジスタ特性の変動抑制との両立が図られたＭＩＳトランジスタを備えた半導体装置、及びその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１００における活性領域１０３ａ上に形成されたゲート絶縁膜１０８ａと、ゲート絶縁膜１０８ａ上に形成されたゲート電極１１１ａとを有するＭＩＳトランジスタ１７０を備えている。ゲート絶縁膜１０８ａは、活性領域１０３ａ上に形成された板状の下層ゲート絶縁膜２１０ａと、下層ゲート絶縁膜２１０ａ上に形成された断面形状が凹状の上層ゲート絶縁膜２１１ａとを有する。下層ゲート絶縁膜２１０ａは、活性領域１０３ａ上に形成された下地絶縁膜１０４ａと、第１の高誘電率絶縁膜１０６ａとで構成され、上層ゲート絶縁膜２１１ａは、第１の高誘電率絶縁膜１０６ａ上に形成された第２の高誘電率絶縁膜１０７ａで構成される。 （もっと読む）

【課題】急峻なＳ値特性を有するとともに、ソース／ドレイン領域が同じ導電型となる対称構造を有する電界効果トランジスタを提供する。
【解決手段】本実施形態による電界効果トランジスタは、半導体層と、前記半導体層に離間して設けられたソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体層上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ソース領域および前記ドレイン領域側の前記ゲート電極の少なくとも一方の側面に設けられた高誘電体のゲート側壁と、を備え、前記ソース領域および前記ドレイン領域は前記ゲート電極の対応する側面から離れている。 （もっと読む）

【課題】微細化しても高い性能を実現可能な半導体装置を提供する。
【解決手段】実施の形態の半導体装置は、半導体基板と、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極の両側に形成された第１のゲート側壁と、半導体基板上に形成され、ゲート電極との間に第１のゲート側壁を挟むソース・ドレイン半導体層と、を備える。さらに、ゲート電極の両側に、第１のゲート側壁上およびソース・ドレイン半導体層上に形成され、第１のゲート側壁との境界がゲート電極の側面で終端し、第１のゲート側壁よりもヤング率が小さく、かつ、低誘電率の第２のゲート側壁、を備える。 （もっと読む）

【課題】工数を大幅に増加せず且つ高誘電体からなるゲート絶縁膜にダメージを与えることがない、仕事関数変更用金属不純物膜の効果を有する半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１０１と、半導体基板１０１の上部に形成されたｐ型活性領域１１０と、ｐ型活性領域１１０の上に形成されたゲート絶縁膜１５０と、ゲート絶縁膜１５０の上に形成されたゲート電極１０６とを有している。ゲート絶縁膜１５０は、二酸化シリコンよりも大きい誘電率を有する高誘電体膜１０３と、高誘電体膜１０３の上に形成され、炭素を含む炭素含有膜１０４とを有している。高誘電体膜１０３及び炭素含有膜１０４は、第１の金属としてランタン又はマグネシウムを含み、ゲート電極１０６は、第２の金属を含む。 （もっと読む）

【課題】インパクトイオン化ＭＩＳＦＥＴに関して、微細素子において二つの入力によりＡＮＤ型論理素子動作することを可能とし、素子バラツキを低減することを可能とし、消費電力を低減することを可能とする半導体装置を提供する。
【解決手段】第１導電型または真性である半導体領域の表面上に形成された二つの独立した第一および第二のゲート電極への両者への入力により反転層が形成された場合に、インパクトイオン化によるスイッチング動作が可能となることを特徴とする、半導体装置である。 （もっと読む）

【課題】バラスト抵抗の抵抗値の変動を抑制することのできる静電放電保護装置、半導体装置及び静電放電保護装置の製造方法を提供することにある。
【解決手段】基板４０上にゲート酸化膜４１を介してゲート電極４２を形成した。このゲート電極４２を挟んで基板４０中のソース形成領域Ｓ及びドレイン形成領域Ｄに、ｎ⁻型拡散領域４４Ｓ，４４Ｄをそれぞれ形成し、そのｎ⁻型拡散領域４４Ｓ，４４Ｄの下にｎ^＋型拡散領域４５Ｓ，４５Ｄをそれぞれ形成した。ｎ⁻型拡散領域４４Ｄの表面に、ゲート電極４２のサイドウォール４３からシリサイドブロック領域５２分だけ離間してドレイン電極５１を形成した。このドレイン電極５１の真下領域であってｎ^＋型拡散領域４５Ｄの下端と深さ方向において重なるかたちでｐ^＋型拡散領域５５を形成した。 （もっと読む）

【課題】半導体装置の微細化が進行しても、素子分離絶縁膜の応力がチャネルに与える影響を抑え、集積回路の設計において半導体特性をパラメタライズすることができる半導体装置を得ること。
【解決手段】半導体基板１０上に所定のパターンで形成された素子分離絶縁膜１１と、素子分離絶縁膜１１で区画される半導体基板１０表面の所定の位置に形成されるゲート絶縁膜２２，３２とゲート電極２３，３３とを含むゲート構造２１，３１と、ゲート構造２１，３１の線幅方向両側の半導体基板１０表面に形成されるソース／ドレイン領域２５，３５と、を備え、ゲート構造２１，３１と素子分離絶縁膜１１との間の半導体基板１０表面は、ヤング率が半導体基板１０よりも小さい材料からなる。 （もっと読む）

【課題】微細化が進展しても、データ書き込み時には閾値が低く、“１”データ保持時には閾値が高くすることができ、良好なデータ書き込み特性および良好なデータ保持特性の両立を図ることが可能な半導体記憶装置を提供する。
【解決手段】ゲート電極Ｇ１の側壁には側壁絶縁膜３５が形成される。ｎ型拡散層３６の表面にはビット線コンタクト５１が形成され、ｎ型拡散層２７は、埋め込みストラップ４１、及びポリシリコン電極２２Ａを介してストレージノード電極２２に接続されている。側壁絶縁膜３５は、トレンチキャパシタ側、即ちストレージノード電極２２側の厚さが、ビット線コンタクト５１側の厚さよりも大きくされている。 （もっと読む）

【課題】ゲート電極上に応力絶縁膜を設けた半導体装置において、ＭＩＳトランジスタの駆動能力が低下することを防止する。
【解決手段】半導体基板１００上における第１の活性領域１００ｂに形成された第１のＭＩＳトランジスタを有する半導体装置であって、第１のＭＩＳトランジスタは、第１の活性領域１００ｂ上に形成された第１のゲート絶縁膜１０３ｂと、第１のゲート絶縁膜１０３ｂ上に形成された第１のゲート電極１０４ｂと、第１のゲート電極１０４ｂにおける上面及びゲート長方向の側面上に形成され、第１のＭＩＳトランジスタのチャネルに対して第１の応力をゲート長方向に働かせる第１の応力絶縁膜１１１ｂと、第１のゲート電極１０４ｂにおけるゲート幅方向の側面上に形成された第１の下地絶縁膜１１２とを備え、第１のゲート電極１０４ｂにおけるゲート幅方向の側面上には、第１の応力絶縁膜１１１ｂが形成されていない。 （もっと読む）

【課題】 本発明は、小さいヒステリシスを有する半導体装置を提供することを目的とする。
【解決手段】 本発明の半導体装置は、Geを主成分として含むチャネル領域を有する半導体基板と、チャネル領域上に形成され、Zr、HfおよびLa系元素からなる群から選ばれる金属元素MおよびSiを含む酸化物を有するゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、チャネル領域をゲート長方向に挟むソース・ドレイン領域と、を備えることを特徴とする。 （もっと読む）

【課題】ゲート電極とソース／ドレイン領域の間のオーバラップ容量を低減し製造プロセスにより設定されるチャネル連結部の抵抗も低減した電界効果トランジスタ構造を提供する。
【解決手段】電界効果トランジスタのスペーサー構造２４２ｐ、２４２ｎには、束縛された電荷キャリアが部分的に濃縮されており、移動可能な電荷キャリアの濃縮帯１３ｎ、１３ｐが該スペーサー構造の下の半導体基板１の中に生じる。この濃縮帯１３ｎ、１３ｐは、各ソース／ドレイン領域６１、６２と、ゲート電極２１の電位によって制御されているチャネル領域６３との間のチャネル連結部の抵抗を低減し、ゲート電極２１と各ソース／ドレイン領域６１、６２との間のオーバーラップ容量を低減する。 （もっと読む）

【課題】ゲート電極の厚さ以外の調整によりサイドウォールの幅を高精度に制御することができる半導体装置の製造方法を提供する。
【解決手段】まず、Ｐ型シリコン基板１０１素子形成領域１０３にゲート酸化膜１０５、ゲート電極１０６、低濃度Ｎ型拡散層１０７を形成し、絶縁膜を堆積して異方性エッチングすることによりサイドウォール１０９を形成する。続いて、素子形成領域１０４にゲート酸化膜２０１、ゲート電極２０２、低濃度Ｎ型拡散層２０３を形成し、絶縁膜を堆積して異方性エッチングすることによりサイドウォール２０５を形成する。サイドウォール１０９用の絶縁膜とサイドウォール２０５用の絶縁膜とを別の工程で堆積し且つこれら絶縁膜の膜厚を個別に調整することにより、サイドウォール１０９，２０５の幅Ｌ１，Ｌ２を任意の値に設定できる。その後、イオン注入により、高濃度不純物領域２０６，２０７を自己整合的に形成する。 （もっと読む）

【課題】素子の微細化が可能でスイッチング性能の高い立体構造を有する電界効果型トランジスタである半導体素子を提供する。
【解決手段】ソース領域と、前記ソース領域の上部に配置された半導体機能層と及び、前記半導体機能層の上部に配置されたドレイン領域とを備え、前記半導体機能層は、前記ソース領域に対してほぼ垂直に配列した、複数の柱状あるいは円筒状の半導体物質からなる第１の部材と、前記第１の部材を取り囲み、前記ソース領域と絶縁体を介して配置された第２の部材から構成され、前記第２の部材はゲート領域と、絶縁体領域とから構成されており、前記第１の部材の平均直径が１ｎｍ以上３０ｎｍ以下であり、前記第１の部材の平均間隔が３ｎｍ以上５０ｎｍ以下であり、前記半導体層の酸素を除く主成分がシリコン、またはゲルマニウム、またはシリコンとゲルマニウムの混合物のいずれかである半導体素子を用いる。 （もっと読む）

【課題】 ホットキャリア耐性が高いＦＥＴを備える半導体装置および半導体装置の製造方法を提供する。
【解決手段】 シリコン基板１０２とシリコン基板１０２上に形成されるＬＤＤ構造のＭＯＳＦＥＴ１１０とを備える半導体装置１００において，ＭＯＳＦＥＴ１１０のＬＤＤ部は，相互に注入エネルギが異なる２度以上のイオン注入により形成されることを特徴としている。したがって，ホットキャリアの発生位置をシリコン基板１０２の深部に移動させ，ＭＯＳＦＥＴ１１０のホットキャリア耐性が向上する。 （もっと読む）