半導体素子およびその製造方法
【課題】素子の微細化が可能でスイッチング性能の高い立体構造を有する電界効果型トランジスタである半導体素子を提供する。
【解決手段】ソース領域と、前記ソース領域の上部に配置された半導体機能層と及び、前記半導体機能層の上部に配置されたドレイン領域とを備え、前記半導体機能層は、前記ソース領域に対してほぼ垂直に配列した、複数の柱状あるいは円筒状の半導体物質からなる第１の部材と、前記第１の部材を取り囲み、前記ソース領域と絶縁体を介して配置された第２の部材から構成され、前記第２の部材はゲート領域と、絶縁体領域とから構成されており、前記第１の部材の平均直径が１ｎｍ以上３０ｎｍ以下であり、前記第１の部材の平均間隔が３ｎｍ以上５０ｎｍ以下であり、前記半導体層の酸素を除く主成分がシリコン、またはゲルマニウム、またはシリコンとゲルマニウムの混合物のいずれかである半導体素子を用いる。
【解決手段】ソース領域と、前記ソース領域の上部に配置された半導体機能層と及び、前記半導体機能層の上部に配置されたドレイン領域とを備え、前記半導体機能層は、前記ソース領域に対してほぼ垂直に配列した、複数の柱状あるいは円筒状の半導体物質からなる第１の部材と、前記第１の部材を取り囲み、前記ソース領域と絶縁体を介して配置された第２の部材から構成され、前記第２の部材はゲート領域と、絶縁体領域とから構成されており、前記第１の部材の平均直径が１ｎｍ以上３０ｎｍ以下であり、前記第１の部材の平均間隔が３ｎｍ以上５０ｎｍ以下であり、前記半導体層の酸素を除く主成分がシリコン、またはゲルマニウム、またはシリコンとゲルマニウムの混合物のいずれかである半導体素子を用いる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子とその製造方法に関するもので、特に細孔表面が酸化膜で覆われた多孔質体をゲート電極として用いた、立体構造を有した電界効果トランジスタに関するものである。また本発明は半導体素子の製造方法に関するもので、特に立体構造を有した電界効果トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
近年、電界効果トランジスタの高集積化が進み、スケーリングの限界、特にチャネル長の縮小とゲート絶縁膜の薄膜化の限界が議論されている。ゲート絶縁膜の薄膜化等の問題を解決するため、シリコン酸化膜の代替として高誘電率材料の導入が検討されているが、解決すべき課題は多い。チャネル長の縮小に関しては、短チャネル効果を抑制する必要がある。しかし短チャネル効果の抑制にはチャネルの不純物濃度を高くする必要があり、このことが素子特性の劣化につながっている。チャネル中の不純物濃度を高めずに短チャネル効果の抑制を実現する素子として、薄膜ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）を用いたＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が挙げられ、さらにＭＯＳＦＥＴのスケーリングを延命させる方法としてフィン型チャネルを用いたダブルゲート構造を有する立体型ＭＯＳＦＥＴが提案されている（非特許文献１参照）。これはフィン型のチャネルの両側にゲートが配置された構造で、短チャネル効果の抑制、電流駆動力の向上に効果がある。
【０００３】
さらにフィン幅を数ｎｍにまで薄膜化することで量子効果が発現して有効質量の軽いキャリアが増え、キャリア移動度が増大するという報告もある（非特許文献２参照）。
【０００４】
他の立体型トランジスタの例としてはポリシリコン電極にコンタクトホールを空け、コンタクトホールの壁面を酸化させた後にチャネルとなる半導体を埋め込んだ、サラウンドゲートＭＯＳＦＥＴが提案されている（特許文献１参照）。この構造ではゲートがチャネルの周囲を覆っているために短チャネル効果が著しく抑制される。
【０００５】
また、電界効果トランジスタの新たな展開として、有機半導体を用いた薄膜トランジスタの研究開発が活発に行われている（非特許文献３参照）。有機トランジスタには軽量、柔軟性、低コストプロセス等のＳｉ系デバイスには無い特徴があり、情報タグ、スマートカード、ディスプレイパネルといった携帯用電子機器分野への応用が注目されている。現在ではａ−Ｓｉに匹敵するキャリア移動度を有する有機半導体材料を用いたＦＥＴ等も開発されている。有機トランジスタではスイッチング素子として高いオン／オフ比を有し、オン状態の抵抗が低く、高速に動作する必要があり、これらの実現のためにキャリア移動度の高い有機材料の開発が必須である。有機トランジスタで用いられる有機材料の中で、ポリチオフェン、ポリアニリン、ポリピロール等の高分子系材料はその高分子の主鎖を配向させることにより電気伝導度が向上する可能性がある（非特許文献４参照）。
【非特許文献１】応用物理 第７２巻 第９号 ２００３年 ｐ１１３６−１１４１
【非特許文献２】ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ４９，２００２，ｐ２８７
【非特許文献３】応用物理 第７２巻 第９号 ２００３年 ｐ１１５１−１１５６
【非特許文献４】Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１９８９，１１１，ｐ４１３８−４１３９
【特許文献１】特開平７−９９３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、サラウンドゲートＭＯＳＦＥＴにおいては、フォトリソグラフィ等の方法を用いてゲート領域にコンタクトホールを形成するために微細化が困難であり、さらなる素子の微細化が求められている。また有機材料を用いたトランジスタにおいては素子の微細化に加えて電気伝導度等の材料特性の向上が求められている。
【０００７】
そこで本発明は上記の課題を鑑みなされたものであって、素子の微細化が可能でスイッチング性能の高い、立体構造を有する電界効果型トランジスタである半導体素子を提供するものである。
【課題を解決するための手段】
【０００８】
上記目的は本発明の半導体素子によって解決される。
【０００９】
即ち、本発明は、ゲート領域に加える電圧によって多数のキャリアの流れを制御する半導体素子であって、
基板上または基板内に設けられたソース領域と、
前記ソース領域の上部に配置された半導体機能層と、
前記半導体機能層の上部に配置されたドレイン領域とを備え、
前記半導体機能層は、前記ソース領域に対してほぼ垂直に配列した、複数の柱状あるいは円筒状の半導体物質からなる第１の部材と、前記第１の部材を取り囲み、前記ソース領域と絶縁体を介して配置された第２の部材とから構成され、
前記第２の部材はゲート領域と、前記ゲート領域と前記第１の部材を電気的に絶縁しかつ前記ゲート領域とドレイン領域を電気的に絶縁する絶縁体領域とから構成されており、
前記第１の部材の平均直径あるいは平均外径が１ｎｍ以上３０ｎｍ以下であり、前記第１の部材の平均間隔が３ｎｍ以上５０ｎｍ以下であり、
前記半導体機能層の酸素を除く主成分がシリコン、またはゲルマニウム、またはシリコンとゲルマニウムの混合物のいずれかであることを特徴とする。
【００１０】
特に、前記第１の部材を構成する半導体物質が無機物であることが好ましい。
【００１１】
また、前記第１の部材を構成する半導体物質が有機物であることが好ましく、さらに前記有機物が高分子化合物であり、該高分子化合物の主鎖がソース領域に対して垂直方向に配向していることが好ましい。
【００１２】
また、前記第２の部材を構成するゲート領域の一部もしくは全部が結晶質であり、かつ前記第２の部材を構成する絶縁体領域の、前記第１の部材と接する領域と前記ドレイン領域と接する領域が酸化物であることが好ましい。
【００１３】
また、本発明は、ゲート領域に加える電圧によって多数のキャリアの流れを制御する半導体素子の製造方法であって、
（ａ） 基板上もしくは基板表面にソース領域を用意する工程と、
（ｂ） 前記ソース領域上に絶縁体層を用意する工程と、
（ｃ） 前記絶縁体層上に、第１の成分を含み構成される柱状物質が、前記第１の成分と共晶を形成し得る半導体材料である第２の成分を含み構成される部材中に分散している構造体を用意する工程と、
（ｄ） 前記柱状物質を除去し、非晶質多孔質体層を形成する工程と、
（ｅ） 前記非晶質多孔質体層の母材物質の一部または全部を結晶化し、半導体多孔質体層を用意する工程と、
（ｆ） 前記半導体多孔質体層の表面および細孔の表面を絶縁体化する工程と、
（ｇ） 前記絶縁体層の一部を除去し、前記非晶質多孔質体層中の前記細孔と前記ソース領域とを接続するコンタクトホールを形成する工程と、
（ｈ） 前記半導体多孔質体層の前記細孔および前記コンタクトホール内に半導体物質を形成し、半導体機能層とする工程と及び、
（ｉ） 前記半導体機能層上にドレイン領域を用意する工程と
を有することを特徴とする。
【００１４】
特に、前記（ｃ）工程は、前記第１の成分からなる材料及び前記第２の成分からなる材料を用意し、非平衡状態で成膜する方法により行われることが好ましい。
【００１５】
また、前記（ｅ）工程は非酸化雰囲気中での熱処理により行われることが好ましい。
【００１６】
また、前記（ｈ）工程は気相成長法により行われることが好ましい。
【００１７】
また、前記（ｈ）工程は、前記細孔および前記コンタクトホール内に高分子化合物の原料前駆体である低分子化合物を導入した後、前記低分子化合物を前記細孔および前記コンタクトホール内で重合し前記高分子化合物を形成する方法により行われることが好ましい。
【発明の効果】
【００１８】
微細な構造を有した集積度の高い半導体素子を提供することが出来る。特に、半導体特性を有するナノ多孔質体薄膜をゲート電極として用い、数ｎｍから数十ｎｍの直径を有する細孔内に充填した半導体を流れるキャリアをゲート電圧で制御することによりスイッチング性能の高く、かつ微細な構造を有し高集積化が可能な半導体素子が提供される。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について説明する。
【００２０】
本実施形態に係る半導体素子は、細孔表面が絶縁体層で覆われた半導体多孔質体薄膜をゲート電極として用い、半導体多孔質体薄膜の細孔中に導入した半導体をチャネルとして用いるものである。この半導体多孔質体薄膜の下部に絶縁膜を配置し、さらにソース、ドレイン電極をその上下に配置した構造を有する。この様な構造をとることにより、チャネルに流れる電流を、チャネルを取り囲むゲート電極で制御でき、微細な構造を有し、かつ短チャネル効果を抑制したスイッチング性能の高い電界効果型トランジスタを提供することができる。
【００２１】
また、本実施形態に係る半導体素子の製造方法は、簡易なプロセスである立体構造の電界効果型トランジスタの製造方法である。具体的には細孔を形成する際にマスクやレジストを用いずに半導体多孔質体薄膜およびその細孔内にチャネルとなる半導体物質を作製可能であり、微細な構造を有した電界効果トランジスタ作製のプロセスを簡素化することが可能となる。
【００２２】
次に、半導体素子及びその製造方法に関する構成等を以下に説明する。
【００２３】
＜半導体素子の構成について＞
まず、本発明の半導体素子の構成について説明する。
【００２４】
図１は本発明の半導体素子の断面模式図を示すものである。図１において１１は基板、１２はソース領域、１３は半導体機能層、１４はドレイン領域、１５は絶縁体、１６は第１の部材、１７は第２の部材、１８はゲート領域、１９は絶縁体領域である。また、図２はその中の半導体機能層の模式図である。図２に半導体機能層１３の構成を示す。図２の各部の記号は図１と共通になっており、図２において１６は第１の部材、１７は第２の部材、１５は絶縁体である。また、図３に第２の部材１７の構成を示す。図３（ｂ）は図３（ａ）において第２の部材１７を点線ＡＡ´に沿って切断した場合の第２の部材１７の断面図であり、１８はゲート領域、１９は絶縁体領域である。以下、それぞれについて説明する。
【００２５】
基板１１としては半導体基板が好ましく、特にシリコン基板が望ましい。シリコン基板にイオンを注入することによりソース領域１２をシリコン基板表面に容易に作製できるからである。しかし、ソース領域を基板内に作製するのでなければ、どのような基板を用いてもよく、その後の工程に耐えうるものであれば石英基板やスライドガラス等の基板を用いても構わない。
【００２６】
ソース領域１２は、電界効果型トランジスタのソースにあたり、金属薄膜であっても、半導体物質からなる薄膜であっても、基板表面中にイオン注入等の方法で作製されたものであってもよい。ソース領域を半導体薄膜とする場合や基板表面に作製する場合にはソース領域に接続した、取り出し電極を設ける必要がある。
【００２７】
ソース領域が金属薄膜である場合には、材料は特に限定されないが、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）を用いることが好ましい。
【００２８】
ソース領域が半導体薄膜から構成される場合にはアモルファスシリコンやポリシリコン等の半導体物質に不純物が適度にドーピングされて導電性を有していることが好ましく、例えばソース領域がｐ型となる場合には、例えばボロン（Ｂ）、アルミニウム（Ａｌ）、等の不純物が１０１９〜１０２２ｃｍ−３程度ドープされており、ｎ型となる場合にはリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）等の不純物が１０１９〜１０２２ｃｍ−３程度ドープされているポリシリコン薄膜であることが好ましい。薄膜の作製をＣＶＤ法で行い、シランガス（ＳｉＨ４）とドーピングガス（例えばＢ２Ｈ６やＰＨ３）の混合比を調整することで所望の不純物濃度の薄膜を得ることが出来る。またポリシリコン薄膜を作製したのちに拡散、イオン注入等で不純物をドーピングしてもよい。また、基板表面中にイオン注入、拡散等でソース領域を作製する場合もドーパント濃度がｐ型、ｎ型ともに１０１９〜１０２２ｃｍ−３程度であるのが好ましい。また、ソース領域にはスズドープ酸化インジウム（ＩＴＯ）等の透明導電膜も用いることができる。
【００２９】
ドレイン領域１４は電界効果型トランジスタにおけるドレインにあたり、金属薄膜であっても、半導体物質からなる薄膜であってもよい。ドレイン領域が金属薄膜である場合、ソース領域の場合と同様、材料は特に限定されないが、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）を用いることが好ましい。ドレイン領域１４が半導体薄膜である場合、ドレイン領域１４はソース領域１２と同じ導電型を有している必要がある。例えばソース領域１２がｐ型であるならば、ドレイン領域１４もｐ型である必要がある。また、半導体薄膜中の不純物濃度はソース領域と同程度であることが好ましく、ｐ型、ｎ型ともに不純物濃度が１０１９〜１０２２ｃｍ−３程度であることが好ましい。また。ドレイン領域を半導体薄膜とする場合にはドレイン領域に接続した、取り出し電極を設ける必要がある。
【００３０】
第１の部材１６は、電界効果型トランジスタにおけるチャネルにあたる。図４に示すようにゲート領域に囲まれた柱状形状（ａ）もしくは中空の円筒形状（ｂ）をしており、その底面４１、４２でソース領域１２とドレイン領域１４に接合している。第１の部材１６には、ゲート電極に加える電圧により電流値を制御できる材料であるならばどのような材料を用いてもよい。第１の部材の直径あるいは外径は１ｎｍ以上３０ｎｍ以下であることが好ましい。また第１の部材の平均間隔は３ｎｍ以上５０ｎｍ以下であることが好ましい。次に第１の部材１７が（ｉ）無機物の場合と（ｉｉ）有機物の場合について説明する。
【００３１】
（ｉ）：第１の部材が無機物の半導体で形成される場合
第１の部材が無機物の半導体で形成される場合、ゲートに印加する電圧によりチャネルを流れる電流を制御できる材料であれば基本的にはどのような材料を用いてもよく、形状も柱状形状でも中空のチューブ形状であってもよい。例としてシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等のＩＶ族半導体、窒化ガリウム（ＧａＮ）、ガリウム−砒素（ＧａＡｓ）、ガリウム−燐（ＧａＰ）、インジウム−燐（ＩｎＰ）、インジウム−砒素（ＩｎＡｓ）、インジウム−ガリウム−燐（ＩｎＧａＰ）等のＩＩＩ−Ｖ族半導体、硫化カドミウム（ＣｄＳ）、カドミウム−亜鉛−硫黄（ＣｄＺｎＳ）、亜鉛−セレン（ＺｎＳｅ）、カドミウム−セレン（ＣｄＳｅ）、カドミウム−テルル（ＣｄＴｅ）、硫化亜鉛（ＺｎＳ）、酸化亜鉛（ＺｎＯ）等のＩＩ−ＶＩ族半導体、シングルウォールカーボンナノチューブ（ＳＷＣＮＴ）、マルチウォールカーボンナノチューブ（ＭＷＣＮＴ）等の半導体特性を示すカーボンナノチューブ等がある。このなかでＶＬＳ（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）法で作製可能な材料、例えばＳｉ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＺｎＳｅ、ＣｄＳ、ＣｄＳｅ等の材料であることが好ましく、更に好ましくはＳｉ、Ｇｅである。またこれらの材料の作製方法はゲート領域中の細孔に作製可能な方法であれば特に限定されないが、細孔中にこれらの材料を作製可能な電着法やＶＬＳ法が好ましい。
【００３２】
（ｉｉ）：第１の部材が有機物の半導体で形成される場合
第１の部材が有機物で形成される場合、導電性を有する有機半導体であり、ゲートに印加する電圧により電流を制御できる材料であればどのような材料を用いてもよいが、π共役系の材料を用いることが好ましい。例としてはポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリピロール、ポリ（Ｎ−置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）等のポリチオフェン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアセチレン等のポリアセチレン類、等の高分子系材料やナフタセン、ペンタセン、ヘキサセン、ヘプタセン等の低分子系材料、がある。この中で、高分子系材料を用いることが好ましく、例えばポリアニリン、ポリピロール、ポリチオフェン等を用いることが好ましい。これらは半導体多孔質体薄膜の細孔中で低分子材料、例えばモノマーを前駆体として電解重合等の方法により作製できる。
【００３３】
更に、これらの高分子の主鎖方向がソース領域に対して垂直方向に配向していることが好ましい。ここでポリアニリンを例にとって高分子の主鎖方向を説明する。図１２において（ａ）はアニリン、図１２（ｂ）はポリアニリンの構造式であり、（ｃ）はポリアニリンの構造の一部を示した構造式である。アニリンが重合することで（ｂ）に示す単位構造が連なりポリアニリンを形成するが、主鎖方向とは単位構造が連続する方向である。
【００３４】
また銅フタロシアニンやフッ素置換銅フタロシアニン等の金属フタロシアニン類、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等のフラーレン類、メロシアニン色素類、ヘミシアニン色素類等の色素等も用いることができる。
【００３５】
これらの有機半導体材料に電子授与性分子（アクセプター）、または電子供与性分子（ドナー）を導入するドーピング処理を施してもよい。アクセプターとしてはＣｌ２、Ｂｒ２、Ｉ２、ＩＣｌ、等のハロゲン、ＰＦ５、ＡｓＦ５、ＢＦ３、ＳＯ３等のルイス酸、ＨＣｌ、ＨＮＯ３、Ｈ２ＳＯ４等のプロトン酸、ＦｅＣｌ３、ＴｉＣｌ４、ＭｏＣｌ５等の遷移金属化合物等が挙げられ、ドナーとしてはＬｉ、Ｎａ、Ｋ等のアルカリ金属、Ｃａ、Ｓｒ、Ｂａ等のアルカリ土類金属、Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ等の希土類金属等を挙げることが出来る。ドーピングの方法はどのような方法を用いてもよい。
【００３６】
これらの導電性を有する有機半導体の形状は図４に示すように柱状形状でも中空のチューブ状形状であってもよい。
【００３７】
次に図２を用いて絶縁体１５を説明する。絶縁体１５は、ソース領域１２と第２の部材１７間を絶縁する。絶縁体はソース領域上に成膜して作製する。絶縁体１５には、第１の部材とソース領域の間に電気的コンタクトを取るためのコンタクトホール１０が形成されている。絶縁体層１５に用いる材料として好ましくはＳｉＯ２、ＳｉＮ、Ｓｉ３Ｎ４、ＳｉＯＮであり、さらに好ましくはＳｉＮ、Ｓｉ３Ｎ４であるが、コンタクトホールを形成することができ、絶縁性が保証される材料であればどのような材料を用いてもよい。
【００３８】
次に図３を用いて第２の部材を説明する。第２の部材１７は、ゲート領域１８と、その周囲を覆う絶縁体領域１９から構成されている。第２の部材を構成する材料は、シリコンあるいはゲルマニウムを主成分とすることが好ましい。また、シリコンとゲルマニウムの混合物を主成分とすることも可能である。また、第２の部材１７はシリコンあるいはゲルマニウムを主成分とすることが望ましく、数から数十ａｔｏｍｉｃ％程度のアルミニウム（Ａｌ）、酸素（Ｏ）、アルゴン（Ａｒ）、窒素（Ｎ）、水素（Ｈ）などの各種の元素を含有してもよい。
【００３９】
第２の部材１７の表面領域は酸化されて絶縁体領域１９を形成することが好ましい。さらに第２の部材１７におけるゲート領域１８は、一部もしくは全部が結晶化していることが好ましい。
【００４０】
＜半導体素子の製造方法の構成について＞
次に半導体素子の製造方法について図７〜９を用いて詳細に説明する。
【００４１】
以下に半導体素子の製造方法の一実施態様の各工程を示す。半導体素子の製造方法は、下記の（ａ）工程〜（ｉ）工程を有する。
【００４２】
（ａ）工程：基板上もしくは基板表面にソース領域を用意する工程
（ｂ）工程：前記ソース領域上に絶縁体層を用意する工程
（ｃ）工程：前記絶縁体層上に、第１の成分を含み構成される柱状物質が、前記第１の成分と共晶を形成し得る半導体材料である第２の成分を含み構成される部材中に分散している構造体層を用意する工程
（ｄ）工程：前記柱状物質を除去し、非晶質多孔質体層を形成する工程
（ｅ）工程：前記非晶質多孔質体層の母材物質の一部または全部を結晶化し、半導体多孔質体層を用意する工程
（ｆ）工程：前記半導体多孔質体層の表面および細孔の表面を絶縁体化する工程
（ｇ）工程：前記絶縁体層の一部を除去し、非晶質多孔質体層中の前記細孔と前記ソース領域とを接続するコンタクトホールを形成する工程
（ｈ）工程：前記半導体多孔質体層の前記細孔および前記コンタクトホール内に半導体物質を形成し、半導体機能層とする工程
（ｉ）工程：前記半導体機能層上にドレイン領域を形成する工程
以下、図７を用いて各工程について説明する。
【００４３】
（ａ）工程：基板７１１上にソース領域７１２を用意する。図７（ａ）はソース領域が薄膜である場合を示す。成膜によって作製する場合、基板は特には限定されない。
ソース領域が金属薄膜である場合、金属材料は特に限定されるものではなく、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属を用いることができるが、第１の部材で用いる半導体との接触抵抗が低いものが好ましい。金属薄膜の成膜方法は特に限定されないが、スパッタリング法や蒸着法で成膜することが好ましい。
【００４４】
基板にシリコン基板を用いる場合にはソース領域はイオン注入や拡散等の方法によってソース領域を作製できる。これらの方法によりソース領域の不純物濃度はｐ型、ｎ型ともに１０１９〜１０２２ｃｍ−３程度であることが好ましい。
【００４５】
成膜によって半導体薄膜を作製する場合には、シリコンやゲルマニウム等の多結晶の薄膜を成膜することが好ましく、これらの薄膜は不純物が１０１９〜１０２２ｃｍ−３程度ドープされてｐ型またはｎ型半導体となっていることが好ましい。成膜方法は特に限定されないがＣＶＤ（化学気相堆積）法が好ましい。膜厚は特に限定されない。
【００４６】
（ｂ）工程：前記ソース領域７１２上に絶縁体層７２１を用意する。絶縁体層は好ましくはＳｉＯ２、ＳｉＮ、Ｓｉ３Ｎ４、ＳｉＯＮであり、さらに好ましくはＳｉＮ、Ｓｉ３Ｎ４である。これらの作製方法はどのような作製方法を用いてもよいが、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相堆積）法等が好ましく用いられ、例えばＳｉ３Ｎ４膜を作製する場合、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて７００℃〜８００℃の温度で作製することができる。
【００４７】
（ｃ）工程：前記絶縁体層７２１上に、第１の成分を含み構成される柱状物質が、前記第１の成分と共晶を形成し得る半導体材料である第２の成分を含み構成される部材中に分散している構造体層７３１を用意する。例えば、母材物質（第２の成分）７３３内に柱状物質（第１の成分）７３２を形成するアルミニウムとシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）を用意し、スパッタリング法、電子ビーム蒸着などの非平衡状態で物質を形成可能な方法により、図５（ａ）に示すように基板上に構造体薄膜である混合膜（アルミニウムシリコン混合膜あるいはアルミニウムゲルマニウム混合膜あるいはアルミニウムシリコンゲルマニウム混合膜）を形成する。
【００４８】
このような方法でアルミニウムシリコン混合膜（あるいはアルミニウムゲルマニウム混合膜、あるいはアルミニウムシリコンゲルマニウム混合膜）を形成すると、アルミニウムとシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）が準安定状態の共晶型組織となり、アルミニウムからなる柱状物質がアモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）からなる母材物質内に数ｎｍから数十ｎｍレベルのナノ構造体（柱状構造体）を形成し、自己組織的に分離する。
【００４９】
なお、アルミニウムとアモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）の混合膜において、形成される膜中のシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）の量は、アルミニウムとシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）の全量に対して２０〜７０ａｔｏｍｉｃ％であり、好ましくは２５〜６５ａｔｏｍｉｃ％である。シリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）の量が斯かる範囲内であれば、アモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）母材物質内にアルミニウムの柱状物質が分散したアルミニウムシリコン混合膜（あるいはアルミニウムゲルマニウム混合膜、あるいはアルミニウムシリコンゲルマニウム混合膜）が得られる。柱状物質の形状は混合膜中のアルミニウムとシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）の割合により変化する。
【００５０】
上記のアルミニウムとシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）の割合を示すａｔｏｍｉｃ％とは、シリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）とアルミニウムそれぞれの原子数の割合を示し、ａｔｏｍ％あるいはａｔ％とも記載され、例えば誘導結合型プラズマ発光分析法（ＩＣＰ法）でアルミニウムシリコン混合膜（あるいはアルミニウムゲルマニウム混合膜、あるいはアルミニウムシリコンゲルマニウム混合膜）中のシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウム）とアルミニウムの量を定量分析したときの値である。
【００５１】
（ｄ）工程：前記柱状物質７３２を除去し、非晶質多孔質体層７４１を形成する。例えば、上記のアルミニウムシリコン混合膜（あるいはアルミニウムゲルマニウム混合膜あるいはアルミニウムシリコンゲルマニウム混合膜）中の柱状物質であるアルミニウムを溶液でエッチングし、マトリックス内（ここではシリコンあるいはゲルマニウムあるいはシリコンゲルマニウム）内に細孔７４２を形成する。これにより図５（ｂ）に示すような非晶質多孔質体薄膜５５が形成される。非晶質多孔質体薄膜５５中の細孔について図６を用いて説明する。図６（ａ）は非晶質多孔質体薄膜５５を表面から見た図で、図６（ｂ）は非晶質多孔質体薄膜５５を図６（ａ）に示すＢＢ´で切断した断面図である。図６（ｂ）で示す細孔間隔２Ｒが３ｎｍ以上５０ｎｍ未満、孔径２ｒが１ｎｍ以上３０ｎｍ未満であることが好ましい。
【００５２】
エッチングに用いる溶液は、例えばアルミニウムを溶解しシリコン（あるいはゲルマニウム）をほとんど溶解しない酸が好ましく、りん酸、硫酸、塩酸、クロム酸溶液等の酸が好ましい。さらには前記の酸のうち、多孔質体層を形成するアモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）の酸化が進行しないような酸が好ましい。例えば濃硫酸などである。しかしエッチングによる細孔形成に不都合がなく、かつ多孔質体層表面の酸化が進行しないものであれば、水酸化ナトリウムなどのアルカリを用いることができ、特に酸の種類やアルカリの種類に限定されるものではない。また、数種類の酸溶液やあるいは数種類のアルカリ溶液を混合したものを用いてもかまわない。またエッチング条件は、例えば、溶液温度、濃度、時間などは、作製する多孔質体層に応じて、適宜設定することができる。
【００５３】
（ｅ）工程：前記非晶質多孔質体層７４１の母材物質の一部もしくは全部を結晶化し、半導体多孔質体層８５１を用意する。例えば、前記非晶質多孔質体層に対して、非晶質多孔質体層を構成するアモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）が結晶化する条件、例えば加熱処理やレーザ照射を行うことにより前記アモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）の一部もしくは全部が結晶化する。その結果アモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）領域中に結晶シリコン（あるいは結晶ゲルマニウム、あるいは結晶のシリコンとゲルマニウムの混合物）が形成され、絶縁体層７２１上に結晶質シリコン多孔質体層（あるいは結晶質ゲルマニウム多孔質体層、あるいは結晶質シリコンゲルマニウム多孔質体層）が形成される。この結晶質多孔質体層の表面に自然に形成された酸化層を除去して図１０（ａ）に示すように電極８１を取り付け、電流―電圧特性を測定して各温度における導電率を求めると図１０（ｂ）に示すような温度依存性を示し、半導体的な挙動を示す。
【００５４】
結晶化の際には、高還元雰囲気中での加熱処理が好ましく、高濃度水素雰囲気中での加熱処理がより好ましい。また加熱処理は３００℃以上１０００℃以下の温度で行うことが望ましく、さらには４００℃以上８００℃以下の温度で行うのがより望ましい。しかしアモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）の結晶化及び結晶質シリコン多孔質体層（あるいは結晶質ゲルマニウム多孔質体層、あるいは結晶質シリコンゲルマニウム多孔質体層）の構造が保たれるのであればどのような方法、条件を用いてもよく、例えば加熱処理とレーザ照射を同時に行うというような、数種類の方法を複合して用いてもよい。
【００５５】
（ｆ）工程：前記半導体多孔質体層の表面および細孔表面に絶縁体領域７６２を形成する。絶縁体領域は酸化物であり、この酸化物は表面及び細孔表面を酸化処理することで形成することが好ましい。これらの酸化処理により半導体多孔質体層中の結晶シリコン（あるいは結晶ゲルマニウム、あるいは結晶シリコンゲルマニウム）は失われずに半導体多孔質体層中に残っている必要がある。酸化処理の方法は基本的にどのような方法を用いてもよいが、酸素雰囲気中もしくは水蒸気雰囲気中における熱酸化が好ましい。熱酸化時間および温度等の条件を最適化することで半導体多孔質体層の表面にのみ絶縁体領域を形成することできる。また酸化処理は（ｄ）工程におけるエッチングにより形成され、（ｅ）工程における結晶化後も表面に残存している場合があり、この場合には本工程は特に必要ではない。
【００５６】
（ｇ）工程：前記絶縁体層の一部を除去し、細孔とソース領域とを接続するコンタクトホール７７１を形成する。絶縁体層７２１のうち、半導体多孔質体層７５１中に存在する細孔７４２と接する部分を除去して細孔７４２とソース領域７１２を接続するコンタクトホール７７１を形成する。形成方法は非晶質多孔質体層の細孔構造を変化させること無くコンタクトホールを形成するものであればドライエッチング法、ウェットエッチング法等の除去方法を用いてもよい。
【００５７】
ウェットエッチングを用いる場合、絶縁体層を選択的にエッチングするエッチング液を選択する必要がある。絶縁体層７２１がＳｉＮやＳｉ３Ｎ４である場合、コンタクトホールはりん酸（Ｈ３ＰＯ４）を用いて形成できる。またりん酸はＳｉＯ２をエッチングしないので、絶縁体層７２１をＳｉＮもしくはＳｉ３Ｎ４とし、半導体多孔質体層をＳｉで作製し、その表面に形成する絶縁体領域をＳｉＯ２で形成するのが望ましい組み合わせである。
【００５８】
ドライエッチングを用いる場合もウェットエッチングを用いる場合と同様に、絶縁体層を選択的にエッチングする様なエッチングガスを用いる必要がある。例えば絶縁体層７２１をＳｉＯ２で形成した場合には半導体多孔質体層中の多結晶Ｓｉを殆どエッチングせずにＳｉＯ２のみを選択的にエッチングするガスとして水素（Ｈ２）を添加した４フッ化炭素（ＣＦ４）がある。ＣＦ４にＨ２を３０％以上、好ましくは４０％以上添加することでＳｉＯ２のみを選択的にエッチングすることができる。この際半導体多孔質体層表面の絶縁体領域も除去されるので、（ｆ）工程で行った絶縁体領域の形成を再度行う必要がある。
【００５９】
もしくは図１１に示す様に、絶縁体層のエッチングの際に半導体多孔質体層がエッチングされることを予め想定しておき、その分半導体多孔質体層の膜厚を余分に作製しておく必要がある。またこのようにしてエッチングされた場合には半導体多孔質層表面の絶縁体層も取り除かれているので、（ｆ）工程で行った絶縁体領域の形成を再度行う必要がある。
【００６０】
（ｈ）工程：前記半導体多孔質体層の細孔および絶縁体層に形成したコンタクトホールに半導体物質７８１を形成し、半導体機能層７８２を形成する。これは図１における第１の部材１６に相当する。
【００６１】
半導体物質７８１が無機物の場合には、細孔内に無機半導体物質を形成可能であるならば作製方法は特に限定されないが、半導体物質は電着法やＶＬＳ（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）法等の気相成長法を用いることが好ましい。これらの方法を用いることで無機半導体物質を細孔内に充填することができる。電着法で作製する場合には目的物質のイオンを含有する電解質溶液中で、ソース領域を作用電極として用いる、対極、参照電極を別途用意することで細孔内に目的物質を作製できる。ＶＬＳ法を用いる場合には触媒となる微粒子を細孔低部に導入し、目的物質を含有するガスを流して気相成長させることで作製できる。触媒となる微粒子は金（Ａｕ）が好ましい。また触媒は電着法で細孔底部に作製してもよい。
【００６２】
半導体物質７８１が有機物の場合においても、細孔内に導電性を有する有機半導体物質を形成可能であるならば作製方法は特に限定されないが、電解重合法が好ましい方法である。低分子化合物、例えばモノマーを原料前駆体として電解重合等の重合法より細孔内で導電性を有する高分子化合物を形成できるためである。
【００６３】
これらの半導体物質を作製した後、細孔外に形成した余分な半導体物質を除去することが好ましい。除去方法はどのような方法でもよく、ＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎｇ）研磨やドライエッチング等の方法を用いてもよい。
【００６４】
（ｉ）工程：前記半導体機能層７８２上にドレイン領域７９１を形成する。ドレイン領域の形成方法はソース領域の形成方法と同様の形成方法を用いることが好ましい。また、半導体物質７８１が有機物の場合にはドレイン領域は金属薄膜であり、有機物が分解しないような条件、例えば室温で形成する必要がある。
【実施例１】
【００６５】
本実施例は、基板材料としてｎ型の導電性を有するシリコン基板を用いた。
【００６６】
次に、基板上にスパッタリング法を用いてトランジスタのソースとして機能するＰｔ電極を２００ｎｍ製膜した。その上にＬＰＣＶＤ法によりＳｉ３Ｎ４膜を１０ｎｍ作製した。
【００６７】
次にこのＳｉ３Ｎ４薄膜上に、マグネトロンスパッタ法を用いてアルミニウムをアルミニウムとシリコンの全量に対して５６ａｔｏｍｉｃ％含んだアルミニウムシリコン混合膜を約２００ｎｍの厚さに形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のアルミニウムシリコン混合ターゲットを用いた。アルミニウムシリコン混合ターゲットはアルミニウムの粉末とシリコンの粉末を５６ａｔｏｍｉｃ％：４４ａｔｏｍｉｃ％の割合で焼結したものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：３０ｓｃｃｍ、放電圧力：０．１５Ｐａ、投入電力：１００Ｗとした。また、基板温度は１００℃とした。
【００６８】
このように作製したアルミニウムシリコン混合膜を９８％濃硫酸溶液中にて２４時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成した。その形状をＦＥ−ＳＥＭで観察したところ図５（ｂ）に示す様な膜面に対して垂直な細孔が多数存在する膜であった。細孔の平均径は８ｎｍであり、平均密度は５．０×１０１０ｃｍ−２以上であった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれの細孔は互いに独立していた。この結果、酸素を除いた主成分をシリコンとした部材で構成された多孔質膜が作製された。この多孔質膜を顕微ラマン分光装置により測定したところ、アモルファスシリコンであることが分かった。
【００６９】
次にこのようにして作製した構造体を大気圧、１００％の水素雰囲気中で、６００℃で、５時間加熱処理し、アモルファスシリコンである多孔質膜を結晶化させ、トランジスタのゲートとなる半導体多孔質体層を作製した。この時エックス線回折装置および顕微ラマン分光装置により結晶シリコンの存在を確認した。また、ＦＥ−ＳＥＭにて断面構造を観察したところ、図５（ｃ）に示す様な膜面に対して垂直な細孔が多数存在する膜であり、加熱により構造が変化していないことが確認された。この膜に図１０に示すように電極を取り付け、２つの電極間における室温における電流−電圧特性を測定し、電気伝導度を求めたところ２×１０−３Ｓ・ｃｍ−１であった。
【００７０】
次に半導体多孔質体層の表面を大気中で加熱して酸化し、その後熱りん酸を用いたウェットエッチングによりＳｉ３Ｎ４膜にコンタクトホールを形成した。
【００７１】
次に電着法により多孔質膜の細孔中に厚さ数ｎｍの金（Ａｕ）を導入した。その際金を電着で細孔に充填するときの作用極として絶縁体層下部に成膜したＰｔを用いた。上記の工程で作製した多孔質薄膜を市販の電気メッキ液（高純度化学研究所製金用電気メッキ液、商品コードＫ−２４Ｅ）中に入れ、４０℃に保持した酸性浴（ｐＨ＝４．５）中において、０．５Ａ／ｄｍ２の電流密度で電着を行った。電着した金を開始点として、ＶＬＳ（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）法によりトランジスタのチャネルとなるＧｅナノワイヤを多孔質膜の細孔中で成長させた。成長にはＣＶＤ法を用い、２７５℃で１０分間成長を行った。この際Ｂ２Ｈ６ガスを成長中に導入することによりボロン（Ｂ）をドープしてｐ型の導電性を与えた。ナノワイヤの直径は触媒微粒子（今回の場合は金微粒子）の大きさで決定される。今回の場合は多孔質膜の細孔中に導入した金の大きさ、つまり細孔径でナノワイヤ径が決定される。蒸着した触媒微粒子はＧｅナノワイヤの成長に伴い細孔の底面から上部へと上昇し、多孔質膜上部へと移動する。その後表面研磨により、細孔外に存在する余分に成長したＧｅナノワイヤおよび金触媒を除去した。この形状をＦＥ−ＳＥＭで観察したところ、ほぼ全ての細孔中にＧｅナノワイヤが充填されていることが確認された。またラマン散乱測定によりＧｅに起因するピークが出現し、Ｇｅナノワイヤは結晶質であることが分かった。また、細孔中に金を電着した試料と、ナノワイヤ成長後に表面研磨した試料の金の含有量変化をＥＤＳ（エネルギー分散型エックス線分析装置）により測定したところ、表面研磨後では金のピーク強度が減少しており、表面研磨により金が除去されていることを確認した。
【００７２】
最後に半導体機能層上にトランジスタのドレインとなるＰｔ電極をスパッタリング法により作製した。また半導体多孔質体層に接続する電極を作製し、電圧を印加できるようにした。
【００７３】
このようにして作製した半導体素子のソース電極とドレイン電極間の電流−電圧特性を測定し、ゲート電極に印加する電圧によりソース−ドレイン間の電流―電圧特性の変化を調べたところ、電圧を印加しなかった場合の電流値ＩＯＦＦと、ゲート電極に−１Ｖの電圧を印加した場合の電流値ＩＯＮの比ＩＯＮ／ＩＯＦＦは１０８程度であった。
【実施例２】
【００７４】
本実施例は、基板材料としてｎ型の導電性を有するシリコン基板を用いた。
【００７５】
次に、基板上にスパッタリング法を用いてトランジスタのソースとなるＰｔ電極を２００ｎｍ製膜した。その上にＬＰＣＶＤ法によりＳｉ３Ｎ４膜を１０ｎｍ作製した。
【００７６】
次にこのＳｉ３Ｎ４薄膜上に、マグネトロンスパッタ法を用いてアルミニウムをアルミニウムとシリコンの全量に対して５６ａｔｏｍｉｃ％含んだアルミニウムシリコン混合膜を約２００ｎｍの厚さに形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のアルミニウムシリコン混合ターゲットを用いた。アルミニウムシリコン混合ターゲットはアルミニウムの粉末とシリコンの粉末を５６ａｔｏｍｉｃ％：４４ａｔｏｍｉｃ％の割合で焼結したものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：３０ｓｃｃｍ、放電圧力：０．１５Ｐａ、投入電力：１００Ｗとした。また、基板温度は１００℃とした。
【００７７】
このように作製したアルミニウムシリコン混合膜を９８％濃硫酸溶液中にて２４時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成した。その形状をＦＥ−ＳＥＭで観察したところ図５（ｂ）に示す様な膜面に対して垂直な細孔が多数存在する膜であった。細孔の平均径は８ｎｍであり、平均密度は５．０×１０１０ｃｍ−２以上であった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれの細孔はお互いに独立していた。この結果、酸素を除いた主成分をシリコンとした部材で構成された多孔質膜が作製された。この多孔質膜を顕微ラマン分光装置により測定したところ、アモルファスシリコンであることが分かった。
【００７８】
次にこのようにして作製した構造体を大気圧、１００％の水素雰囲気中で、６００℃で、５時間加熱処理し、アモルファスシリコンである多孔質膜を結晶化させ、トランジスタのゲートとなる半導体多孔質体層を作製した。この時エックス線回折装置および顕微ラマン分光装置により結晶シリコンの存在を確認した。また、ＦＥ−ＳＥＭにて断面構造を観察したところ、図５（ｃ）に示す様な膜面に対して垂直な細孔が多数存在する膜であり、加熱により構造が変化していないことが確認された。この膜に図１０に示すように電極を取り付け、２つの電極間における室温における電流―電圧特性を測定し、電気伝導度を求めたところ２×１０−３Ｓ・ｃｍ−１であった。
【００７９】
次に半導体多孔質体層の表面を大気中で加熱して酸化し、その後熱りん酸を用いたウェットエッチングによりＳｉ３Ｎ４膜にコンタクトホールを形成した。
【００８０】
次に上記の半導体多孔質体層およびコンタクトホール中に反応性モノマーを含む溶液を導入し、半導体多孔質体層の細孔内において電解重合することにより、孔内にトランジスタのチャネルとなる有機半導体を充填することを試みた。ソース領域に当たるＰｔ薄膜を作用電極、Ｐｔ電極を対極、銀／塩化銀電極（Ａｇ／ＡｇＣｌ）を参照電極として用いた３電極の電解酸化重合を行った。モノマーとして、アニリンを用いて、硫酸を支持塩として含む水溶液を電解液に用い、モノマーを０．１Ｍの濃度に溶かしＡｒガスを吹き込んで脱酸素した。作用電極に＋０．７Ｖ（ｖｓ．Ａｇ／ＡｇＣｌ）の電位を印加して電解酸化重合を行った。この重合後の有機半導体を充填した半導体多孔質体層から成る半導体機能層の断面を高分解能のＦＥ‐ＳＥＭを用いて低加速で観測した結果、細孔中にチューブ状ポリマーの形成が認められた。さらに、重合後の半導体機能層を、全反射赤外分光法（ＡＴＲ−ＩＲ）を用いて測定した。半導体機能層にゲルマニウムで作製されたプリズムを設置し、入射角を４５度にして測定した。その結果、ポリアニリンに起因するピークを確認することができた。また、偏光ラマンスペクトル測定を行うことによりポリアニリンが細孔に沿って配向していることが確認できた。また、重合時間を制御することにより、孔内部のみにポリアニリンの充填された構造を作製することができた。
【００８１】
最後に半導体機能層上にトランジスタのドレインとなるＰｔ電極をスパッタリング法により作製した。また半導体多孔質体層に接続する電極を作製し、電圧を印加できるようにした。
【００８２】
このようにして作製した半導体素子のソース電極とドレイン電極間の電流−電圧特性を測定し、ゲート電極に印加する電圧によりソース−ドレイン間の電流―電圧特性の変化を調べたところ、電圧を印加しなかった場合の電流値ＩＯＦＦと、ゲート電極に−１Ｖの電圧を印加した場合の電流値ＩＯＮの比ＩＯＮ／ＩＯＦＦは１０８程度であった。
【実施例３】
【００８３】
本実施例は、基板材料としてｎ型の導電性を有するシリコン基板を用いた。
【００８４】
次に、基板上にスパッタリング法を用いてトランジスタのソースとなるＰｔ電極を２００ｎｍ製膜した。その上にＬＰＣＶＤ法によりＳｉ３Ｎ４膜を１０ｎｍ作製した。
【００８５】
次にこのＳｉ３Ｎ４薄膜上に、マグネトロンスパッタ法を用いてアルミニウムをアルミニウムとシリコンの全量に対して５６ａｔｏｍｉｃ％含んだアルミニウムシリコン混合膜を約２００ｎｍの厚さに形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のアルミニウムゲルマニウム混合ターゲットを用いた。アルミニウムゲルマニウム混合ターゲットはアルミニウムの粉末とゲルマニウムの粉末を６５ａｔｏｍｉｃ％：３５ａｔｏｍｉｃ％の割合で焼結したものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：２０ｓｃｃｍ、放電圧力：０．０８５Ｐａ、投入電力：８０Ｗとした。また、基板温度は１００℃とした。
【００８６】
このように作製したアルミニウムゲルマニウム混合膜をりん酸溶液中にて８時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成した。その形状をＦＥ−ＳＥＭで観察したところ図５（ｂ）に示す様な膜面に対して垂直な細孔が多数存在する膜であった。細孔の平均径は１５ｎｍであり、平均密度は１．０×１０１０ｃｍ−２以上であった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれの細孔は互いに独立していた。この結果、酸素を除いた主成分をゲルマニウムとした部材で構成された多孔質膜が作製された。この多孔質膜を顕微ラマン分光装置により測定したところ、アモルファスゲルマニウムであることが分かった。
【００８７】
次にこのようにして作製した構造体を大気圧、１００％の水素雰囲気中で、４００℃で、１時間加熱処理し、アモルファスゲルマニウムである多孔質膜を結晶化させ、トランジスタのゲートとなる半導体多孔質体層を作製した。この時エックス線回折装置および顕微ラマン分光装置により結晶ゲルマニウムの存在を確認した。また、ＦＥ−ＳＥＭにて断面構造を観察したところ、図５（ｃ）に示す様な膜面に対して垂直な細孔が多数存在する膜であり、加熱により構造が変化していないことが確認された。この膜に図１０に示すように電極を取り付け、２つの電極間における室温における電流―電圧特性を測定し、電気伝導度を求めたところ２×１０−２Ｓ・ｃｍ−１であった。
【００８８】
次に半導体多孔質体層の表面を大気中で加熱して酸化し、その後熱りん酸を用いたウェットエッチングによりＳｉ３Ｎ４膜にコンタクトホールを形成した。
【００８９】
次に電着法により多孔質膜の細孔中に厚さ数ｎｍの金（Ａｕ）を導入した。その際金を電着で細孔に充填するときの作用極として絶縁体層下部に成膜したＰｔを用いた。上記の工程で作製した多孔質薄膜を市販の電気メッキ液（高純度化学研究所製金用電気メッキ液、商品コードＫ−２４Ｅ）中に入れ、４０℃に保持した酸性浴（ｐＨ＝４．５）中において、０．５Ａ／ｄｍ２の電流密度で電着を行った。電着した金を開始点として、ＶＬＳ（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）法によりトランジスタのチャネルとなるＧｅナノワイヤを多孔質膜の細孔中で成長させた。成長にはＣＶＤ法を用い、２７５℃で１０分間成長を行った。この際Ｂ２Ｈ６ガスを成長中に導入することによりボロン（Ｂ）をドープしてｐ型の導電性を与えた。ナノワイヤの直径は触媒微粒子（今回の場合は金微粒子）の大きさで決定される。今回の場合は多孔質膜の細孔中に導入した金の大きさ、つまり細孔径でナノワイヤ径が決定される。蒸着した触媒微粒子はＧｅナノワイヤの成長に伴い細孔の底面から上部へと上昇し、多孔質膜上部へと移動する。その後表面研磨により、細孔外に存在する余分に成長したＧｅナノワイヤおよび金触媒を除去した。この形状をＦＥ−ＳＥＭで観察したところ、ほぼ全ての細孔中にＧｅナノワイヤが充填されていることが確認された。また、細孔中に金を電着した試料と、ナノワイヤ成長後に表面研磨した試料の金の含有量変化をＥＤＳ（エネルギー分散型エックス線分析装置）により測定したところ、表面研磨後では金のピーク強度が減少しており、表面研磨により金が除去されていることを確認した。
【００９０】
最後に半導体機能層上にトランジスタのドレインとなるＰｔ電極をスパッタリング法により作製した。また半導体多孔質体層に接続する電極を作製し、電圧を印加できるようにした。
【００９１】
このようにして作製した半導体素子のソース電極とドレイン電極間の電流−電圧特性を測定し、ゲート電極に印加する電圧によりソース−ドレイン間の電流−電圧特性の変化を調べたところ、電圧を印加しなかった場合の電流値ＩＯＦＦと、ゲート電極に−１Ｖの電圧を印加した場合の電流値ＩＯＮの比ＩＯＮ／ＩＯＦＦは１０８程度であった。
【実施例４】
【００９２】
本実施例においては実施例３において、多孔質体薄膜の作製の際にアルミニウムとゲルマニウムの混合ターゲットを用いてアルミニウムゲルマニウム混合膜を作製する代わりに、アルミニウムとシリコンとゲルマニウムの混合ターゲットを用いた。
【００９３】
Ｓｉ３Ｎ４薄膜上に、マグネトロンスパッタ法を用いてアルミニウムをアルミニウムとシリコンとゲルマニウムの全量に対して５６ａｔｏｍｉｃ％、またシリコンをアルミニウムとシリコンとゲルマニウムの全量に対して２２ａｔｏｍｉｃ％含んだアルミニウムシリコンゲルマニウム混合膜を約２００ｎｍの厚さに形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のアルミニウムシリコンゲルマニウム混合ターゲットを用いた。アルミニウムシリコンゲルマニウム混合ターゲットはアルミニウムの粉末とシリコンの粉末とゲルマニウムの粉末を５６ａｔｏｍｉｃ％：２２ａｔｏｍｉｃ％：２２ａｔｏｍｉｃ％の割合で焼結したものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：２０ｓｃｃｍ、放電圧力：０．０８５Ｐａ、投入電力：８０Ｗとした。また、基板温度は１００℃とした。
【００９４】
このように作製したアルミニウムシリコンゲルマニウム混合膜をりん酸溶液中にて８時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成した。その形状をＦＥ−ＳＥＭで観察したところ図５（ｂ）に示す様な膜面に対して垂直な細孔が多数存在する膜であった。細孔の平均径は１２ｎｍであり、平均密度は２．０×１０１０ｃｍ−２以上であった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれの細孔は互いに独立していた。この結果、酸素を除いた主成分をシリコンゲルマニウムとした部材で構成された多孔質膜が作製された。この多孔質膜を顕微ラマン分光装置により測定したところ、アモルファスシリコンゲルマニウムであることが分かった。
【００９５】
次にこのようにして作製した構造体を大気圧、１００％の水素雰囲気中で、５００℃で、１時間加熱処理し、アモルファスシリコンゲルマニウムである多孔質膜を結晶化させ、トランジスタのゲートとなる半導体多孔質体層を作製した。この時エックス線回折装置および顕微ラマン分光装置により結晶シリコンゲルマニウムの存在を確認した。また、ＦＥ−ＳＥＭにて断面構造を観察したところ、図５（ｃ）に示す様な膜面に対して垂直な細孔が多数存在する膜であり、加熱により構造が変化していないことが確認された。この膜に図８に示すように電極を取り付け、２つの電極間における室温における電流―電圧特性を測定し、電気伝導度を求めたところ２×１０−３Ｓ・ｃｍ−１であった。
【００９６】
その後の工程は実施例３と同じであり、本実施例で作製した半導体素子は、実施例３で作製した半導体素子とほぼ同等の特性を示した。
【産業上の利用可能性】
【００９７】
本発明の半導体素子およびその製造方法は、トランジスタを用いたスイッチング素子、メモリ等の電子デバイスに利用可能である。
【図面の簡単な説明】
【００９８】
【図１】本発明の半導体素子の構成を示す概略図である。
【図２】本発明の半導体素子を構成する半導体機能層の構成を示す概略図である。
【図３】本発明の半導体素子を構成する第２の部材の構成を示す概略図である。
【図４】本発明の半導体素子を構成する第１の部材の構成を示す概略図である。
【図５】本発明の半導体素子に用いる第２の部材を構成する、柱状物質と母材物質から構成される構造体薄膜及び前記構造体薄膜から柱状物質を除去して形成される非晶質多孔質体、及び非晶質多孔質体薄膜を結晶化して形成される結晶質多孔質体薄膜の概略図である。
【図６】本発明の半導体素子に用いる第２の部材を構成する、柱状物質と母材物質から構成される構造体薄膜及び前記構造体薄膜から柱状物質を除去して形成される非晶質多孔質体、及び非晶質多孔質体薄膜を結晶化して形成される結晶質多孔質体薄膜の平面図および断面図である。
【図７】本発明の半導体素子の製造方法の構成例であり、工程（ａ）〜（ｃ）を示す図である。
【図８】本発明の半導体素子の製造方法の構成例であり、工程（ｄ）〜（ｆ）を示す図である。
【図９】本発明の半導体素子の製造方法の構成例であり、工程（ｇ）〜（ｉ）を示す図である。
【図１０】本発明の半導体素子を構成する半導体多孔質体層の電気伝導度測定方法の一例と、電気伝導度の温度依存性を示すグラフである。
【図１１】本発明の半導体素子の製造方法における一工程の概略図である。
【図１２】本発明の第１の部材を構成する高分子化合物の前駆体と高分子化合物、およびその主鎖方向の説明図である。
【符号の説明】
【００９９】
１１、５２、６３、７１１ 基板
１２、７１２ ソース領域
１３、７８２ 半導体機能層
１４、７９１ ドレイン領域
１５ 絶縁体
１６ 第１の部材
１７ 第２の部材
１８、４１ ゲート領域
１９、７６２ 絶縁体領域
１０、７７１ コンタクトホール
５６、６１、７４２ 細孔
４１ 上底面
４２ 下底面
５１、７３２ 柱状物質
５３ 構造体薄膜
５４、６２、７３３ 母材物質
５５、７４１ 非晶質多孔質体薄膜
５７ 結晶質多孔質体薄膜
７２１ 絶縁体層
７３１ 構造体層
７５１ 半導体多孔質体層
７８１ 半導体物質
８１ 電極
９１ エッチングガス
９２ エッチングにより除去された部分
【技術分野】
【０００１】
本発明は半導体素子とその製造方法に関するもので、特に細孔表面が酸化膜で覆われた多孔質体をゲート電極として用いた、立体構造を有した電界効果トランジスタに関するものである。また本発明は半導体素子の製造方法に関するもので、特に立体構造を有した電界効果トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
近年、電界効果トランジスタの高集積化が進み、スケーリングの限界、特にチャネル長の縮小とゲート絶縁膜の薄膜化の限界が議論されている。ゲート絶縁膜の薄膜化等の問題を解決するため、シリコン酸化膜の代替として高誘電率材料の導入が検討されているが、解決すべき課題は多い。チャネル長の縮小に関しては、短チャネル効果を抑制する必要がある。しかし短チャネル効果の抑制にはチャネルの不純物濃度を高くする必要があり、このことが素子特性の劣化につながっている。チャネル中の不純物濃度を高めずに短チャネル効果の抑制を実現する素子として、薄膜ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）を用いたＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が挙げられ、さらにＭＯＳＦＥＴのスケーリングを延命させる方法としてフィン型チャネルを用いたダブルゲート構造を有する立体型ＭＯＳＦＥＴが提案されている（非特許文献１参照）。これはフィン型のチャネルの両側にゲートが配置された構造で、短チャネル効果の抑制、電流駆動力の向上に効果がある。
【０００３】
さらにフィン幅を数ｎｍにまで薄膜化することで量子効果が発現して有効質量の軽いキャリアが増え、キャリア移動度が増大するという報告もある（非特許文献２参照）。
【０００４】
他の立体型トランジスタの例としてはポリシリコン電極にコンタクトホールを空け、コンタクトホールの壁面を酸化させた後にチャネルとなる半導体を埋め込んだ、サラウンドゲートＭＯＳＦＥＴが提案されている（特許文献１参照）。この構造ではゲートがチャネルの周囲を覆っているために短チャネル効果が著しく抑制される。
【０００５】
また、電界効果トランジスタの新たな展開として、有機半導体を用いた薄膜トランジスタの研究開発が活発に行われている（非特許文献３参照）。有機トランジスタには軽量、柔軟性、低コストプロセス等のＳｉ系デバイスには無い特徴があり、情報タグ、スマートカード、ディスプレイパネルといった携帯用電子機器分野への応用が注目されている。現在ではａ−Ｓｉに匹敵するキャリア移動度を有する有機半導体材料を用いたＦＥＴ等も開発されている。有機トランジスタではスイッチング素子として高いオン／オフ比を有し、オン状態の抵抗が低く、高速に動作する必要があり、これらの実現のためにキャリア移動度の高い有機材料の開発が必須である。有機トランジスタで用いられる有機材料の中で、ポリチオフェン、ポリアニリン、ポリピロール等の高分子系材料はその高分子の主鎖を配向させることにより電気伝導度が向上する可能性がある（非特許文献４参照）。
【非特許文献１】応用物理 第７２巻 第９号 ２００３年 ｐ１１３６−１１４１
【非特許文献２】ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ４９，２００２，ｐ２８７
【非特許文献３】応用物理 第７２巻 第９号 ２００３年 ｐ１１５１−１１５６
【非特許文献４】Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１９８９，１１１，ｐ４１３８−４１３９
【特許文献１】特開平７−９９３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、サラウンドゲートＭＯＳＦＥＴにおいては、フォトリソグラフィ等の方法を用いてゲート領域にコンタクトホールを形成するために微細化が困難であり、さらなる素子の微細化が求められている。また有機材料を用いたトランジスタにおいては素子の微細化に加えて電気伝導度等の材料特性の向上が求められている。
【０００７】
そこで本発明は上記の課題を鑑みなされたものであって、素子の微細化が可能でスイッチング性能の高い、立体構造を有する電界効果型トランジスタである半導体素子を提供するものである。
【課題を解決するための手段】
【０００８】
上記目的は本発明の半導体素子によって解決される。
【０００９】
即ち、本発明は、ゲート領域に加える電圧によって多数のキャリアの流れを制御する半導体素子であって、
基板上または基板内に設けられたソース領域と、
前記ソース領域の上部に配置された半導体機能層と、
前記半導体機能層の上部に配置されたドレイン領域とを備え、
前記半導体機能層は、前記ソース領域に対してほぼ垂直に配列した、複数の柱状あるいは円筒状の半導体物質からなる第１の部材と、前記第１の部材を取り囲み、前記ソース領域と絶縁体を介して配置された第２の部材とから構成され、
前記第２の部材はゲート領域と、前記ゲート領域と前記第１の部材を電気的に絶縁しかつ前記ゲート領域とドレイン領域を電気的に絶縁する絶縁体領域とから構成されており、
前記第１の部材の平均直径あるいは平均外径が１ｎｍ以上３０ｎｍ以下であり、前記第１の部材の平均間隔が３ｎｍ以上５０ｎｍ以下であり、
前記半導体機能層の酸素を除く主成分がシリコン、またはゲルマニウム、またはシリコンとゲルマニウムの混合物のいずれかであることを特徴とする。
【００１０】
特に、前記第１の部材を構成する半導体物質が無機物であることが好ましい。
【００１１】
また、前記第１の部材を構成する半導体物質が有機物であることが好ましく、さらに前記有機物が高分子化合物であり、該高分子化合物の主鎖がソース領域に対して垂直方向に配向していることが好ましい。
【００１２】
また、前記第２の部材を構成するゲート領域の一部もしくは全部が結晶質であり、かつ前記第２の部材を構成する絶縁体領域の、前記第１の部材と接する領域と前記ドレイン領域と接する領域が酸化物であることが好ましい。
【００１３】
また、本発明は、ゲート領域に加える電圧によって多数のキャリアの流れを制御する半導体素子の製造方法であって、
（ａ） 基板上もしくは基板表面にソース領域を用意する工程と、
（ｂ） 前記ソース領域上に絶縁体層を用意する工程と、
（ｃ） 前記絶縁体層上に、第１の成分を含み構成される柱状物質が、前記第１の成分と共晶を形成し得る半導体材料である第２の成分を含み構成される部材中に分散している構造体を用意する工程と、
（ｄ） 前記柱状物質を除去し、非晶質多孔質体層を形成する工程と、
（ｅ） 前記非晶質多孔質体層の母材物質の一部または全部を結晶化し、半導体多孔質体層を用意する工程と、
（ｆ） 前記半導体多孔質体層の表面および細孔の表面を絶縁体化する工程と、
（ｇ） 前記絶縁体層の一部を除去し、前記非晶質多孔質体層中の前記細孔と前記ソース領域とを接続するコンタクトホールを形成する工程と、
（ｈ） 前記半導体多孔質体層の前記細孔および前記コンタクトホール内に半導体物質を形成し、半導体機能層とする工程と及び、
（ｉ） 前記半導体機能層上にドレイン領域を用意する工程と
を有することを特徴とする。
【００１４】
特に、前記（ｃ）工程は、前記第１の成分からなる材料及び前記第２の成分からなる材料を用意し、非平衡状態で成膜する方法により行われることが好ましい。
【００１５】
また、前記（ｅ）工程は非酸化雰囲気中での熱処理により行われることが好ましい。
【００１６】
また、前記（ｈ）工程は気相成長法により行われることが好ましい。
【００１７】
また、前記（ｈ）工程は、前記細孔および前記コンタクトホール内に高分子化合物の原料前駆体である低分子化合物を導入した後、前記低分子化合物を前記細孔および前記コンタクトホール内で重合し前記高分子化合物を形成する方法により行われることが好ましい。
【発明の効果】
【００１８】
微細な構造を有した集積度の高い半導体素子を提供することが出来る。特に、半導体特性を有するナノ多孔質体薄膜をゲート電極として用い、数ｎｍから数十ｎｍの直径を有する細孔内に充填した半導体を流れるキャリアをゲート電圧で制御することによりスイッチング性能の高く、かつ微細な構造を有し高集積化が可能な半導体素子が提供される。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について説明する。
【００２０】
本実施形態に係る半導体素子は、細孔表面が絶縁体層で覆われた半導体多孔質体薄膜をゲート電極として用い、半導体多孔質体薄膜の細孔中に導入した半導体をチャネルとして用いるものである。この半導体多孔質体薄膜の下部に絶縁膜を配置し、さらにソース、ドレイン電極をその上下に配置した構造を有する。この様な構造をとることにより、チャネルに流れる電流を、チャネルを取り囲むゲート電極で制御でき、微細な構造を有し、かつ短チャネル効果を抑制したスイッチング性能の高い電界効果型トランジスタを提供することができる。
【００２１】
また、本実施形態に係る半導体素子の製造方法は、簡易なプロセスである立体構造の電界効果型トランジスタの製造方法である。具体的には細孔を形成する際にマスクやレジストを用いずに半導体多孔質体薄膜およびその細孔内にチャネルとなる半導体物質を作製可能であり、微細な構造を有した電界効果トランジスタ作製のプロセスを簡素化することが可能となる。
【００２２】
次に、半導体素子及びその製造方法に関する構成等を以下に説明する。
【００２３】
＜半導体素子の構成について＞
まず、本発明の半導体素子の構成について説明する。
【００２４】
図１は本発明の半導体素子の断面模式図を示すものである。図１において１１は基板、１２はソース領域、１３は半導体機能層、１４はドレイン領域、１５は絶縁体、１６は第１の部材、１７は第２の部材、１８はゲート領域、１９は絶縁体領域である。また、図２はその中の半導体機能層の模式図である。図２に半導体機能層１３の構成を示す。図２の各部の記号は図１と共通になっており、図２において１６は第１の部材、１７は第２の部材、１５は絶縁体である。また、図３に第２の部材１７の構成を示す。図３（ｂ）は図３（ａ）において第２の部材１７を点線ＡＡ´に沿って切断した場合の第２の部材１７の断面図であり、１８はゲート領域、１９は絶縁体領域である。以下、それぞれについて説明する。
【００２５】
基板１１としては半導体基板が好ましく、特にシリコン基板が望ましい。シリコン基板にイオンを注入することによりソース領域１２をシリコン基板表面に容易に作製できるからである。しかし、ソース領域を基板内に作製するのでなければ、どのような基板を用いてもよく、その後の工程に耐えうるものであれば石英基板やスライドガラス等の基板を用いても構わない。
【００２６】
ソース領域１２は、電界効果型トランジスタのソースにあたり、金属薄膜であっても、半導体物質からなる薄膜であっても、基板表面中にイオン注入等の方法で作製されたものであってもよい。ソース領域を半導体薄膜とする場合や基板表面に作製する場合にはソース領域に接続した、取り出し電極を設ける必要がある。
【００２７】
ソース領域が金属薄膜である場合には、材料は特に限定されないが、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）を用いることが好ましい。
【００２８】
ソース領域が半導体薄膜から構成される場合にはアモルファスシリコンやポリシリコン等の半導体物質に不純物が適度にドーピングされて導電性を有していることが好ましく、例えばソース領域がｐ型となる場合には、例えばボロン（Ｂ）、アルミニウム（Ａｌ）、等の不純物が１０１９〜１０２２ｃｍ−３程度ドープされており、ｎ型となる場合にはリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）等の不純物が１０１９〜１０２２ｃｍ−３程度ドープされているポリシリコン薄膜であることが好ましい。薄膜の作製をＣＶＤ法で行い、シランガス（ＳｉＨ４）とドーピングガス（例えばＢ２Ｈ６やＰＨ３）の混合比を調整することで所望の不純物濃度の薄膜を得ることが出来る。またポリシリコン薄膜を作製したのちに拡散、イオン注入等で不純物をドーピングしてもよい。また、基板表面中にイオン注入、拡散等でソース領域を作製する場合もドーパント濃度がｐ型、ｎ型ともに１０１９〜１０２２ｃｍ−３程度であるのが好ましい。また、ソース領域にはスズドープ酸化インジウム（ＩＴＯ）等の透明導電膜も用いることができる。
【００２９】
ドレイン領域１４は電界効果型トランジスタにおけるドレインにあたり、金属薄膜であっても、半導体物質からなる薄膜であってもよい。ドレイン領域が金属薄膜である場合、ソース領域の場合と同様、材料は特に限定されないが、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）を用いることが好ましい。ドレイン領域１４が半導体薄膜である場合、ドレイン領域１４はソース領域１２と同じ導電型を有している必要がある。例えばソース領域１２がｐ型であるならば、ドレイン領域１４もｐ型である必要がある。また、半導体薄膜中の不純物濃度はソース領域と同程度であることが好ましく、ｐ型、ｎ型ともに不純物濃度が１０１９〜１０２２ｃｍ−３程度であることが好ましい。また。ドレイン領域を半導体薄膜とする場合にはドレイン領域に接続した、取り出し電極を設ける必要がある。
【００３０】
第１の部材１６は、電界効果型トランジスタにおけるチャネルにあたる。図４に示すようにゲート領域に囲まれた柱状形状（ａ）もしくは中空の円筒形状（ｂ）をしており、その底面４１、４２でソース領域１２とドレイン領域１４に接合している。第１の部材１６には、ゲート電極に加える電圧により電流値を制御できる材料であるならばどのような材料を用いてもよい。第１の部材の直径あるいは外径は１ｎｍ以上３０ｎｍ以下であることが好ましい。また第１の部材の平均間隔は３ｎｍ以上５０ｎｍ以下であることが好ましい。次に第１の部材１７が（ｉ）無機物の場合と（ｉｉ）有機物の場合について説明する。
【００３１】
（ｉ）：第１の部材が無機物の半導体で形成される場合
第１の部材が無機物の半導体で形成される場合、ゲートに印加する電圧によりチャネルを流れる電流を制御できる材料であれば基本的にはどのような材料を用いてもよく、形状も柱状形状でも中空のチューブ形状であってもよい。例としてシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等のＩＶ族半導体、窒化ガリウム（ＧａＮ）、ガリウム−砒素（ＧａＡｓ）、ガリウム−燐（ＧａＰ）、インジウム−燐（ＩｎＰ）、インジウム−砒素（ＩｎＡｓ）、インジウム−ガリウム−燐（ＩｎＧａＰ）等のＩＩＩ−Ｖ族半導体、硫化カドミウム（ＣｄＳ）、カドミウム−亜鉛−硫黄（ＣｄＺｎＳ）、亜鉛−セレン（ＺｎＳｅ）、カドミウム−セレン（ＣｄＳｅ）、カドミウム−テルル（ＣｄＴｅ）、硫化亜鉛（ＺｎＳ）、酸化亜鉛（ＺｎＯ）等のＩＩ−ＶＩ族半導体、シングルウォールカーボンナノチューブ（ＳＷＣＮＴ）、マルチウォールカーボンナノチューブ（ＭＷＣＮＴ）等の半導体特性を示すカーボンナノチューブ等がある。このなかでＶＬＳ（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）法で作製可能な材料、例えばＳｉ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＺｎＳｅ、ＣｄＳ、ＣｄＳｅ等の材料であることが好ましく、更に好ましくはＳｉ、Ｇｅである。またこれらの材料の作製方法はゲート領域中の細孔に作製可能な方法であれば特に限定されないが、細孔中にこれらの材料を作製可能な電着法やＶＬＳ法が好ましい。
【００３２】
（ｉｉ）：第１の部材が有機物の半導体で形成される場合
第１の部材が有機物で形成される場合、導電性を有する有機半導体であり、ゲートに印加する電圧により電流を制御できる材料であればどのような材料を用いてもよいが、π共役系の材料を用いることが好ましい。例としてはポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリピロール、ポリ（Ｎ−置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）等のポリチオフェン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアセチレン等のポリアセチレン類、等の高分子系材料やナフタセン、ペンタセン、ヘキサセン、ヘプタセン等の低分子系材料、がある。この中で、高分子系材料を用いることが好ましく、例えばポリアニリン、ポリピロール、ポリチオフェン等を用いることが好ましい。これらは半導体多孔質体薄膜の細孔中で低分子材料、例えばモノマーを前駆体として電解重合等の方法により作製できる。
【００３３】
更に、これらの高分子の主鎖方向がソース領域に対して垂直方向に配向していることが好ましい。ここでポリアニリンを例にとって高分子の主鎖方向を説明する。図１２において（ａ）はアニリン、図１２（ｂ）はポリアニリンの構造式であり、（ｃ）はポリアニリンの構造の一部を示した構造式である。アニリンが重合することで（ｂ）に示す単位構造が連なりポリアニリンを形成するが、主鎖方向とは単位構造が連続する方向である。
【００３４】
また銅フタロシアニンやフッ素置換銅フタロシアニン等の金属フタロシアニン類、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等のフラーレン類、メロシアニン色素類、ヘミシアニン色素類等の色素等も用いることができる。
【００３５】
これらの有機半導体材料に電子授与性分子（アクセプター）、または電子供与性分子（ドナー）を導入するドーピング処理を施してもよい。アクセプターとしてはＣｌ２、Ｂｒ２、Ｉ２、ＩＣｌ、等のハロゲン、ＰＦ５、ＡｓＦ５、ＢＦ３、ＳＯ３等のルイス酸、ＨＣｌ、ＨＮＯ３、Ｈ２ＳＯ４等のプロトン酸、ＦｅＣｌ３、ＴｉＣｌ４、ＭｏＣｌ５等の遷移金属化合物等が挙げられ、ドナーとしてはＬｉ、Ｎａ、Ｋ等のアルカリ金属、Ｃａ、Ｓｒ、Ｂａ等のアルカリ土類金属、Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ等の希土類金属等を挙げることが出来る。ドーピングの方法はどのような方法を用いてもよい。
【００３６】
これらの導電性を有する有機半導体の形状は図４に示すように柱状形状でも中空のチューブ状形状であってもよい。
【００３７】
次に図２を用いて絶縁体１５を説明する。絶縁体１５は、ソース領域１２と第２の部材１７間を絶縁する。絶縁体はソース領域上に成膜して作製する。絶縁体１５には、第１の部材とソース領域の間に電気的コンタクトを取るためのコンタクトホール１０が形成されている。絶縁体層１５に用いる材料として好ましくはＳｉＯ２、ＳｉＮ、Ｓｉ３Ｎ４、ＳｉＯＮであり、さらに好ましくはＳｉＮ、Ｓｉ３Ｎ４であるが、コンタクトホールを形成することができ、絶縁性が保証される材料であればどのような材料を用いてもよい。
【００３８】
次に図３を用いて第２の部材を説明する。第２の部材１７は、ゲート領域１８と、その周囲を覆う絶縁体領域１９から構成されている。第２の部材を構成する材料は、シリコンあるいはゲルマニウムを主成分とすることが好ましい。また、シリコンとゲルマニウムの混合物を主成分とすることも可能である。また、第２の部材１７はシリコンあるいはゲルマニウムを主成分とすることが望ましく、数から数十ａｔｏｍｉｃ％程度のアルミニウム（Ａｌ）、酸素（Ｏ）、アルゴン（Ａｒ）、窒素（Ｎ）、水素（Ｈ）などの各種の元素を含有してもよい。
【００３９】
第２の部材１７の表面領域は酸化されて絶縁体領域１９を形成することが好ましい。さらに第２の部材１７におけるゲート領域１８は、一部もしくは全部が結晶化していることが好ましい。
【００４０】
＜半導体素子の製造方法の構成について＞
次に半導体素子の製造方法について図７〜９を用いて詳細に説明する。
【００４１】
以下に半導体素子の製造方法の一実施態様の各工程を示す。半導体素子の製造方法は、下記の（ａ）工程〜（ｉ）工程を有する。
【００４２】
（ａ）工程：基板上もしくは基板表面にソース領域を用意する工程
（ｂ）工程：前記ソース領域上に絶縁体層を用意する工程
（ｃ）工程：前記絶縁体層上に、第１の成分を含み構成される柱状物質が、前記第１の成分と共晶を形成し得る半導体材料である第２の成分を含み構成される部材中に分散している構造体層を用意する工程
（ｄ）工程：前記柱状物質を除去し、非晶質多孔質体層を形成する工程
（ｅ）工程：前記非晶質多孔質体層の母材物質の一部または全部を結晶化し、半導体多孔質体層を用意する工程
（ｆ）工程：前記半導体多孔質体層の表面および細孔の表面を絶縁体化する工程
（ｇ）工程：前記絶縁体層の一部を除去し、非晶質多孔質体層中の前記細孔と前記ソース領域とを接続するコンタクトホールを形成する工程
（ｈ）工程：前記半導体多孔質体層の前記細孔および前記コンタクトホール内に半導体物質を形成し、半導体機能層とする工程
（ｉ）工程：前記半導体機能層上にドレイン領域を形成する工程
以下、図７を用いて各工程について説明する。
【００４３】
（ａ）工程：基板７１１上にソース領域７１２を用意する。図７（ａ）はソース領域が薄膜である場合を示す。成膜によって作製する場合、基板は特には限定されない。
ソース領域が金属薄膜である場合、金属材料は特に限定されるものではなく、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属を用いることができるが、第１の部材で用いる半導体との接触抵抗が低いものが好ましい。金属薄膜の成膜方法は特に限定されないが、スパッタリング法や蒸着法で成膜することが好ましい。
【００４４】
基板にシリコン基板を用いる場合にはソース領域はイオン注入や拡散等の方法によってソース領域を作製できる。これらの方法によりソース領域の不純物濃度はｐ型、ｎ型ともに１０１９〜１０２２ｃｍ−３程度であることが好ましい。
【００４５】
成膜によって半導体薄膜を作製する場合には、シリコンやゲルマニウム等の多結晶の薄膜を成膜することが好ましく、これらの薄膜は不純物が１０１９〜１０２２ｃｍ−３程度ドープされてｐ型またはｎ型半導体となっていることが好ましい。成膜方法は特に限定されないがＣＶＤ（化学気相堆積）法が好ましい。膜厚は特に限定されない。
【００４６】
（ｂ）工程：前記ソース領域７１２上に絶縁体層７２１を用意する。絶縁体層は好ましくはＳｉＯ２、ＳｉＮ、Ｓｉ３Ｎ４、ＳｉＯＮであり、さらに好ましくはＳｉＮ、Ｓｉ３Ｎ４である。これらの作製方法はどのような作製方法を用いてもよいが、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相堆積）法等が好ましく用いられ、例えばＳｉ３Ｎ４膜を作製する場合、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて７００℃〜８００℃の温度で作製することができる。
【００４７】
（ｃ）工程：前記絶縁体層７２１上に、第１の成分を含み構成される柱状物質が、前記第１の成分と共晶を形成し得る半導体材料である第２の成分を含み構成される部材中に分散している構造体層７３１を用意する。例えば、母材物質（第２の成分）７３３内に柱状物質（第１の成分）７３２を形成するアルミニウムとシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）を用意し、スパッタリング法、電子ビーム蒸着などの非平衡状態で物質を形成可能な方法により、図５（ａ）に示すように基板上に構造体薄膜である混合膜（アルミニウムシリコン混合膜あるいはアルミニウムゲルマニウム混合膜あるいはアルミニウムシリコンゲルマニウム混合膜）を形成する。
【００４８】
このような方法でアルミニウムシリコン混合膜（あるいはアルミニウムゲルマニウム混合膜、あるいはアルミニウムシリコンゲルマニウム混合膜）を形成すると、アルミニウムとシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）が準安定状態の共晶型組織となり、アルミニウムからなる柱状物質がアモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）からなる母材物質内に数ｎｍから数十ｎｍレベルのナノ構造体（柱状構造体）を形成し、自己組織的に分離する。
【００４９】
なお、アルミニウムとアモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）の混合膜において、形成される膜中のシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）の量は、アルミニウムとシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）の全量に対して２０〜７０ａｔｏｍｉｃ％であり、好ましくは２５〜６５ａｔｏｍｉｃ％である。シリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）の量が斯かる範囲内であれば、アモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）母材物質内にアルミニウムの柱状物質が分散したアルミニウムシリコン混合膜（あるいはアルミニウムゲルマニウム混合膜、あるいはアルミニウムシリコンゲルマニウム混合膜）が得られる。柱状物質の形状は混合膜中のアルミニウムとシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）の割合により変化する。
【００５０】
上記のアルミニウムとシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）の割合を示すａｔｏｍｉｃ％とは、シリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウムの混合物）とアルミニウムそれぞれの原子数の割合を示し、ａｔｏｍ％あるいはａｔ％とも記載され、例えば誘導結合型プラズマ発光分析法（ＩＣＰ法）でアルミニウムシリコン混合膜（あるいはアルミニウムゲルマニウム混合膜、あるいはアルミニウムシリコンゲルマニウム混合膜）中のシリコン（あるいはゲルマニウム、あるいはシリコンとゲルマニウム）とアルミニウムの量を定量分析したときの値である。
【００５１】
（ｄ）工程：前記柱状物質７３２を除去し、非晶質多孔質体層７４１を形成する。例えば、上記のアルミニウムシリコン混合膜（あるいはアルミニウムゲルマニウム混合膜あるいはアルミニウムシリコンゲルマニウム混合膜）中の柱状物質であるアルミニウムを溶液でエッチングし、マトリックス内（ここではシリコンあるいはゲルマニウムあるいはシリコンゲルマニウム）内に細孔７４２を形成する。これにより図５（ｂ）に示すような非晶質多孔質体薄膜５５が形成される。非晶質多孔質体薄膜５５中の細孔について図６を用いて説明する。図６（ａ）は非晶質多孔質体薄膜５５を表面から見た図で、図６（ｂ）は非晶質多孔質体薄膜５５を図６（ａ）に示すＢＢ´で切断した断面図である。図６（ｂ）で示す細孔間隔２Ｒが３ｎｍ以上５０ｎｍ未満、孔径２ｒが１ｎｍ以上３０ｎｍ未満であることが好ましい。
【００５２】
エッチングに用いる溶液は、例えばアルミニウムを溶解しシリコン（あるいはゲルマニウム）をほとんど溶解しない酸が好ましく、りん酸、硫酸、塩酸、クロム酸溶液等の酸が好ましい。さらには前記の酸のうち、多孔質体層を形成するアモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）の酸化が進行しないような酸が好ましい。例えば濃硫酸などである。しかしエッチングによる細孔形成に不都合がなく、かつ多孔質体層表面の酸化が進行しないものであれば、水酸化ナトリウムなどのアルカリを用いることができ、特に酸の種類やアルカリの種類に限定されるものではない。また、数種類の酸溶液やあるいは数種類のアルカリ溶液を混合したものを用いてもかまわない。またエッチング条件は、例えば、溶液温度、濃度、時間などは、作製する多孔質体層に応じて、適宜設定することができる。
【００５３】
（ｅ）工程：前記非晶質多孔質体層７４１の母材物質の一部もしくは全部を結晶化し、半導体多孔質体層８５１を用意する。例えば、前記非晶質多孔質体層に対して、非晶質多孔質体層を構成するアモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）が結晶化する条件、例えば加熱処理やレーザ照射を行うことにより前記アモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）の一部もしくは全部が結晶化する。その結果アモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）領域中に結晶シリコン（あるいは結晶ゲルマニウム、あるいは結晶のシリコンとゲルマニウムの混合物）が形成され、絶縁体層７２１上に結晶質シリコン多孔質体層（あるいは結晶質ゲルマニウム多孔質体層、あるいは結晶質シリコンゲルマニウム多孔質体層）が形成される。この結晶質多孔質体層の表面に自然に形成された酸化層を除去して図１０（ａ）に示すように電極８１を取り付け、電流―電圧特性を測定して各温度における導電率を求めると図１０（ｂ）に示すような温度依存性を示し、半導体的な挙動を示す。
【００５４】
結晶化の際には、高還元雰囲気中での加熱処理が好ましく、高濃度水素雰囲気中での加熱処理がより好ましい。また加熱処理は３００℃以上１０００℃以下の温度で行うことが望ましく、さらには４００℃以上８００℃以下の温度で行うのがより望ましい。しかしアモルファスシリコン（あるいはアモルファスゲルマニウム、あるいはアモルファス状態のシリコンとゲルマニウムの混合物）の結晶化及び結晶質シリコン多孔質体層（あるいは結晶質ゲルマニウム多孔質体層、あるいは結晶質シリコンゲルマニウム多孔質体層）の構造が保たれるのであればどのような方法、条件を用いてもよく、例えば加熱処理とレーザ照射を同時に行うというような、数種類の方法を複合して用いてもよい。
【００５５】
（ｆ）工程：前記半導体多孔質体層の表面および細孔表面に絶縁体領域７６２を形成する。絶縁体領域は酸化物であり、この酸化物は表面及び細孔表面を酸化処理することで形成することが好ましい。これらの酸化処理により半導体多孔質体層中の結晶シリコン（あるいは結晶ゲルマニウム、あるいは結晶シリコンゲルマニウム）は失われずに半導体多孔質体層中に残っている必要がある。酸化処理の方法は基本的にどのような方法を用いてもよいが、酸素雰囲気中もしくは水蒸気雰囲気中における熱酸化が好ましい。熱酸化時間および温度等の条件を最適化することで半導体多孔質体層の表面にのみ絶縁体領域を形成することできる。また酸化処理は（ｄ）工程におけるエッチングにより形成され、（ｅ）工程における結晶化後も表面に残存している場合があり、この場合には本工程は特に必要ではない。
【００５６】
（ｇ）工程：前記絶縁体層の一部を除去し、細孔とソース領域とを接続するコンタクトホール７７１を形成する。絶縁体層７２１のうち、半導体多孔質体層７５１中に存在する細孔７４２と接する部分を除去して細孔７４２とソース領域７１２を接続するコンタクトホール７７１を形成する。形成方法は非晶質多孔質体層の細孔構造を変化させること無くコンタクトホールを形成するものであればドライエッチング法、ウェットエッチング法等の除去方法を用いてもよい。
【００５７】
ウェットエッチングを用いる場合、絶縁体層を選択的にエッチングするエッチング液を選択する必要がある。絶縁体層７２１がＳｉＮやＳｉ３Ｎ４である場合、コンタクトホールはりん酸（Ｈ３ＰＯ４）を用いて形成できる。またりん酸はＳｉＯ２をエッチングしないので、絶縁体層７２１をＳｉＮもしくはＳｉ３Ｎ４とし、半導体多孔質体層をＳｉで作製し、その表面に形成する絶縁体領域をＳｉＯ２で形成するのが望ましい組み合わせである。
【００５８】
ドライエッチングを用いる場合もウェットエッチングを用いる場合と同様に、絶縁体層を選択的にエッチングする様なエッチングガスを用いる必要がある。例えば絶縁体層７２１をＳｉＯ２で形成した場合には半導体多孔質体層中の多結晶Ｓｉを殆どエッチングせずにＳｉＯ２のみを選択的にエッチングするガスとして水素（Ｈ２）を添加した４フッ化炭素（ＣＦ４）がある。ＣＦ４にＨ２を３０％以上、好ましくは４０％以上添加することでＳｉＯ２のみを選択的にエッチングすることができる。この際半導体多孔質体層表面の絶縁体領域も除去されるので、（ｆ）工程で行った絶縁体領域の形成を再度行う必要がある。
【００５９】
もしくは図１１に示す様に、絶縁体層のエッチングの際に半導体多孔質体層がエッチングされることを予め想定しておき、その分半導体多孔質体層の膜厚を余分に作製しておく必要がある。またこのようにしてエッチングされた場合には半導体多孔質層表面の絶縁体層も取り除かれているので、（ｆ）工程で行った絶縁体領域の形成を再度行う必要がある。
【００６０】
（ｈ）工程：前記半導体多孔質体層の細孔および絶縁体層に形成したコンタクトホールに半導体物質７８１を形成し、半導体機能層７８２を形成する。これは図１における第１の部材１６に相当する。
【００６１】
半導体物質７８１が無機物の場合には、細孔内に無機半導体物質を形成可能であるならば作製方法は特に限定されないが、半導体物質は電着法やＶＬＳ（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）法等の気相成長法を用いることが好ましい。これらの方法を用いることで無機半導体物質を細孔内に充填することができる。電着法で作製する場合には目的物質のイオンを含有する電解質溶液中で、ソース領域を作用電極として用いる、対極、参照電極を別途用意することで細孔内に目的物質を作製できる。ＶＬＳ法を用いる場合には触媒となる微粒子を細孔低部に導入し、目的物質を含有するガスを流して気相成長させることで作製できる。触媒となる微粒子は金（Ａｕ）が好ましい。また触媒は電着法で細孔底部に作製してもよい。
【００６２】
半導体物質７８１が有機物の場合においても、細孔内に導電性を有する有機半導体物質を形成可能であるならば作製方法は特に限定されないが、電解重合法が好ましい方法である。低分子化合物、例えばモノマーを原料前駆体として電解重合等の重合法より細孔内で導電性を有する高分子化合物を形成できるためである。
【００６３】
これらの半導体物質を作製した後、細孔外に形成した余分な半導体物質を除去することが好ましい。除去方法はどのような方法でもよく、ＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎｇ）研磨やドライエッチング等の方法を用いてもよい。
【００６４】
（ｉ）工程：前記半導体機能層７８２上にドレイン領域７９１を形成する。ドレイン領域の形成方法はソース領域の形成方法と同様の形成方法を用いることが好ましい。また、半導体物質７８１が有機物の場合にはドレイン領域は金属薄膜であり、有機物が分解しないような条件、例えば室温で形成する必要がある。
【実施例１】
【００６５】
本実施例は、基板材料としてｎ型の導電性を有するシリコン基板を用いた。
【００６６】
次に、基板上にスパッタリング法を用いてトランジスタのソースとして機能するＰｔ電極を２００ｎｍ製膜した。その上にＬＰＣＶＤ法によりＳｉ３Ｎ４膜を１０ｎｍ作製した。
【００６７】
次にこのＳｉ３Ｎ４薄膜上に、マグネトロンスパッタ法を用いてアルミニウムをアルミニウムとシリコンの全量に対して５６ａｔｏｍｉｃ％含んだアルミニウムシリコン混合膜を約２００ｎｍの厚さに形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のアルミニウムシリコン混合ターゲットを用いた。アルミニウムシリコン混合ターゲットはアルミニウムの粉末とシリコンの粉末を５６ａｔｏｍｉｃ％：４４ａｔｏｍｉｃ％の割合で焼結したものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：３０ｓｃｃｍ、放電圧力：０．１５Ｐａ、投入電力：１００Ｗとした。また、基板温度は１００℃とした。
【００６８】
このように作製したアルミニウムシリコン混合膜を９８％濃硫酸溶液中にて２４時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成した。その形状をＦＥ−ＳＥＭで観察したところ図５（ｂ）に示す様な膜面に対して垂直な細孔が多数存在する膜であった。細孔の平均径は８ｎｍであり、平均密度は５．０×１０１０ｃｍ−２以上であった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれの細孔は互いに独立していた。この結果、酸素を除いた主成分をシリコンとした部材で構成された多孔質膜が作製された。この多孔質膜を顕微ラマン分光装置により測定したところ、アモルファスシリコンであることが分かった。
【００６９】
次にこのようにして作製した構造体を大気圧、１００％の水素雰囲気中で、６００℃で、５時間加熱処理し、アモルファスシリコンである多孔質膜を結晶化させ、トランジスタのゲートとなる半導体多孔質体層を作製した。この時エックス線回折装置および顕微ラマン分光装置により結晶シリコンの存在を確認した。また、ＦＥ−ＳＥＭにて断面構造を観察したところ、図５（ｃ）に示す様な膜面に対して垂直な細孔が多数存在する膜であり、加熱により構造が変化していないことが確認された。この膜に図１０に示すように電極を取り付け、２つの電極間における室温における電流−電圧特性を測定し、電気伝導度を求めたところ２×１０−３Ｓ・ｃｍ−１であった。
【００７０】
次に半導体多孔質体層の表面を大気中で加熱して酸化し、その後熱りん酸を用いたウェットエッチングによりＳｉ３Ｎ４膜にコンタクトホールを形成した。
【００７１】
次に電着法により多孔質膜の細孔中に厚さ数ｎｍの金（Ａｕ）を導入した。その際金を電着で細孔に充填するときの作用極として絶縁体層下部に成膜したＰｔを用いた。上記の工程で作製した多孔質薄膜を市販の電気メッキ液（高純度化学研究所製金用電気メッキ液、商品コードＫ−２４Ｅ）中に入れ、４０℃に保持した酸性浴（ｐＨ＝４．５）中において、０．５Ａ／ｄｍ２の電流密度で電着を行った。電着した金を開始点として、ＶＬＳ（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）法によりトランジスタのチャネルとなるＧｅナノワイヤを多孔質膜の細孔中で成長させた。成長にはＣＶＤ法を用い、２７５℃で１０分間成長を行った。この際Ｂ２Ｈ６ガスを成長中に導入することによりボロン（Ｂ）をドープしてｐ型の導電性を与えた。ナノワイヤの直径は触媒微粒子（今回の場合は金微粒子）の大きさで決定される。今回の場合は多孔質膜の細孔中に導入した金の大きさ、つまり細孔径でナノワイヤ径が決定される。蒸着した触媒微粒子はＧｅナノワイヤの成長に伴い細孔の底面から上部へと上昇し、多孔質膜上部へと移動する。その後表面研磨により、細孔外に存在する余分に成長したＧｅナノワイヤおよび金触媒を除去した。この形状をＦＥ−ＳＥＭで観察したところ、ほぼ全ての細孔中にＧｅナノワイヤが充填されていることが確認された。またラマン散乱測定によりＧｅに起因するピークが出現し、Ｇｅナノワイヤは結晶質であることが分かった。また、細孔中に金を電着した試料と、ナノワイヤ成長後に表面研磨した試料の金の含有量変化をＥＤＳ（エネルギー分散型エックス線分析装置）により測定したところ、表面研磨後では金のピーク強度が減少しており、表面研磨により金が除去されていることを確認した。
【００７２】
最後に半導体機能層上にトランジスタのドレインとなるＰｔ電極をスパッタリング法により作製した。また半導体多孔質体層に接続する電極を作製し、電圧を印加できるようにした。
【００７３】
このようにして作製した半導体素子のソース電極とドレイン電極間の電流−電圧特性を測定し、ゲート電極に印加する電圧によりソース−ドレイン間の電流―電圧特性の変化を調べたところ、電圧を印加しなかった場合の電流値ＩＯＦＦと、ゲート電極に−１Ｖの電圧を印加した場合の電流値ＩＯＮの比ＩＯＮ／ＩＯＦＦは１０８程度であった。
【実施例２】
【００７４】
本実施例は、基板材料としてｎ型の導電性を有するシリコン基板を用いた。
【００７５】
次に、基板上にスパッタリング法を用いてトランジスタのソースとなるＰｔ電極を２００ｎｍ製膜した。その上にＬＰＣＶＤ法によりＳｉ３Ｎ４膜を１０ｎｍ作製した。
【００７６】
次にこのＳｉ３Ｎ４薄膜上に、マグネトロンスパッタ法を用いてアルミニウムをアルミニウムとシリコンの全量に対して５６ａｔｏｍｉｃ％含んだアルミニウムシリコン混合膜を約２００ｎｍの厚さに形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のアルミニウムシリコン混合ターゲットを用いた。アルミニウムシリコン混合ターゲットはアルミニウムの粉末とシリコンの粉末を５６ａｔｏｍｉｃ％：４４ａｔｏｍｉｃ％の割合で焼結したものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：３０ｓｃｃｍ、放電圧力：０．１５Ｐａ、投入電力：１００Ｗとした。また、基板温度は１００℃とした。
【００７７】
このように作製したアルミニウムシリコン混合膜を９８％濃硫酸溶液中にて２４時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成した。その形状をＦＥ−ＳＥＭで観察したところ図５（ｂ）に示す様な膜面に対して垂直な細孔が多数存在する膜であった。細孔の平均径は８ｎｍであり、平均密度は５．０×１０１０ｃｍ−２以上であった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれの細孔はお互いに独立していた。この結果、酸素を除いた主成分をシリコンとした部材で構成された多孔質膜が作製された。この多孔質膜を顕微ラマン分光装置により測定したところ、アモルファスシリコンであることが分かった。
【００７８】
次にこのようにして作製した構造体を大気圧、１００％の水素雰囲気中で、６００℃で、５時間加熱処理し、アモルファスシリコンである多孔質膜を結晶化させ、トランジスタのゲートとなる半導体多孔質体層を作製した。この時エックス線回折装置および顕微ラマン分光装置により結晶シリコンの存在を確認した。また、ＦＥ−ＳＥＭにて断面構造を観察したところ、図５（ｃ）に示す様な膜面に対して垂直な細孔が多数存在する膜であり、加熱により構造が変化していないことが確認された。この膜に図１０に示すように電極を取り付け、２つの電極間における室温における電流―電圧特性を測定し、電気伝導度を求めたところ２×１０−３Ｓ・ｃｍ−１であった。
【００７９】
次に半導体多孔質体層の表面を大気中で加熱して酸化し、その後熱りん酸を用いたウェットエッチングによりＳｉ３Ｎ４膜にコンタクトホールを形成した。
【００８０】
次に上記の半導体多孔質体層およびコンタクトホール中に反応性モノマーを含む溶液を導入し、半導体多孔質体層の細孔内において電解重合することにより、孔内にトランジスタのチャネルとなる有機半導体を充填することを試みた。ソース領域に当たるＰｔ薄膜を作用電極、Ｐｔ電極を対極、銀／塩化銀電極（Ａｇ／ＡｇＣｌ）を参照電極として用いた３電極の電解酸化重合を行った。モノマーとして、アニリンを用いて、硫酸を支持塩として含む水溶液を電解液に用い、モノマーを０．１Ｍの濃度に溶かしＡｒガスを吹き込んで脱酸素した。作用電極に＋０．７Ｖ（ｖｓ．Ａｇ／ＡｇＣｌ）の電位を印加して電解酸化重合を行った。この重合後の有機半導体を充填した半導体多孔質体層から成る半導体機能層の断面を高分解能のＦＥ‐ＳＥＭを用いて低加速で観測した結果、細孔中にチューブ状ポリマーの形成が認められた。さらに、重合後の半導体機能層を、全反射赤外分光法（ＡＴＲ−ＩＲ）を用いて測定した。半導体機能層にゲルマニウムで作製されたプリズムを設置し、入射角を４５度にして測定した。その結果、ポリアニリンに起因するピークを確認することができた。また、偏光ラマンスペクトル測定を行うことによりポリアニリンが細孔に沿って配向していることが確認できた。また、重合時間を制御することにより、孔内部のみにポリアニリンの充填された構造を作製することができた。
【００８１】
最後に半導体機能層上にトランジスタのドレインとなるＰｔ電極をスパッタリング法により作製した。また半導体多孔質体層に接続する電極を作製し、電圧を印加できるようにした。
【００８２】
このようにして作製した半導体素子のソース電極とドレイン電極間の電流−電圧特性を測定し、ゲート電極に印加する電圧によりソース−ドレイン間の電流―電圧特性の変化を調べたところ、電圧を印加しなかった場合の電流値ＩＯＦＦと、ゲート電極に−１Ｖの電圧を印加した場合の電流値ＩＯＮの比ＩＯＮ／ＩＯＦＦは１０８程度であった。
【実施例３】
【００８３】
本実施例は、基板材料としてｎ型の導電性を有するシリコン基板を用いた。
【００８４】
次に、基板上にスパッタリング法を用いてトランジスタのソースとなるＰｔ電極を２００ｎｍ製膜した。その上にＬＰＣＶＤ法によりＳｉ３Ｎ４膜を１０ｎｍ作製した。
【００８５】
次にこのＳｉ３Ｎ４薄膜上に、マグネトロンスパッタ法を用いてアルミニウムをアルミニウムとシリコンの全量に対して５６ａｔｏｍｉｃ％含んだアルミニウムシリコン混合膜を約２００ｎｍの厚さに形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のアルミニウムゲルマニウム混合ターゲットを用いた。アルミニウムゲルマニウム混合ターゲットはアルミニウムの粉末とゲルマニウムの粉末を６５ａｔｏｍｉｃ％：３５ａｔｏｍｉｃ％の割合で焼結したものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：２０ｓｃｃｍ、放電圧力：０．０８５Ｐａ、投入電力：８０Ｗとした。また、基板温度は１００℃とした。
【００８６】
このように作製したアルミニウムゲルマニウム混合膜をりん酸溶液中にて８時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成した。その形状をＦＥ−ＳＥＭで観察したところ図５（ｂ）に示す様な膜面に対して垂直な細孔が多数存在する膜であった。細孔の平均径は１５ｎｍであり、平均密度は１．０×１０１０ｃｍ−２以上であった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれの細孔は互いに独立していた。この結果、酸素を除いた主成分をゲルマニウムとした部材で構成された多孔質膜が作製された。この多孔質膜を顕微ラマン分光装置により測定したところ、アモルファスゲルマニウムであることが分かった。
【００８７】
次にこのようにして作製した構造体を大気圧、１００％の水素雰囲気中で、４００℃で、１時間加熱処理し、アモルファスゲルマニウムである多孔質膜を結晶化させ、トランジスタのゲートとなる半導体多孔質体層を作製した。この時エックス線回折装置および顕微ラマン分光装置により結晶ゲルマニウムの存在を確認した。また、ＦＥ−ＳＥＭにて断面構造を観察したところ、図５（ｃ）に示す様な膜面に対して垂直な細孔が多数存在する膜であり、加熱により構造が変化していないことが確認された。この膜に図１０に示すように電極を取り付け、２つの電極間における室温における電流―電圧特性を測定し、電気伝導度を求めたところ２×１０−２Ｓ・ｃｍ−１であった。
【００８８】
次に半導体多孔質体層の表面を大気中で加熱して酸化し、その後熱りん酸を用いたウェットエッチングによりＳｉ３Ｎ４膜にコンタクトホールを形成した。
【００８９】
次に電着法により多孔質膜の細孔中に厚さ数ｎｍの金（Ａｕ）を導入した。その際金を電着で細孔に充填するときの作用極として絶縁体層下部に成膜したＰｔを用いた。上記の工程で作製した多孔質薄膜を市販の電気メッキ液（高純度化学研究所製金用電気メッキ液、商品コードＫ−２４Ｅ）中に入れ、４０℃に保持した酸性浴（ｐＨ＝４．５）中において、０．５Ａ／ｄｍ２の電流密度で電着を行った。電着した金を開始点として、ＶＬＳ（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）法によりトランジスタのチャネルとなるＧｅナノワイヤを多孔質膜の細孔中で成長させた。成長にはＣＶＤ法を用い、２７５℃で１０分間成長を行った。この際Ｂ２Ｈ６ガスを成長中に導入することによりボロン（Ｂ）をドープしてｐ型の導電性を与えた。ナノワイヤの直径は触媒微粒子（今回の場合は金微粒子）の大きさで決定される。今回の場合は多孔質膜の細孔中に導入した金の大きさ、つまり細孔径でナノワイヤ径が決定される。蒸着した触媒微粒子はＧｅナノワイヤの成長に伴い細孔の底面から上部へと上昇し、多孔質膜上部へと移動する。その後表面研磨により、細孔外に存在する余分に成長したＧｅナノワイヤおよび金触媒を除去した。この形状をＦＥ−ＳＥＭで観察したところ、ほぼ全ての細孔中にＧｅナノワイヤが充填されていることが確認された。また、細孔中に金を電着した試料と、ナノワイヤ成長後に表面研磨した試料の金の含有量変化をＥＤＳ（エネルギー分散型エックス線分析装置）により測定したところ、表面研磨後では金のピーク強度が減少しており、表面研磨により金が除去されていることを確認した。
【００９０】
最後に半導体機能層上にトランジスタのドレインとなるＰｔ電極をスパッタリング法により作製した。また半導体多孔質体層に接続する電極を作製し、電圧を印加できるようにした。
【００９１】
このようにして作製した半導体素子のソース電極とドレイン電極間の電流−電圧特性を測定し、ゲート電極に印加する電圧によりソース−ドレイン間の電流−電圧特性の変化を調べたところ、電圧を印加しなかった場合の電流値ＩＯＦＦと、ゲート電極に−１Ｖの電圧を印加した場合の電流値ＩＯＮの比ＩＯＮ／ＩＯＦＦは１０８程度であった。
【実施例４】
【００９２】
本実施例においては実施例３において、多孔質体薄膜の作製の際にアルミニウムとゲルマニウムの混合ターゲットを用いてアルミニウムゲルマニウム混合膜を作製する代わりに、アルミニウムとシリコンとゲルマニウムの混合ターゲットを用いた。
【００９３】
Ｓｉ３Ｎ４薄膜上に、マグネトロンスパッタ法を用いてアルミニウムをアルミニウムとシリコンとゲルマニウムの全量に対して５６ａｔｏｍｉｃ％、またシリコンをアルミニウムとシリコンとゲルマニウムの全量に対して２２ａｔｏｍｉｃ％含んだアルミニウムシリコンゲルマニウム混合膜を約２００ｎｍの厚さに形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のアルミニウムシリコンゲルマニウム混合ターゲットを用いた。アルミニウムシリコンゲルマニウム混合ターゲットはアルミニウムの粉末とシリコンの粉末とゲルマニウムの粉末を５６ａｔｏｍｉｃ％：２２ａｔｏｍｉｃ％：２２ａｔｏｍｉｃ％の割合で焼結したものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：２０ｓｃｃｍ、放電圧力：０．０８５Ｐａ、投入電力：８０Ｗとした。また、基板温度は１００℃とした。
【００９４】
このように作製したアルミニウムシリコンゲルマニウム混合膜をりん酸溶液中にて８時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成した。その形状をＦＥ−ＳＥＭで観察したところ図５（ｂ）に示す様な膜面に対して垂直な細孔が多数存在する膜であった。細孔の平均径は１２ｎｍであり、平均密度は２．０×１０１０ｃｍ−２以上であった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれの細孔は互いに独立していた。この結果、酸素を除いた主成分をシリコンゲルマニウムとした部材で構成された多孔質膜が作製された。この多孔質膜を顕微ラマン分光装置により測定したところ、アモルファスシリコンゲルマニウムであることが分かった。
【００９５】
次にこのようにして作製した構造体を大気圧、１００％の水素雰囲気中で、５００℃で、１時間加熱処理し、アモルファスシリコンゲルマニウムである多孔質膜を結晶化させ、トランジスタのゲートとなる半導体多孔質体層を作製した。この時エックス線回折装置および顕微ラマン分光装置により結晶シリコンゲルマニウムの存在を確認した。また、ＦＥ−ＳＥＭにて断面構造を観察したところ、図５（ｃ）に示す様な膜面に対して垂直な細孔が多数存在する膜であり、加熱により構造が変化していないことが確認された。この膜に図８に示すように電極を取り付け、２つの電極間における室温における電流―電圧特性を測定し、電気伝導度を求めたところ２×１０−３Ｓ・ｃｍ−１であった。
【００９６】
その後の工程は実施例３と同じであり、本実施例で作製した半導体素子は、実施例３で作製した半導体素子とほぼ同等の特性を示した。
【産業上の利用可能性】
【００９７】
本発明の半導体素子およびその製造方法は、トランジスタを用いたスイッチング素子、メモリ等の電子デバイスに利用可能である。
【図面の簡単な説明】
【００９８】
【図１】本発明の半導体素子の構成を示す概略図である。
【図２】本発明の半導体素子を構成する半導体機能層の構成を示す概略図である。
【図３】本発明の半導体素子を構成する第２の部材の構成を示す概略図である。
【図４】本発明の半導体素子を構成する第１の部材の構成を示す概略図である。
【図５】本発明の半導体素子に用いる第２の部材を構成する、柱状物質と母材物質から構成される構造体薄膜及び前記構造体薄膜から柱状物質を除去して形成される非晶質多孔質体、及び非晶質多孔質体薄膜を結晶化して形成される結晶質多孔質体薄膜の概略図である。
【図６】本発明の半導体素子に用いる第２の部材を構成する、柱状物質と母材物質から構成される構造体薄膜及び前記構造体薄膜から柱状物質を除去して形成される非晶質多孔質体、及び非晶質多孔質体薄膜を結晶化して形成される結晶質多孔質体薄膜の平面図および断面図である。
【図７】本発明の半導体素子の製造方法の構成例であり、工程（ａ）〜（ｃ）を示す図である。
【図８】本発明の半導体素子の製造方法の構成例であり、工程（ｄ）〜（ｆ）を示す図である。
【図９】本発明の半導体素子の製造方法の構成例であり、工程（ｇ）〜（ｉ）を示す図である。
【図１０】本発明の半導体素子を構成する半導体多孔質体層の電気伝導度測定方法の一例と、電気伝導度の温度依存性を示すグラフである。
【図１１】本発明の半導体素子の製造方法における一工程の概略図である。
【図１２】本発明の第１の部材を構成する高分子化合物の前駆体と高分子化合物、およびその主鎖方向の説明図である。
【符号の説明】
【００９９】
１１、５２、６３、７１１ 基板
１２、７１２ ソース領域
１３、７８２ 半導体機能層
１４、７９１ ドレイン領域
１５ 絶縁体
１６ 第１の部材
１７ 第２の部材
１８、４１ ゲート領域
１９、７６２ 絶縁体領域
１０、７７１ コンタクトホール
５６、６１、７４２ 細孔
４１ 上底面
４２ 下底面
５１、７３２ 柱状物質
５３ 構造体薄膜
５４、６２、７３３ 母材物質
５５、７４１ 非晶質多孔質体薄膜
５７ 結晶質多孔質体薄膜
７２１ 絶縁体層
７３１ 構造体層
７５１ 半導体多孔質体層
７８１ 半導体物質
８１ 電極
９１ エッチングガス
９２ エッチングにより除去された部分
【特許請求の範囲】
【請求項１】
ゲート領域に加える電圧によって多数のキャリアの流れを制御する半導体素子であって、
基板上または基板内に設けられたソース領域と、
前記ソース領域の上部に配置された半導体機能層と、
前記半導体機能層の上部に配置されたドレイン領域とを備え、
前記半導体機能層は、前記ソース領域に対してほぼ垂直に配列した、複数の柱状あるいは円筒状の半導体物質からなる第１の部材と、前記第１の部材を取り囲み、前記ソース領域と絶縁体を介して配置された第２の部材とから構成され、
前記第２の部材はゲート領域と、前記ゲート領域と前記第１の部材を電気的に絶縁しかつ前記ゲート領域とドレイン領域を電気的に絶縁する絶縁体領域とから構成されており、
前記第１の部材の平均直径あるいは平均外径が１ｎｍ以上３０ｎｍ以下であり、前記第１の部材の平均間隔が３ｎｍ以上５０ｎｍ以下であり、
前記半導体機能層の酸素を除く主成分がシリコン、またはゲルマニウム、またはシリコンとゲルマニウムの混合物のいずれかであることを特徴とする半導体素子。
【請求項２】
前記第１の部材を構成する半導体物質が無機物であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第１の部材を構成する半導体物質が有機物であることを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記第１の部材を構成する有機物が高分子化合物であり、前記高分子化合物の主鎖がソース領域に対して垂直方向に配向していることを特徴とする請求項３に記載の半導体素子。
【請求項５】
前記第２の部材を構成するゲート領域の一部もしくは全部が結晶質であり、かつ前記第２の部材を構成する絶縁体領域の、前記第１の部材と接する領域と前記ドレイン領域と接する領域が酸化物であることを特徴とする請求項１〜４のいずれかに記載の半導体素子。
【請求項６】
ゲート領域に加える電圧によって多数のキャリアの流れを制御する半導体素子の製造方法であって、
（ａ） 基板上もしくは基板表面にソース領域を用意する工程と、
（ｂ） 前記ソース領域上に絶縁体層を用意する工程と、
（ｃ） 前記絶縁体層上に、第１の成分を含み構成される柱状物質が、前記第１の成分と共晶を形成し得る半導体材料である第２の成分を含み構成される部材中に分散している構造体を用意する工程と、
（ｄ） 前記柱状物質を除去し、非晶質多孔質体層を形成する工程と、
（ｅ） 前記非晶質多孔質体層の母材物質の一部または全部を結晶化し、半導体多孔質体層を用意する工程と、
（ｆ） 前記半導体多孔質体層の表面および細孔の表面を絶縁体化する工程と、
（ｇ） 前記絶縁体層の一部を除去し、前記非晶質多孔質体層中の前記細孔と前記ソース領域とを接続するコンタクトホールを形成する工程と、
（ｈ） 前記半導体多孔質体層の前記細孔および前記コンタクトホール内に半導体物質を形成し、半導体機能層とする工程と及び、
（ｉ） 前記半導体機能層上にドレイン領域を用意する工程と
を有することを特徴とする半導体素子の製造方法。
【請求項７】
前記（ｃ）工程は、前記第１の成分からなる材料及び前記第２の成分からなる材料を用意し、非平衡状態で成膜する方法により行われる請求項６に記載の半導体素子の製造方法。
【請求項８】
前記（ｅ）工程が非酸化雰囲気中での熱処理により行われる請求項６又は７のいずれかに記載の半導体素子の製造方法。
【請求項９】
前記（ｈ）工程が気相成長法により行われる請求項６〜８のいずれかに記載の半導体素子の製造方法。
【請求項１０】
前記（ｈ）工程が、前記細孔および前記コンタクトホール内に高分子化合物の原料前駆体である低分子化合物を導入した後、前記低分子化合物を前記細孔および前記コンタクトホール内で重合し前記高分子化合物を形成する方法により行われる請求項６〜８のいずれかに記載の半導体素子の製造方法。
【請求項１】
ゲート領域に加える電圧によって多数のキャリアの流れを制御する半導体素子であって、
基板上または基板内に設けられたソース領域と、
前記ソース領域の上部に配置された半導体機能層と、
前記半導体機能層の上部に配置されたドレイン領域とを備え、
前記半導体機能層は、前記ソース領域に対してほぼ垂直に配列した、複数の柱状あるいは円筒状の半導体物質からなる第１の部材と、前記第１の部材を取り囲み、前記ソース領域と絶縁体を介して配置された第２の部材とから構成され、
前記第２の部材はゲート領域と、前記ゲート領域と前記第１の部材を電気的に絶縁しかつ前記ゲート領域とドレイン領域を電気的に絶縁する絶縁体領域とから構成されており、
前記第１の部材の平均直径あるいは平均外径が１ｎｍ以上３０ｎｍ以下であり、前記第１の部材の平均間隔が３ｎｍ以上５０ｎｍ以下であり、
前記半導体機能層の酸素を除く主成分がシリコン、またはゲルマニウム、またはシリコンとゲルマニウムの混合物のいずれかであることを特徴とする半導体素子。
【請求項２】
前記第１の部材を構成する半導体物質が無機物であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第１の部材を構成する半導体物質が有機物であることを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記第１の部材を構成する有機物が高分子化合物であり、前記高分子化合物の主鎖がソース領域に対して垂直方向に配向していることを特徴とする請求項３に記載の半導体素子。
【請求項５】
前記第２の部材を構成するゲート領域の一部もしくは全部が結晶質であり、かつ前記第２の部材を構成する絶縁体領域の、前記第１の部材と接する領域と前記ドレイン領域と接する領域が酸化物であることを特徴とする請求項１〜４のいずれかに記載の半導体素子。
【請求項６】
ゲート領域に加える電圧によって多数のキャリアの流れを制御する半導体素子の製造方法であって、
（ａ） 基板上もしくは基板表面にソース領域を用意する工程と、
（ｂ） 前記ソース領域上に絶縁体層を用意する工程と、
（ｃ） 前記絶縁体層上に、第１の成分を含み構成される柱状物質が、前記第１の成分と共晶を形成し得る半導体材料である第２の成分を含み構成される部材中に分散している構造体を用意する工程と、
（ｄ） 前記柱状物質を除去し、非晶質多孔質体層を形成する工程と、
（ｅ） 前記非晶質多孔質体層の母材物質の一部または全部を結晶化し、半導体多孔質体層を用意する工程と、
（ｆ） 前記半導体多孔質体層の表面および細孔の表面を絶縁体化する工程と、
（ｇ） 前記絶縁体層の一部を除去し、前記非晶質多孔質体層中の前記細孔と前記ソース領域とを接続するコンタクトホールを形成する工程と、
（ｈ） 前記半導体多孔質体層の前記細孔および前記コンタクトホール内に半導体物質を形成し、半導体機能層とする工程と及び、
（ｉ） 前記半導体機能層上にドレイン領域を用意する工程と
を有することを特徴とする半導体素子の製造方法。
【請求項７】
前記（ｃ）工程は、前記第１の成分からなる材料及び前記第２の成分からなる材料を用意し、非平衡状態で成膜する方法により行われる請求項６に記載の半導体素子の製造方法。
【請求項８】
前記（ｅ）工程が非酸化雰囲気中での熱処理により行われる請求項６又は７のいずれかに記載の半導体素子の製造方法。
【請求項９】
前記（ｈ）工程が気相成長法により行われる請求項６〜８のいずれかに記載の半導体素子の製造方法。
【請求項１０】
前記（ｈ）工程が、前記細孔および前記コンタクトホール内に高分子化合物の原料前駆体である低分子化合物を導入した後、前記低分子化合物を前記細孔および前記コンタクトホール内で重合し前記高分子化合物を形成する方法により行われる請求項６〜８のいずれかに記載の半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００６−１４７６３７（Ｐ２００６−１４７６３７Ａ）
【公開日】平成１８年６月８日（２００６．６．８）
【国際特許分類】
【出願番号】特願２００４−３３１８５９（Ｐ２００４−３３１８５９）
【出願日】平成１６年１１月１６日（２００４．１１．１６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１８年６月８日（２００６．６．８）
【国際特許分類】
【出願日】平成１６年１１月１６日（２００４．１１．１６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]