ゲートスペーサー構造と低抵抗チャネル連結部とを備えた電界効果トランジスタ
【課題】ゲート電極とソース/ドレイン領域の間のオーバラップ容量を低減し製造プロセスにより設定されるチャネル連結部の抵抗も低減した電界効果トランジスタ構造を提供する。
【解決手段】電界効果トランジスタのスペーサー構造242p、242nには、束縛された電荷キャリアが部分的に濃縮されており、移動可能な電荷キャリアの濃縮帯13n、13pが該スペーサー構造の下の半導体基板1の中に生じる。この濃縮帯13n、13pは、各ソース/ドレイン領域61、62と、ゲート電極21の電位によって制御されているチャネル領域63との間のチャネル連結部の抵抗を低減し、ゲート電極21と各ソース/ドレイン領域61、62との間のオーバーラップ容量を低減する。
【解決手段】電界効果トランジスタのスペーサー構造242p、242nには、束縛された電荷キャリアが部分的に濃縮されており、移動可能な電荷キャリアの濃縮帯13n、13pが該スペーサー構造の下の半導体基板1の中に生じる。この濃縮帯13n、13pは、各ソース/ドレイン領域61、62と、ゲート電極21の電位によって制御されているチャネル領域63との間のチャネル連結部の抵抗を低減し、ゲート電極21と各ソース/ドレイン領域61、62との間のオーバーラップ容量を低減する。
【発明の詳細な説明】
【発明の詳細な説明】
【0001】
本発明は、半導体基板における第1導電型の部分として形成された、該半導体基板の構造面に隣接している、第1ソース/ドレイン領域および第2ソース/ドレイン領域と、該ソース/ドレイン領域間に形成されたチャネル領域(このチャネル領域は、ほぼ導電性であるか、または、第1導電型とは逆の第2導電型である)と、このチャネル領域上に配置され、該チャネル領域からゲート誘電体によって隔てられているゲート電極と、上記構造面に配置された第1誘電体スペーサー構造(このスペーサー構造は第1ソース/ドレイン領域側においてゲート電極に隣接している。)とを備えた電界効果トランジスタ構造に関するものである。また、本発明は、少なくとも1つのnチャネル電界効果トランジスタと1つのpチャネル電界効果トランジスタとをそれぞれ備えた複数のトランジスタ配列を製造するための方法に関するものでもある。
【0002】
nチャネル電界効果トランジスタ(n−FET)として形成された、請求項1の前提構成にかかる電界効果トランジスタ構造については、図11の断面図に概略的に示している。
【0003】
このn-FETは、半導体基板1に形成されている活性領域と、半導体基板1の構造面10に配置されたゲート構造2とを含んでいる。活性領域では、2つのソース/ドレイン領域61、62が、チャネル領域63によって隔てられている。該ソース/ドレイン領域61、62は、半導体基板1のn型にドープされた部分であり、半導体基板1の構造面10に隣接している。また、チャネル領域63は、ほぼ導通しているか、または、p型にドープされている。ゲート構造2はゲート電極26を含んでいる。このゲート電極26は、チャネル領域63の構造面10に配置されており、ゲート誘電体20によって半導体基板から絶縁されている。さらに、ゲート構造2は、スペーサー構造24を備えている。これらのスペーサー構造は、構造面10に対して垂直なゲート電極26の側壁に沿って配置されており、それぞれ、ソース/ドレイン領域61、62のうちの一方の構造面10に配置されている。
【0004】
図示したこの例では、ソース/ドレイン領域61、62では、それぞれ、n型にドープされた基本部分12nがn型にドープされた拡張部分11nの上に重なっている。この製造によって規定されるように、チャネル領域63側の基本部分12nの境界縁部は、スペーサー構造24の外縁に対してほぼ調整されている。チャネル領域63側に位置する拡張部分11nの境界縁部は、ゲート電極26の外縁に対してほぼ調整されており、図示した例では、ゲート電極26の電位により制御されるチャネル領域63の一部にほぼ隣接している。拡張部分11nは、n-FETが導通状態である場合にゲート誘電体20の領域に形成されるチャネルを各ソース/ドレイン領域61、62に低抵抗で連結している。
【0005】
この拡張部分11nおよび基本部分12nは、それぞれ、イオン注入によって形成されている。
【0006】
また、これら拡張部分11nおよび基本部分12nの境界縁部は、初めに注入された領域をほぼ規定している。この注入領域内の注入直後の不純物濃度は、ほぼ均一である。不純物は、個々にドープされた部分の境界縁部において徐々に拡散する。
【0007】
n-FETがOFF状態である場合、2つのソース/ドレイン領域61、62は互いに電気的に絶縁されている。ゲート電極26に適切な電位を印加すると、移動可能な電子は、ゲート誘電体20に隣接しているチャネル領域63の一部に堆積され、2つのソース/ドレイン領域61、62間に導電性のチャネルを形成する。
【0008】
さらに、不純物が拡散することにより、拡張部分11nがゲート電極26の機能を低下させてしまう。各ソース/ドレイン領域61、62がゲート電極26と段々と重なっていくと、各ソース/ドレイン領域61、62とゲート電極26との間の寄生オーバーラップ容量が増加する。寄生容量が増加すると、n-FETの導電性の状態と遮断状態とのスイッチングが遅延し、その結果、スイッチング損失が増す。
【0009】
ゲート電極26と各ソース/ドレイン領域61、62との間の寄生容量を低減するために、各ソース/ドレイン領域61、62の、または、各拡張部分11nの、(チャネル領域63側の)内部縁部は、チャネル領域63から外へと離される。また、各ソース/ドレイン領域61、62の比較的大量にドープされた基本部分12nと、(ゲート電極26の電位の影響を受けやすい)チャネル領域63の部分との接続部は、比較的少なくドープされた部分になっており、導電性のチャネルと各ソース/ドレイン領域61、62との連結部の非反応性抵抗は高い。
【0010】
ゲート電極26と各ソース/ドレイン領域61、62との間のオーバーラップ容量は、ゲート電極26によって制御された領域と各ソース/ドレイン領域61、62との間のチャネル連結部の非反応性抵抗が高くなることによって低減される。
【0011】
オーバーラップ容量をチャネル連結部の抵抗と最適化するために、拡張部分11nとゲート電極26との間のオーバーラップを(ゲート電極26の電界の影響を受けやすい)上記のチャネル領域63の部分の外側において不純物添加量を増やすように選択することにより、導通状態においてチャネル連結部の抵抗を十分に低減できる。
【0012】
不純物を徐々に増やすと、拡張部分11nを、常に低い非反応性のリード抵抗を有するチャネル領域からさらに離すことができる。
【0013】
しかしながら、これによるオーバーラップ容量の低減は、加工寸法をより小さくして不純物量を徐々に増やして、それに応じてゲート誘電体の厚さを同時に低減しても、部分的に補償されるにすぎない。
【0014】
本発明の目的は、ゲート電極と各ソース/ドレイン領域との間のオーバーラップ容量を低減し、製造プロセスによって非反応性抵抗が設定されるチャネル連結部の抵抗を低減した、電界効果トランジスタ構造を提示することである。
【0015】
冒頭部で述べたような電界効果トランジスタに対して、本目的を、請求項1の特徴部分に記載した特徴によって達成する。この目的を達成するための方法については、請求項22および請求項24に記載している。有効な発展形態については、各従属請求項に記載する。
【0016】
本発明では、スペーサー構造に束縛された荷電粒子を用いて、移動可能な荷電粒子を有する濃縮帯(エンハンスメントゾーン)を、スペーサー構造の下の半導体基板に形成する。この濃縮帯は、導通状態においてチャネル領域に形成されている、各ソース/ドレイン領域とチャネルとの接続部を支持する。各ソース/ドレイン領域の境界縁部(通常は拡張部分(拡張注入部)の上記境界縁部)は、チャネル領域から離されているので、各ソース/ドレイン領域とゲート電極との間のオーバーラップ容量は低減されている。
【0017】
この電界効果トランジスタ構造は、第1ソース/ドレイン領域および第2ソース/ドレイン領域を備えている。これら2つのソース/ドレイン領域は、第1導電型によってドープされた半導体基板の部分である。該2つのソース/ドレイン領域は、半導体基板の構造面に隣接している。該2つのソース/ドレイン領域間の半導体基板の中には、チャネル領域が設けられている。このチャネル領域は、ほぼ導通しているか、または、第1導電型とは逆の第2導電型にドープされている。
【0018】
このチャネル領域の上の構造面には、ゲート電極が設けられている。このゲート電極は、ゲート誘電体によってチャネル領域から隔てられており、該構造面に配置された第1誘電体スペーサー構造に隣接している。該スペーサー構造は、第1ソース/ドレイン領域側に配置されている。
【0019】
本発明では、第1スペーサー構造は、半導体基板に隣接している少なくとも制御部において、1×1011/cm2(1E11/cm2)よりも高い第2導電型に相当する、第2電荷型の束縛された電荷キャリアの表面電荷密度を有している。
【0020】
この表面電荷密度は、1×1012/cm2よりも高いことが好ましい。これにより、有効なことに、濃縮帯における移動可能な電荷キャリアの密度は、少なくとも、それぞれ隣接しているソース/ドレイン領域の通常の電荷キャリア密度に適合する。
【0021】
第1スペーサー構造内の束縛された電荷キャリアによって、半導体基板において、第1導電型に相当する(第2電荷型とは逆の)第1電荷型の移動可能な電荷キャリアを有する第1濃縮帯が生じる。この第1濃縮帯は、第1スペーサー構造の下の構造面に隣接している半導体基板の一部に形成されている。
【0022】
濃縮帯は、第1ソース/ドレイン領域と、電界効果トランジスタが導通状態である場合に第1電荷型の移動可能な電荷キャリアからなるゲート電極の下に形成されるチャネルとの間のリード抵抗を低減する。
【0023】
第1ソース/ドレイン領域は、第1濃縮帯に実質的に隣接して形成されていることが好ましい。また、該第1ソース/ドレイン領域は、ゲート電極の電位によって制御されるチャネル領域の一部と、第1濃縮帯によって隔てられていることが好ましい。さらに、第1ソース/ドレイン領域とゲート電極との間のオーバーラップ容量が十分に低減されていることが好ましい。
【0024】
あるいは、第1ソース/ドレイン領域は、第1濃縮帯と少なくとも部分的に重なっている、または、該第1濃縮帯を覆っていることが好ましい。通常の電界効果トランジスタ構造と比べて、移動可能な電荷キャリアの数が多いので、チャネル連結部の非反応性抵抗が低減し、さらに、オーバーラップ容量も、ソース/ドレイン領域がチャネルから離れているために低減される。
【0025】
第1ソース/ドレイン領域が、ゲート電極によって制御されるチャネル領域の一部に直接隣接していれば、リード抵抗は、非常に低くなるという有効な効果を奏する。
【0026】
本発明の電界効果トランジスタ構造の好ましい1つの形態では、半導体基板の構造面に第2誘電体スペーサー構造が配置されており、この第2誘電体スペーサー構造は、第2ソース/ドレイン領域側においてゲート電極に隣接している。また、該第2誘電体スペーサー構造は、半導体基板に隣接している少なくとも部分領域において、1×1011/cm2よりも高い、第2電荷型の束縛された電荷キャリアの表面電荷密度を有しており、半導体基板との隣接部分に、第1電荷型の移動可能な電荷キャリアを有する第2濃縮帯を発生させる。
【0027】
第1ソース/ドレイン領域についてすでに記載した好ましい形態と同様に、第2濃縮帯に対する第2ソース/ドレイン領域が配設される。
【0028】
さらに、電界効果トランジスタ構造が導通状態にある場合に、濃縮帯の第1電荷型の電荷キャリアの電荷キャリア密度が、該濃縮帯にそれぞれ隣接しているソース/ドレイン領域の電荷キャリア密度の少なくとも10パーセントであるように、スペーサー構造を選択することが好ましい。これにより、リード抵抗が著しく低減される。
【0029】
本発明の電界効果トランジスタ構造の好ましい1つの形態では、電界効果トランジスタ構造自身が導通状態にある場合に、各濃縮帯の第1導電型の電荷キャリアの電荷キャリア密度は、少なくとも、該濃縮帯にそれぞれ隣接しているソース/ドレイン領域の電荷キャリア密度にほぼ相当する。
【0030】
ソース/ドレイン領域は、範囲の異なる、互いに重なり合った少なくとも2つの注入領域から形成されることが好ましい。
【0031】
本発明の電界効果トランジスタ構造のさらに好ましい形態では、それぞれのスペーサー構造全体に、第2電荷型の束縛された電荷キャリアがドープされている。つまり、スペーサー構造の全体が、上記制御部にて成ることが好ましい。
【0032】
比較的簡単なプロセス工程によって、このように成形されるスペーサー構造を備えたゲート構造を製造することが有効である。
【0033】
あるいは、構造面上の各制御部の厚さが、ゲート誘電体の厚さの最大でも10倍であることが好ましい。ゲート電極と、スペーサー構造または他の構造に束縛された電荷との間に生成された寄生容量が低減されるとともに、該スペーサー構造の被覆された犠牲層を部分的に除去することに基づく、p-FETおよびn-FETの異なるようにドープされた制御部の形成方法が実行されることが有効である。
【0034】
第1導電型が上記第1導電型がp導電型であれば、酸化アルミニウムが制御部を形成するための好ましい材料である。
【0035】
第1導電型がn導電型であれば、制御部を形成するための好ましい材料は、酸化ケイ素、窒化ケイ素、および、希土類元素の酸化物である。
【0036】
本発明のトランジスタ配列は、少なくとも1つのn-FETおよび少なくとも1つのp-FETを含んでいる。これらのn-FETおよびp-FETは、上記した電界効果トランジスタ構造のうちの1つに相当し、n-FETについては、第1導電型がn導電型であり、p-FETについては、第1導電型がp導電型である。
【0037】
好ましい1つの形態では、n-FETおよびp-FETのスペーサー構造の制御部は、異なる材料から形成されている。電界効果トランジスタの2つの型のチャネル連結部のパラメータは、互いに切り離されていることが有効である。特に、各トランジスタ型の適切な電荷キャリア型を、濃縮帯に有することができる。
【0038】
n-FETおよびp-FETを備えたトランジスタ配列では、正に帯電された束縛された電荷キャリアが、n-FETのスペーサー構造に備えられ、負に帯電された電荷キャリアが、p-FETのスペーサー構造に備えられる。以下に、少なくとも1つのn-FETおよび少なくとも1つのp-FETを含むトランジスタ配列用の、ゲート電極の製造方法を示す。
【0039】
本発明の方法では、初めに、半導体基板の構造面に第1積層構造および第2積層構造を形成する。該構造面に対する第1積層構造および第2積層構造の垂直の側壁に、第1スペーサー構造を設ける。該スペーサー構造は構造面に配置され、第1電荷型の電荷を有する電荷キャリアによって濃縮されている(ドープされている)。
【0040】
第2積層構造を被覆し、第1積層構造を被覆しない、第1マスクを設ける。上記第1積層構造から第1スペーサー構造を除去する。次に、この第1マスクを除去する。
【0041】
第1積層構造の垂直の側壁に、第1電荷型とは電荷型が逆の第2電荷型の電荷キャリアが濃縮された第2スペーサー構造を形成する。
【0042】
第2スペーサー構造を形成する工程は、第1積層構造の垂直な側壁と、第2ゲート構造を形成するための第1スペーサー構造によって補充されている第2積層構造とに、第2スペーサー構造を設ける工程を含んでいる。好ましい。
【0043】
第1積層構造を被覆し、第2積層構造を被覆しない、第2マスクを設ける。この第2マスクによって被覆することにより、第2スペーサー構造を第2ゲート構造から除去する。
【0044】
第2マスクを除去した後、第1積層構造から生じた(例えばn-FETである)第1ゲート構造は、正の電荷キャリアが濃縮されたスペーサー構造を備えている。p-FETである第2ゲート構造は、負に帯電された電荷キャリアが濃縮されたスペーサー構造を備えている。
【0045】
以下に記載する、少なくとも1つのn-FETおよびp-FETを備えたトランジスタ配列のゲート電極を製造するための本発明の第2方法は、部分的にのみ束縛された電荷キャリアが濃縮されたスペーサー構造に関するものである。
【0046】
半導体基板の構造面に、例えばn-FETの第1積層構造とおよびp-FETの第2積層構造を形成する。
【0047】
これらの第1積層構造および第2積層構造の垂直の側壁に、前駆体スペーサー構造を例えば同じ層厚に堆積して異方性エッチバックを行うことにより形成する。
【0048】
第2積層構造を被覆し、第1積層構造を被覆しない、第1マスクを設ける。半導体基板に隣接している第1積層構造の前駆体スペーサー構造の部分を除去することにより、前駆体スペーサー構造と半導体基板との間にディボットが形成される。
【0049】
第1マスクを除去した後、第1電荷型の電荷を有する電荷キャリアが濃縮された材料をディボットに充填する。この場合、半導体基板に沿ったディボットの充填部が、スペーサー構造の制御部として生じる。
【0050】
第1積層構造を被覆し、第2積層構造を被覆しない、第2マスクを設ける。
【0051】
半導体基板に隣接している第2積層構造の前駆体スペーサー構造の部分を除去することにより、該前駆体スペーサー構造において、半導体基板に沿ってディボットが形成される。
【0052】
第2マスクを除去した後、第2電荷型の電荷を有する電荷キャリアが濃縮された材料をディボットに充填する。各前駆体スペーサー構造から、第2積層構造の垂直の側壁に沿って延びる第2スペーサー構造が生じる。ディボットの充填部が、第2スペーサー構造の制御部として生じる。
【0053】
前駆体スペーサー構造を形成する工程とは、異なる材料からなる2つの部分層を設け、前記2つの部分層に対して同様にスペーサーエッチングを行う工程を含んでいることが特に好ましい。次に、上記方法したがって半導体基板に隣接している前駆体スペーサー構造の部分を、前駆体スペーサー構造内の第1下部部分層の水平部分によって形成する。
【0054】
下部部分層の材料が珪酸エチルTEOSであり、上部部分層の材料が窒化ケイ素であることが好ましい。ディボットが、窒化ケイ素に対して選択的にTEOSを除去するウェットエッチング工程によって形成される。
【0055】
第1マスクが、第1導電型のソース/ドレイン領域の部分を形成するための注入マスクであることが特に好ましい。また、例えば、スペーサー構造によって位置あわせされたソース/ドレイン領域の基本部分を形成するために、第2マスクが、第2導電型のソース/ドレイン領域を部分的に形成するための注入マスクであることが好ましい。
【0056】
さらに、(例えば、ソース/ドレイン領域の拡張部分の)第1注入部分を形成する工程を、スペーサー構造を設ける前、積層構造と位置あわせされるように行うことが好ましい。
【0057】
適切なマスク形成を行う場合、本発明の方法により、片側にのみドープされた非対称のスペーサー構造を形成することもできる。この場合、各マスクは、片側に加工される積層構造を片側だけさらに被覆する。
【0058】
本発明のおよびその利点を、図面を参照しながら以下に詳述する。ここでは、同じ素子および同じ構造には、同じ参照符号を付している。
【0059】
図1は、両側に同じスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第1実施形態を概略的に示す断面図である。
【0060】
図2は、両側に同じスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第1実施形態を概略的に示す断面図である。
【0061】
図3は、非対称なスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第2実施形態を概略的に示す断面図である。
【0062】
図4は、非対称なスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第2実施形態を概略的に示す断面図である。
【0063】
図5は、部分的に濃縮された対称的なスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第3実施形態を概略的に示す断面図である。
【0064】
図6は、部分的に濃縮された対称的なスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第3実施形態を概略的に示す断面図である。
【0065】
図7は、片側に部分的に濃縮されたスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第4実施形態を概略的に示す断面図である。
【0066】
図8は、片側に部分的に濃縮されたスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第4実施形態を概略的に示す断面図である。
【0067】
図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【0068】
図10は、n-FETおよびp-FETを備えたトランジスタ配列に対して、部分的に濃縮されたスペーサー構造を形成するための本発明の方法の第4実施形態を概略的に示す断面図である。
【0069】
図11は、従来の電界効果トランジスタ構造を概略的に示す断面図である。
【0070】
図12は、チャネルから離れているソース/ドレイン領域を備えた本発明のnチャネル電界効果トランジスタの他の実施形態を概略的に示す断面図である。
【0071】
図1に示したn-FET3nは、基本部分12nと拡張部分11nとをそれぞれ含む2つのソース/ドレイン領域61、62を含む(半導体基板の中に形成された)活性領域を備えている。これらのソース/ドレイン領域61、62は、チャネル領域63によって互いに隔てられている。チャネル領域63の上の、半導体基板1の構造面10には、ゲート構造2が配置されている。n型にドープされたポリシリコンからなるこのゲート構造2のゲート導体部21nは、図11のゲート電極に当たる部分であり、ゲート誘電体20によって半導体基板1から絶縁されている。このn型にドープされたゲート導体部21の上には、金属または金属化合物からなる高導電性部22が配置されており、該高導電性部22の上には、例えば窒化ケイ素からなる絶縁体部分23が配置されている。ゲート導体部21nと、高導電性部22と、絶縁体部分23とによって構成されたゲート構造2の、基板面10に対して垂直の側壁には、スペーサー構造24pが隣接している。該スペーサー構造は、チャネル領域63の外側の構造面10に隣接している。また、該スペーサー構造24pには、正に帯電された束縛された電荷キャリアが濃縮されている。
【0072】
これらのスペーサー構造24pに蓄積された正電荷は、半導体基板1の中に、電子を有する濃縮帯13nを発生させる。該濃縮帯は、それぞれ、構造面10に沿ってスペーサー構造24pの下に形成されている。
【0073】
本実施形態では、濃縮帯13nはソース/ドレイン領域61、62に広範囲で重なっている。
【0074】
これら2つの濃縮帯13nによって、チャネル連結部の非反応性抵抗、または、n-FETが導通状態である場合には、ゲート誘電体20の下、構造面10に沿って、ソース/ドレイン領域61、62間に形成されているチャネルの接触抵抗が、低減される。さらに、チャネル領域63にそれぞれ面した拡張部分11nの内部境界縁部は、チャネル領域63から離されている。これにより、ゲート導体部21nと各拡張部分11nとの間のオーバーラップを低減できる。
【0075】
図2に示したようなp-FET3pの実施形態は、上記した図1のn-FET3nの実施形態とは、スペーサー構造24nに負電荷が蓄積されており、ソース/ドレイン領域61、62を規定する拡張部分11pおよび基本部分12pがp型にドープされており、ゲート導体部21pがp型にドープされているという点おいて、異なっている。正に帯電された、移動可能な正孔は、濃縮帯13pにおいて、負に帯電された電荷キャリアが蓄積されたn型にドープされたスペーサー構造24nの下に濃縮される。図3に示した電界効果トランジスタ構造は、正電荷キャリアが濃縮されたスペーサー構造を片側にのみ備えている。第2スペーサー構造24は、ドープされていないか、または、1×1011/cm2よりも低い表面電荷密度を有している。したがって、濃縮帯13nは、濃縮されたスペーサー構造24pの下にのみ形成されている。
【0076】
図4は、異なる2つのスペーサー構造24n、24を備えたp-FETを示している。正孔からなる濃縮帯13pが、負電荷キャリアが濃縮されたスペーサー構造24nの下に形成されているが、このような濃縮帯は、濃縮されていないスペーサー構造24の下には存在しない。
【0077】
図5〜図8に示したFETは、図1〜図4に示したFETに対応しているが、それぞれ、各スペーサー構造24n、24pの(半導体基板1に隣接している)制御部242n、242pにのみ、束縛された電荷キャリアが濃縮されているという点で、図1〜図4のFETと異なっている。各制御部242p、242n以外のスペーサー構造の残余部分241には、電荷キャリアは濃縮されていない。スペーサー構造の、濃縮された制御部242p、242nと、各ゲート導体部21n、21pと、高導電性部22との間の寄生容量は、低減されている。
【0078】
図9を参照しながら、本発明の第1実施形態にかかるn-FETおよびp-FETを備えたトランジスタ配列を製造するための本発明の方法を、一連のプロセス工程に基づいて簡単に示す。
【0079】
図9A〜図9Eの左半分は、n-FET3nの処理工程を示し、右半分はp-FET3pの製造工程を示している。
【0080】
半導体基板1の構造面10に、ゲート誘電体20と、ゲート導体材料からなる層と、高導電性材料からなる層と、絶縁体材料からなる層とが設けられている。これらは、フォトリソグラフィープロセスによって共にパターン形成されたものである。このゲート導体層に基づいて形成された積層構造71、72の露出した側壁は、酸化している。
【0081】
イオン注入により、n型にドープされた拡張部分11nおよびp型にドープされた拡張部分11pを、層が積み重なった積層構造71、72の縁部に位置あわせして形成し、各トランジスタ型にしたがってゲート導体層にドープする。
【0082】
この堆積された層に負に帯電された電荷キャリアを蓄積するプロセス環境において、誘電体層を堆積する。この堆積された層の層厚は同じである。
【0083】
方向性の異方性スペーサーエッチングを行っている間に、積層構造71、72の垂直の側壁に沿って堆積された誘電体層から、スペーサー構造24nが生じる。
【0084】
p-FET3p領域を第1マスク41によって被覆し、一方、n-FET3n領域を被覆しない。第1マスク41によってマスクし、n-FET3nのn型にドープされた基本部分12nを注入する。この注入を、積層構造71、72の反対側に位置する、濃縮されたスペーサー構造24nの外部縁部に対して自己整合的に行う。
【0085】
図9Aの左半分は、n-FET3nの領域を示しており、右半分はp-FET3pの領域を示している。各積層構造71、72は、部分的に半導体基板1上に配置されたゲート誘電体20と、該ゲート誘電体20上に配置されたゲート導体部21n、21p(該ゲート導体部はn-FET3nの領域ではn型にドープされており、p-FET3pの領域ではp型にドープされている)と、該ゲート導体部21n、21p上に配置された高導電性部22と、該高導電性部22上に配置された絶縁体部分23とを含んでいる。各ゲート導体部21p、21nと、高導電性部22と、絶縁体部分23とによって形成された積層構造71、72の垂直の側壁を、束縛された負電荷キャリアが濃縮されているスペーサー構造24nによって被覆する。積層構造71、72またはゲート導体部21n、21pの外部縁部に位置あわせされた拡張部分11n、11pを、半導体基板1の中に形成する。この拡張部分は、p-FET3pの領域ではp型にドープされ、n-FET3nの領域ではn型にドープされている。n-FET3nのソース/ドレイン領域61、62の基本部分12nを、スペーサー構造24nの外部縁部に位置あわせする。
【0086】
p-FET3p領域を、第1マスク41によって被覆する。
【0087】
n型にドープされた基本部分12nを形成するための注入部をマスクするために必要な第1マスク41を、n-FET3nの領域ではスペーサー構造を選択的に除去するために用いる。
【0088】
そのため、図9Bのn-FETの領域には、負電荷キャリアが濃縮されたスペーサー構造24nは存在しない。
【0089】
n-FET3n領域を、第2マスク42によって被覆する。p-FET3p領域は露出したままである。第2マスク42によってマスクされた注入部を用いて、p-FET3pのp型にドープされた基本部分12pを、スペーサー構造24nの外部縁部と位置あわせして形成する。
【0090】
これにより、図9Cに示したように完全に形成されたp-FET3pを備えた構造になる。p型にドープされた拡張部分11p、さらにp型にドープされた基本部分12pは、p-FET3pの2つのソース/ドレイン領域61、62である。負電荷キャリアがドープされたスペーサー構造24nにより、ゲート導体部21pの電位によって制御されるチャネル領域と各ソース/ドレイン領域61、62との間に位置するスペーサー構造24n下の正孔が濃縮された濃縮帯13pが生じる。
【0091】
第2マスク42を除去する。堆積される層に正電荷キャリアを蓄積するプロセス環境では、他の誘電体層の層厚を同じにして堆積し、異方性に除去する。
【0092】
図9Dでは、正電荷キャリアが濃縮されたスペーサー構造24pを、n-FET3nの積層構造71の垂直の側壁に沿って形成し、p-FET3pの領域でも、負電荷キャリアが濃縮されたスペーサー構造24nに沿って形成する。
【0093】
第2マスク42に対して同様にまたは同じくパターン形成された他のマスクを備えることにより、n-FET3nを被覆し、p-FET3pを被覆しない。正電荷キャリアが濃縮されたこのスペーサー構造24pを、p-FET3pの領域において除去する。これにより、図9Eでは、図1および図2の、n-FET3nと、p-FET3pと、ゲート構造2とを備えたトランジスタ配列となる。
【0094】
また、図10を参照しながら示す方法は、なによりも、負電荷キャリアが濃縮された誘電体層の代わりに、異なるエッチング特性を有する材料からなる濃縮されてない2つの部分層をそれぞれ連続的にほぼ一様に堆積するという点において、上記方法とは異なっている。第1スペーサーエッチングを、これら2つの部分層にも本質的には同様に行う。これにより、該2つの部分層の残余部分からなる部分領域51、52を備えた前駆体スペーサー構造73が、n-FET3nおよびp-FET3pの積層構造2の垂直の側壁に沿って形成される。
【0095】
p-FET3pを、図9Aのマスク41に相当する第1マスクによって被覆する。n型にドープされた基本部分12nを形成するための注入を、n-FET3nの領域において行う。同じマスクを用いて、n-FET3nの領域では、第1部分層の材料を第2部分層の材料に対して選択的に、異方性に除去する。
【0096】
図10Aの右側は、第1部分層と第2部分層との残余部分から形成された前駆体スペーサー構造73を示している。第1部分層の残余部分51は、積層構造71、72の側壁に沿って延びており、第2上部部分層の残余部分52によって覆われている。
【0097】
図10Aの左側は、第1部分層51の一部を異方性エッチングすることにより形成されたディボット25を示している。n型にドープされた基本部分12nを形成するための、および、n-FET3nの領域においてディボット25を選択的に加工するためのマスクは、すでに除去されている。
【0098】
堆積された層を正に帯電された電荷キャリアが濃縮するプロセス状態に基づいて、誘電体材料を堆積する。この堆積された層を異方性にエッチバックする。
【0099】
図10Bでは、堆積された誘電体層の残余部分は、n-FET3nの領域において第1部分層51を除去した結果形成された以前のディボット25を充填する。正電荷キャリアが濃縮された誘電体材料は、半導体基板1に隣接しているp型にドープされた制御部242pと、さらに、絶縁体部分23に隣接しているp型にドープされた部分243pとを形成する。他の部分243p、第1部分層51の残余部分、および、第2部分層52の残余部分は、n-FET3nに割り当てられたスペーサー構造の誘電性残余部分241である。
【0100】
図9Cの第2マスク42を設け、図9Cのように、p-FET3pのp型にドープされた基本部分12pを形成するための注入を同様に行う。次に、第1部分層を異方性に除去する。これにより、上記の記載と同様に、下部部分層が部分的に除去され、図10Cから分かるように、ディボット25が、上部部分層52の残余部分と半導体基板1または積層構造72との間に生じる。
【0101】
n-FETの加工については、第2マスクを除去し、堆積された層を負電荷キャリアが濃縮するプロセス状態に基づいて、誘電体材料を堆積する。堆積された誘電体層を異方性に除去する。完成したp-FET3pを、図10Dの右側に示す。
【0102】
図12は、ソース/ドレイン領域61、62がスペーサー構造24pの外部縁部と同じくらい遠くに離されており、濃縮帯13nに隣接していることによりオーバーラップ容量が低減される、本発明にかかるn-FET3nの実施形態に関するものである。
【0103】
例: ゲート電圧が1Vである場合にスペーサー構造の表面電荷密度が6.0E+12/cm2(6.0×1012/cm2)であることにより、電荷キャリア密度が2.0E+19/cm3(2.0×1019/cm2)である濃縮帯が形成される。この密度は、ソース/ドレイン領域の通常の電荷キャリア密度に相当する。
【図面の簡単な説明】
【0104】
【図1】図1は、両側に同じスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第1実施形態を概略的に示す断面図である。
【図2】図2は、両側に同じスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第1実施形態を概略的に示す断面図である。
【図3】図3は、非対称なスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第2実施形態を概略的に示す断面図である。
【図4】図4は、非対称なスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第2実施形態を概略的に示す断面図である。
【図5】図5は、部分的に濃縮された対称的なスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第3実施形態を概略的に示す断面図である。
【図6】図6は、部分的に濃縮された対称的なスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第3実施形態を概略的に示す断面図である。
【図7】図7は、片側に部分的に濃縮されたスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第4実施形態を概略的に示す断面図である。
【図8】図8は、片側に部分的に濃縮されたスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第4実施形態を概略的に示す断面図である。
【図9A】図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【図9B】図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【図9C】図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【図9D】図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【図9E】図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【図10A】図10は、n-FETおよびp-FETを備えたトランジスタ配列に対して、部分的に濃縮されたスペーサー構造を形成するための本発明の方法の第4実施形態を概略的に示す断面図である。
【図10B】図10は、n-FETおよびp-FETを備えたトランジスタ配列に対して、部分的に濃縮されたスペーサー構造を形成するための本発明の方法の第4実施形態を概略的に示す断面図である。
【図10C】図10は、n-FETおよびp-FETを備えたトランジスタ配列に対して、部分的に濃縮されたスペーサー構造を形成するための本発明の方法の第4実施形態を概略的に示す断面図である。
【図10D】図10は、n-FETおよびp-FETを備えたトランジスタ配列に対して、部分的に濃縮されたスペーサー構造を形成するための本発明の方法の第4実施形態を概略的に示す断面図である。
【図11】図11は、従来の電界効果トランジスタ構造を概略的に示す断面図である。
【図12】図12は、チャネルから離れているソース/ドレイン領域を備えた本発明のnチャネル電界効果トランジスタの他の実施形態を概略的に示す断面図である。
【符号の説明】
【0105】
1 半導体基板
10 構造面
11n n型にドープされた拡張部分
11p p型にドープされた拡張部分
12n n型にドープされた基本部分
12p p型にドープされた基本部分
13n n型濃縮帯
13p p型濃縮帯
2 ゲート構造
20 ゲート誘電体
21n n型にドープされたゲート導体部
21p p型にドープされたゲート導体部
22 高導電性部
23 絶縁体部分
24 スペーサー構造
24n n型にドープされたスペーサー構造
24p p型にドープされたスペーサー構造
241 残余部分
242n、242p 制御部
243n、243p 他の部分
25 ディボット
26 ゲート電極
3n n-FET
3p p-FET
41 第1マスク
42 第2マスク
51 第1部分層の残余部分
52 第2部分層の残余部分
61 第1ソース/ドレイン領域
62 第2ソース/ドレイン領域
63 チャネル領域
71、72 積層構造
73 前駆体スペーサー構造
【発明の詳細な説明】
【0001】
本発明は、半導体基板における第1導電型の部分として形成された、該半導体基板の構造面に隣接している、第1ソース/ドレイン領域および第2ソース/ドレイン領域と、該ソース/ドレイン領域間に形成されたチャネル領域(このチャネル領域は、ほぼ導電性であるか、または、第1導電型とは逆の第2導電型である)と、このチャネル領域上に配置され、該チャネル領域からゲート誘電体によって隔てられているゲート電極と、上記構造面に配置された第1誘電体スペーサー構造(このスペーサー構造は第1ソース/ドレイン領域側においてゲート電極に隣接している。)とを備えた電界効果トランジスタ構造に関するものである。また、本発明は、少なくとも1つのnチャネル電界効果トランジスタと1つのpチャネル電界効果トランジスタとをそれぞれ備えた複数のトランジスタ配列を製造するための方法に関するものでもある。
【0002】
nチャネル電界効果トランジスタ(n−FET)として形成された、請求項1の前提構成にかかる電界効果トランジスタ構造については、図11の断面図に概略的に示している。
【0003】
このn-FETは、半導体基板1に形成されている活性領域と、半導体基板1の構造面10に配置されたゲート構造2とを含んでいる。活性領域では、2つのソース/ドレイン領域61、62が、チャネル領域63によって隔てられている。該ソース/ドレイン領域61、62は、半導体基板1のn型にドープされた部分であり、半導体基板1の構造面10に隣接している。また、チャネル領域63は、ほぼ導通しているか、または、p型にドープされている。ゲート構造2はゲート電極26を含んでいる。このゲート電極26は、チャネル領域63の構造面10に配置されており、ゲート誘電体20によって半導体基板から絶縁されている。さらに、ゲート構造2は、スペーサー構造24を備えている。これらのスペーサー構造は、構造面10に対して垂直なゲート電極26の側壁に沿って配置されており、それぞれ、ソース/ドレイン領域61、62のうちの一方の構造面10に配置されている。
【0004】
図示したこの例では、ソース/ドレイン領域61、62では、それぞれ、n型にドープされた基本部分12nがn型にドープされた拡張部分11nの上に重なっている。この製造によって規定されるように、チャネル領域63側の基本部分12nの境界縁部は、スペーサー構造24の外縁に対してほぼ調整されている。チャネル領域63側に位置する拡張部分11nの境界縁部は、ゲート電極26の外縁に対してほぼ調整されており、図示した例では、ゲート電極26の電位により制御されるチャネル領域63の一部にほぼ隣接している。拡張部分11nは、n-FETが導通状態である場合にゲート誘電体20の領域に形成されるチャネルを各ソース/ドレイン領域61、62に低抵抗で連結している。
【0005】
この拡張部分11nおよび基本部分12nは、それぞれ、イオン注入によって形成されている。
【0006】
また、これら拡張部分11nおよび基本部分12nの境界縁部は、初めに注入された領域をほぼ規定している。この注入領域内の注入直後の不純物濃度は、ほぼ均一である。不純物は、個々にドープされた部分の境界縁部において徐々に拡散する。
【0007】
n-FETがOFF状態である場合、2つのソース/ドレイン領域61、62は互いに電気的に絶縁されている。ゲート電極26に適切な電位を印加すると、移動可能な電子は、ゲート誘電体20に隣接しているチャネル領域63の一部に堆積され、2つのソース/ドレイン領域61、62間に導電性のチャネルを形成する。
【0008】
さらに、不純物が拡散することにより、拡張部分11nがゲート電極26の機能を低下させてしまう。各ソース/ドレイン領域61、62がゲート電極26と段々と重なっていくと、各ソース/ドレイン領域61、62とゲート電極26との間の寄生オーバーラップ容量が増加する。寄生容量が増加すると、n-FETの導電性の状態と遮断状態とのスイッチングが遅延し、その結果、スイッチング損失が増す。
【0009】
ゲート電極26と各ソース/ドレイン領域61、62との間の寄生容量を低減するために、各ソース/ドレイン領域61、62の、または、各拡張部分11nの、(チャネル領域63側の)内部縁部は、チャネル領域63から外へと離される。また、各ソース/ドレイン領域61、62の比較的大量にドープされた基本部分12nと、(ゲート電極26の電位の影響を受けやすい)チャネル領域63の部分との接続部は、比較的少なくドープされた部分になっており、導電性のチャネルと各ソース/ドレイン領域61、62との連結部の非反応性抵抗は高い。
【0010】
ゲート電極26と各ソース/ドレイン領域61、62との間のオーバーラップ容量は、ゲート電極26によって制御された領域と各ソース/ドレイン領域61、62との間のチャネル連結部の非反応性抵抗が高くなることによって低減される。
【0011】
オーバーラップ容量をチャネル連結部の抵抗と最適化するために、拡張部分11nとゲート電極26との間のオーバーラップを(ゲート電極26の電界の影響を受けやすい)上記のチャネル領域63の部分の外側において不純物添加量を増やすように選択することにより、導通状態においてチャネル連結部の抵抗を十分に低減できる。
【0012】
不純物を徐々に増やすと、拡張部分11nを、常に低い非反応性のリード抵抗を有するチャネル領域からさらに離すことができる。
【0013】
しかしながら、これによるオーバーラップ容量の低減は、加工寸法をより小さくして不純物量を徐々に増やして、それに応じてゲート誘電体の厚さを同時に低減しても、部分的に補償されるにすぎない。
【0014】
本発明の目的は、ゲート電極と各ソース/ドレイン領域との間のオーバーラップ容量を低減し、製造プロセスによって非反応性抵抗が設定されるチャネル連結部の抵抗を低減した、電界効果トランジスタ構造を提示することである。
【0015】
冒頭部で述べたような電界効果トランジスタに対して、本目的を、請求項1の特徴部分に記載した特徴によって達成する。この目的を達成するための方法については、請求項22および請求項24に記載している。有効な発展形態については、各従属請求項に記載する。
【0016】
本発明では、スペーサー構造に束縛された荷電粒子を用いて、移動可能な荷電粒子を有する濃縮帯(エンハンスメントゾーン)を、スペーサー構造の下の半導体基板に形成する。この濃縮帯は、導通状態においてチャネル領域に形成されている、各ソース/ドレイン領域とチャネルとの接続部を支持する。各ソース/ドレイン領域の境界縁部(通常は拡張部分(拡張注入部)の上記境界縁部)は、チャネル領域から離されているので、各ソース/ドレイン領域とゲート電極との間のオーバーラップ容量は低減されている。
【0017】
この電界効果トランジスタ構造は、第1ソース/ドレイン領域および第2ソース/ドレイン領域を備えている。これら2つのソース/ドレイン領域は、第1導電型によってドープされた半導体基板の部分である。該2つのソース/ドレイン領域は、半導体基板の構造面に隣接している。該2つのソース/ドレイン領域間の半導体基板の中には、チャネル領域が設けられている。このチャネル領域は、ほぼ導通しているか、または、第1導電型とは逆の第2導電型にドープされている。
【0018】
このチャネル領域の上の構造面には、ゲート電極が設けられている。このゲート電極は、ゲート誘電体によってチャネル領域から隔てられており、該構造面に配置された第1誘電体スペーサー構造に隣接している。該スペーサー構造は、第1ソース/ドレイン領域側に配置されている。
【0019】
本発明では、第1スペーサー構造は、半導体基板に隣接している少なくとも制御部において、1×1011/cm2(1E11/cm2)よりも高い第2導電型に相当する、第2電荷型の束縛された電荷キャリアの表面電荷密度を有している。
【0020】
この表面電荷密度は、1×1012/cm2よりも高いことが好ましい。これにより、有効なことに、濃縮帯における移動可能な電荷キャリアの密度は、少なくとも、それぞれ隣接しているソース/ドレイン領域の通常の電荷キャリア密度に適合する。
【0021】
第1スペーサー構造内の束縛された電荷キャリアによって、半導体基板において、第1導電型に相当する(第2電荷型とは逆の)第1電荷型の移動可能な電荷キャリアを有する第1濃縮帯が生じる。この第1濃縮帯は、第1スペーサー構造の下の構造面に隣接している半導体基板の一部に形成されている。
【0022】
濃縮帯は、第1ソース/ドレイン領域と、電界効果トランジスタが導通状態である場合に第1電荷型の移動可能な電荷キャリアからなるゲート電極の下に形成されるチャネルとの間のリード抵抗を低減する。
【0023】
第1ソース/ドレイン領域は、第1濃縮帯に実質的に隣接して形成されていることが好ましい。また、該第1ソース/ドレイン領域は、ゲート電極の電位によって制御されるチャネル領域の一部と、第1濃縮帯によって隔てられていることが好ましい。さらに、第1ソース/ドレイン領域とゲート電極との間のオーバーラップ容量が十分に低減されていることが好ましい。
【0024】
あるいは、第1ソース/ドレイン領域は、第1濃縮帯と少なくとも部分的に重なっている、または、該第1濃縮帯を覆っていることが好ましい。通常の電界効果トランジスタ構造と比べて、移動可能な電荷キャリアの数が多いので、チャネル連結部の非反応性抵抗が低減し、さらに、オーバーラップ容量も、ソース/ドレイン領域がチャネルから離れているために低減される。
【0025】
第1ソース/ドレイン領域が、ゲート電極によって制御されるチャネル領域の一部に直接隣接していれば、リード抵抗は、非常に低くなるという有効な効果を奏する。
【0026】
本発明の電界効果トランジスタ構造の好ましい1つの形態では、半導体基板の構造面に第2誘電体スペーサー構造が配置されており、この第2誘電体スペーサー構造は、第2ソース/ドレイン領域側においてゲート電極に隣接している。また、該第2誘電体スペーサー構造は、半導体基板に隣接している少なくとも部分領域において、1×1011/cm2よりも高い、第2電荷型の束縛された電荷キャリアの表面電荷密度を有しており、半導体基板との隣接部分に、第1電荷型の移動可能な電荷キャリアを有する第2濃縮帯を発生させる。
【0027】
第1ソース/ドレイン領域についてすでに記載した好ましい形態と同様に、第2濃縮帯に対する第2ソース/ドレイン領域が配設される。
【0028】
さらに、電界効果トランジスタ構造が導通状態にある場合に、濃縮帯の第1電荷型の電荷キャリアの電荷キャリア密度が、該濃縮帯にそれぞれ隣接しているソース/ドレイン領域の電荷キャリア密度の少なくとも10パーセントであるように、スペーサー構造を選択することが好ましい。これにより、リード抵抗が著しく低減される。
【0029】
本発明の電界効果トランジスタ構造の好ましい1つの形態では、電界効果トランジスタ構造自身が導通状態にある場合に、各濃縮帯の第1導電型の電荷キャリアの電荷キャリア密度は、少なくとも、該濃縮帯にそれぞれ隣接しているソース/ドレイン領域の電荷キャリア密度にほぼ相当する。
【0030】
ソース/ドレイン領域は、範囲の異なる、互いに重なり合った少なくとも2つの注入領域から形成されることが好ましい。
【0031】
本発明の電界効果トランジスタ構造のさらに好ましい形態では、それぞれのスペーサー構造全体に、第2電荷型の束縛された電荷キャリアがドープされている。つまり、スペーサー構造の全体が、上記制御部にて成ることが好ましい。
【0032】
比較的簡単なプロセス工程によって、このように成形されるスペーサー構造を備えたゲート構造を製造することが有効である。
【0033】
あるいは、構造面上の各制御部の厚さが、ゲート誘電体の厚さの最大でも10倍であることが好ましい。ゲート電極と、スペーサー構造または他の構造に束縛された電荷との間に生成された寄生容量が低減されるとともに、該スペーサー構造の被覆された犠牲層を部分的に除去することに基づく、p-FETおよびn-FETの異なるようにドープされた制御部の形成方法が実行されることが有効である。
【0034】
第1導電型が上記第1導電型がp導電型であれば、酸化アルミニウムが制御部を形成するための好ましい材料である。
【0035】
第1導電型がn導電型であれば、制御部を形成するための好ましい材料は、酸化ケイ素、窒化ケイ素、および、希土類元素の酸化物である。
【0036】
本発明のトランジスタ配列は、少なくとも1つのn-FETおよび少なくとも1つのp-FETを含んでいる。これらのn-FETおよびp-FETは、上記した電界効果トランジスタ構造のうちの1つに相当し、n-FETについては、第1導電型がn導電型であり、p-FETについては、第1導電型がp導電型である。
【0037】
好ましい1つの形態では、n-FETおよびp-FETのスペーサー構造の制御部は、異なる材料から形成されている。電界効果トランジスタの2つの型のチャネル連結部のパラメータは、互いに切り離されていることが有効である。特に、各トランジスタ型の適切な電荷キャリア型を、濃縮帯に有することができる。
【0038】
n-FETおよびp-FETを備えたトランジスタ配列では、正に帯電された束縛された電荷キャリアが、n-FETのスペーサー構造に備えられ、負に帯電された電荷キャリアが、p-FETのスペーサー構造に備えられる。以下に、少なくとも1つのn-FETおよび少なくとも1つのp-FETを含むトランジスタ配列用の、ゲート電極の製造方法を示す。
【0039】
本発明の方法では、初めに、半導体基板の構造面に第1積層構造および第2積層構造を形成する。該構造面に対する第1積層構造および第2積層構造の垂直の側壁に、第1スペーサー構造を設ける。該スペーサー構造は構造面に配置され、第1電荷型の電荷を有する電荷キャリアによって濃縮されている(ドープされている)。
【0040】
第2積層構造を被覆し、第1積層構造を被覆しない、第1マスクを設ける。上記第1積層構造から第1スペーサー構造を除去する。次に、この第1マスクを除去する。
【0041】
第1積層構造の垂直の側壁に、第1電荷型とは電荷型が逆の第2電荷型の電荷キャリアが濃縮された第2スペーサー構造を形成する。
【0042】
第2スペーサー構造を形成する工程は、第1積層構造の垂直な側壁と、第2ゲート構造を形成するための第1スペーサー構造によって補充されている第2積層構造とに、第2スペーサー構造を設ける工程を含んでいる。好ましい。
【0043】
第1積層構造を被覆し、第2積層構造を被覆しない、第2マスクを設ける。この第2マスクによって被覆することにより、第2スペーサー構造を第2ゲート構造から除去する。
【0044】
第2マスクを除去した後、第1積層構造から生じた(例えばn-FETである)第1ゲート構造は、正の電荷キャリアが濃縮されたスペーサー構造を備えている。p-FETである第2ゲート構造は、負に帯電された電荷キャリアが濃縮されたスペーサー構造を備えている。
【0045】
以下に記載する、少なくとも1つのn-FETおよびp-FETを備えたトランジスタ配列のゲート電極を製造するための本発明の第2方法は、部分的にのみ束縛された電荷キャリアが濃縮されたスペーサー構造に関するものである。
【0046】
半導体基板の構造面に、例えばn-FETの第1積層構造とおよびp-FETの第2積層構造を形成する。
【0047】
これらの第1積層構造および第2積層構造の垂直の側壁に、前駆体スペーサー構造を例えば同じ層厚に堆積して異方性エッチバックを行うことにより形成する。
【0048】
第2積層構造を被覆し、第1積層構造を被覆しない、第1マスクを設ける。半導体基板に隣接している第1積層構造の前駆体スペーサー構造の部分を除去することにより、前駆体スペーサー構造と半導体基板との間にディボットが形成される。
【0049】
第1マスクを除去した後、第1電荷型の電荷を有する電荷キャリアが濃縮された材料をディボットに充填する。この場合、半導体基板に沿ったディボットの充填部が、スペーサー構造の制御部として生じる。
【0050】
第1積層構造を被覆し、第2積層構造を被覆しない、第2マスクを設ける。
【0051】
半導体基板に隣接している第2積層構造の前駆体スペーサー構造の部分を除去することにより、該前駆体スペーサー構造において、半導体基板に沿ってディボットが形成される。
【0052】
第2マスクを除去した後、第2電荷型の電荷を有する電荷キャリアが濃縮された材料をディボットに充填する。各前駆体スペーサー構造から、第2積層構造の垂直の側壁に沿って延びる第2スペーサー構造が生じる。ディボットの充填部が、第2スペーサー構造の制御部として生じる。
【0053】
前駆体スペーサー構造を形成する工程とは、異なる材料からなる2つの部分層を設け、前記2つの部分層に対して同様にスペーサーエッチングを行う工程を含んでいることが特に好ましい。次に、上記方法したがって半導体基板に隣接している前駆体スペーサー構造の部分を、前駆体スペーサー構造内の第1下部部分層の水平部分によって形成する。
【0054】
下部部分層の材料が珪酸エチルTEOSであり、上部部分層の材料が窒化ケイ素であることが好ましい。ディボットが、窒化ケイ素に対して選択的にTEOSを除去するウェットエッチング工程によって形成される。
【0055】
第1マスクが、第1導電型のソース/ドレイン領域の部分を形成するための注入マスクであることが特に好ましい。また、例えば、スペーサー構造によって位置あわせされたソース/ドレイン領域の基本部分を形成するために、第2マスクが、第2導電型のソース/ドレイン領域を部分的に形成するための注入マスクであることが好ましい。
【0056】
さらに、(例えば、ソース/ドレイン領域の拡張部分の)第1注入部分を形成する工程を、スペーサー構造を設ける前、積層構造と位置あわせされるように行うことが好ましい。
【0057】
適切なマスク形成を行う場合、本発明の方法により、片側にのみドープされた非対称のスペーサー構造を形成することもできる。この場合、各マスクは、片側に加工される積層構造を片側だけさらに被覆する。
【0058】
本発明のおよびその利点を、図面を参照しながら以下に詳述する。ここでは、同じ素子および同じ構造には、同じ参照符号を付している。
【0059】
図1は、両側に同じスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第1実施形態を概略的に示す断面図である。
【0060】
図2は、両側に同じスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第1実施形態を概略的に示す断面図である。
【0061】
図3は、非対称なスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第2実施形態を概略的に示す断面図である。
【0062】
図4は、非対称なスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第2実施形態を概略的に示す断面図である。
【0063】
図5は、部分的に濃縮された対称的なスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第3実施形態を概略的に示す断面図である。
【0064】
図6は、部分的に濃縮された対称的なスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第3実施形態を概略的に示す断面図である。
【0065】
図7は、片側に部分的に濃縮されたスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第4実施形態を概略的に示す断面図である。
【0066】
図8は、片側に部分的に濃縮されたスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第4実施形態を概略的に示す断面図である。
【0067】
図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【0068】
図10は、n-FETおよびp-FETを備えたトランジスタ配列に対して、部分的に濃縮されたスペーサー構造を形成するための本発明の方法の第4実施形態を概略的に示す断面図である。
【0069】
図11は、従来の電界効果トランジスタ構造を概略的に示す断面図である。
【0070】
図12は、チャネルから離れているソース/ドレイン領域を備えた本発明のnチャネル電界効果トランジスタの他の実施形態を概略的に示す断面図である。
【0071】
図1に示したn-FET3nは、基本部分12nと拡張部分11nとをそれぞれ含む2つのソース/ドレイン領域61、62を含む(半導体基板の中に形成された)活性領域を備えている。これらのソース/ドレイン領域61、62は、チャネル領域63によって互いに隔てられている。チャネル領域63の上の、半導体基板1の構造面10には、ゲート構造2が配置されている。n型にドープされたポリシリコンからなるこのゲート構造2のゲート導体部21nは、図11のゲート電極に当たる部分であり、ゲート誘電体20によって半導体基板1から絶縁されている。このn型にドープされたゲート導体部21の上には、金属または金属化合物からなる高導電性部22が配置されており、該高導電性部22の上には、例えば窒化ケイ素からなる絶縁体部分23が配置されている。ゲート導体部21nと、高導電性部22と、絶縁体部分23とによって構成されたゲート構造2の、基板面10に対して垂直の側壁には、スペーサー構造24pが隣接している。該スペーサー構造は、チャネル領域63の外側の構造面10に隣接している。また、該スペーサー構造24pには、正に帯電された束縛された電荷キャリアが濃縮されている。
【0072】
これらのスペーサー構造24pに蓄積された正電荷は、半導体基板1の中に、電子を有する濃縮帯13nを発生させる。該濃縮帯は、それぞれ、構造面10に沿ってスペーサー構造24pの下に形成されている。
【0073】
本実施形態では、濃縮帯13nはソース/ドレイン領域61、62に広範囲で重なっている。
【0074】
これら2つの濃縮帯13nによって、チャネル連結部の非反応性抵抗、または、n-FETが導通状態である場合には、ゲート誘電体20の下、構造面10に沿って、ソース/ドレイン領域61、62間に形成されているチャネルの接触抵抗が、低減される。さらに、チャネル領域63にそれぞれ面した拡張部分11nの内部境界縁部は、チャネル領域63から離されている。これにより、ゲート導体部21nと各拡張部分11nとの間のオーバーラップを低減できる。
【0075】
図2に示したようなp-FET3pの実施形態は、上記した図1のn-FET3nの実施形態とは、スペーサー構造24nに負電荷が蓄積されており、ソース/ドレイン領域61、62を規定する拡張部分11pおよび基本部分12pがp型にドープされており、ゲート導体部21pがp型にドープされているという点おいて、異なっている。正に帯電された、移動可能な正孔は、濃縮帯13pにおいて、負に帯電された電荷キャリアが蓄積されたn型にドープされたスペーサー構造24nの下に濃縮される。図3に示した電界効果トランジスタ構造は、正電荷キャリアが濃縮されたスペーサー構造を片側にのみ備えている。第2スペーサー構造24は、ドープされていないか、または、1×1011/cm2よりも低い表面電荷密度を有している。したがって、濃縮帯13nは、濃縮されたスペーサー構造24pの下にのみ形成されている。
【0076】
図4は、異なる2つのスペーサー構造24n、24を備えたp-FETを示している。正孔からなる濃縮帯13pが、負電荷キャリアが濃縮されたスペーサー構造24nの下に形成されているが、このような濃縮帯は、濃縮されていないスペーサー構造24の下には存在しない。
【0077】
図5〜図8に示したFETは、図1〜図4に示したFETに対応しているが、それぞれ、各スペーサー構造24n、24pの(半導体基板1に隣接している)制御部242n、242pにのみ、束縛された電荷キャリアが濃縮されているという点で、図1〜図4のFETと異なっている。各制御部242p、242n以外のスペーサー構造の残余部分241には、電荷キャリアは濃縮されていない。スペーサー構造の、濃縮された制御部242p、242nと、各ゲート導体部21n、21pと、高導電性部22との間の寄生容量は、低減されている。
【0078】
図9を参照しながら、本発明の第1実施形態にかかるn-FETおよびp-FETを備えたトランジスタ配列を製造するための本発明の方法を、一連のプロセス工程に基づいて簡単に示す。
【0079】
図9A〜図9Eの左半分は、n-FET3nの処理工程を示し、右半分はp-FET3pの製造工程を示している。
【0080】
半導体基板1の構造面10に、ゲート誘電体20と、ゲート導体材料からなる層と、高導電性材料からなる層と、絶縁体材料からなる層とが設けられている。これらは、フォトリソグラフィープロセスによって共にパターン形成されたものである。このゲート導体層に基づいて形成された積層構造71、72の露出した側壁は、酸化している。
【0081】
イオン注入により、n型にドープされた拡張部分11nおよびp型にドープされた拡張部分11pを、層が積み重なった積層構造71、72の縁部に位置あわせして形成し、各トランジスタ型にしたがってゲート導体層にドープする。
【0082】
この堆積された層に負に帯電された電荷キャリアを蓄積するプロセス環境において、誘電体層を堆積する。この堆積された層の層厚は同じである。
【0083】
方向性の異方性スペーサーエッチングを行っている間に、積層構造71、72の垂直の側壁に沿って堆積された誘電体層から、スペーサー構造24nが生じる。
【0084】
p-FET3p領域を第1マスク41によって被覆し、一方、n-FET3n領域を被覆しない。第1マスク41によってマスクし、n-FET3nのn型にドープされた基本部分12nを注入する。この注入を、積層構造71、72の反対側に位置する、濃縮されたスペーサー構造24nの外部縁部に対して自己整合的に行う。
【0085】
図9Aの左半分は、n-FET3nの領域を示しており、右半分はp-FET3pの領域を示している。各積層構造71、72は、部分的に半導体基板1上に配置されたゲート誘電体20と、該ゲート誘電体20上に配置されたゲート導体部21n、21p(該ゲート導体部はn-FET3nの領域ではn型にドープされており、p-FET3pの領域ではp型にドープされている)と、該ゲート導体部21n、21p上に配置された高導電性部22と、該高導電性部22上に配置された絶縁体部分23とを含んでいる。各ゲート導体部21p、21nと、高導電性部22と、絶縁体部分23とによって形成された積層構造71、72の垂直の側壁を、束縛された負電荷キャリアが濃縮されているスペーサー構造24nによって被覆する。積層構造71、72またはゲート導体部21n、21pの外部縁部に位置あわせされた拡張部分11n、11pを、半導体基板1の中に形成する。この拡張部分は、p-FET3pの領域ではp型にドープされ、n-FET3nの領域ではn型にドープされている。n-FET3nのソース/ドレイン領域61、62の基本部分12nを、スペーサー構造24nの外部縁部に位置あわせする。
【0086】
p-FET3p領域を、第1マスク41によって被覆する。
【0087】
n型にドープされた基本部分12nを形成するための注入部をマスクするために必要な第1マスク41を、n-FET3nの領域ではスペーサー構造を選択的に除去するために用いる。
【0088】
そのため、図9Bのn-FETの領域には、負電荷キャリアが濃縮されたスペーサー構造24nは存在しない。
【0089】
n-FET3n領域を、第2マスク42によって被覆する。p-FET3p領域は露出したままである。第2マスク42によってマスクされた注入部を用いて、p-FET3pのp型にドープされた基本部分12pを、スペーサー構造24nの外部縁部と位置あわせして形成する。
【0090】
これにより、図9Cに示したように完全に形成されたp-FET3pを備えた構造になる。p型にドープされた拡張部分11p、さらにp型にドープされた基本部分12pは、p-FET3pの2つのソース/ドレイン領域61、62である。負電荷キャリアがドープされたスペーサー構造24nにより、ゲート導体部21pの電位によって制御されるチャネル領域と各ソース/ドレイン領域61、62との間に位置するスペーサー構造24n下の正孔が濃縮された濃縮帯13pが生じる。
【0091】
第2マスク42を除去する。堆積される層に正電荷キャリアを蓄積するプロセス環境では、他の誘電体層の層厚を同じにして堆積し、異方性に除去する。
【0092】
図9Dでは、正電荷キャリアが濃縮されたスペーサー構造24pを、n-FET3nの積層構造71の垂直の側壁に沿って形成し、p-FET3pの領域でも、負電荷キャリアが濃縮されたスペーサー構造24nに沿って形成する。
【0093】
第2マスク42に対して同様にまたは同じくパターン形成された他のマスクを備えることにより、n-FET3nを被覆し、p-FET3pを被覆しない。正電荷キャリアが濃縮されたこのスペーサー構造24pを、p-FET3pの領域において除去する。これにより、図9Eでは、図1および図2の、n-FET3nと、p-FET3pと、ゲート構造2とを備えたトランジスタ配列となる。
【0094】
また、図10を参照しながら示す方法は、なによりも、負電荷キャリアが濃縮された誘電体層の代わりに、異なるエッチング特性を有する材料からなる濃縮されてない2つの部分層をそれぞれ連続的にほぼ一様に堆積するという点において、上記方法とは異なっている。第1スペーサーエッチングを、これら2つの部分層にも本質的には同様に行う。これにより、該2つの部分層の残余部分からなる部分領域51、52を備えた前駆体スペーサー構造73が、n-FET3nおよびp-FET3pの積層構造2の垂直の側壁に沿って形成される。
【0095】
p-FET3pを、図9Aのマスク41に相当する第1マスクによって被覆する。n型にドープされた基本部分12nを形成するための注入を、n-FET3nの領域において行う。同じマスクを用いて、n-FET3nの領域では、第1部分層の材料を第2部分層の材料に対して選択的に、異方性に除去する。
【0096】
図10Aの右側は、第1部分層と第2部分層との残余部分から形成された前駆体スペーサー構造73を示している。第1部分層の残余部分51は、積層構造71、72の側壁に沿って延びており、第2上部部分層の残余部分52によって覆われている。
【0097】
図10Aの左側は、第1部分層51の一部を異方性エッチングすることにより形成されたディボット25を示している。n型にドープされた基本部分12nを形成するための、および、n-FET3nの領域においてディボット25を選択的に加工するためのマスクは、すでに除去されている。
【0098】
堆積された層を正に帯電された電荷キャリアが濃縮するプロセス状態に基づいて、誘電体材料を堆積する。この堆積された層を異方性にエッチバックする。
【0099】
図10Bでは、堆積された誘電体層の残余部分は、n-FET3nの領域において第1部分層51を除去した結果形成された以前のディボット25を充填する。正電荷キャリアが濃縮された誘電体材料は、半導体基板1に隣接しているp型にドープされた制御部242pと、さらに、絶縁体部分23に隣接しているp型にドープされた部分243pとを形成する。他の部分243p、第1部分層51の残余部分、および、第2部分層52の残余部分は、n-FET3nに割り当てられたスペーサー構造の誘電性残余部分241である。
【0100】
図9Cの第2マスク42を設け、図9Cのように、p-FET3pのp型にドープされた基本部分12pを形成するための注入を同様に行う。次に、第1部分層を異方性に除去する。これにより、上記の記載と同様に、下部部分層が部分的に除去され、図10Cから分かるように、ディボット25が、上部部分層52の残余部分と半導体基板1または積層構造72との間に生じる。
【0101】
n-FETの加工については、第2マスクを除去し、堆積された層を負電荷キャリアが濃縮するプロセス状態に基づいて、誘電体材料を堆積する。堆積された誘電体層を異方性に除去する。完成したp-FET3pを、図10Dの右側に示す。
【0102】
図12は、ソース/ドレイン領域61、62がスペーサー構造24pの外部縁部と同じくらい遠くに離されており、濃縮帯13nに隣接していることによりオーバーラップ容量が低減される、本発明にかかるn-FET3nの実施形態に関するものである。
【0103】
例: ゲート電圧が1Vである場合にスペーサー構造の表面電荷密度が6.0E+12/cm2(6.0×1012/cm2)であることにより、電荷キャリア密度が2.0E+19/cm3(2.0×1019/cm2)である濃縮帯が形成される。この密度は、ソース/ドレイン領域の通常の電荷キャリア密度に相当する。
【図面の簡単な説明】
【0104】
【図1】図1は、両側に同じスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第1実施形態を概略的に示す断面図である。
【図2】図2は、両側に同じスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第1実施形態を概略的に示す断面図である。
【図3】図3は、非対称なスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第2実施形態を概略的に示す断面図である。
【図4】図4は、非対称なスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第2実施形態を概略的に示す断面図である。
【図5】図5は、部分的に濃縮された対称的なスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第3実施形態を概略的に示す断面図である。
【図6】図6は、部分的に濃縮された対称的なスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第3実施形態を概略的に示す断面図である。
【図7】図7は、片側に部分的に濃縮されたスペーサー構造を備えた本発明のnチャネル電界効果トランジスタの第4実施形態を概略的に示す断面図である。
【図8】図8は、片側に部分的に濃縮されたスペーサー構造を備えた本発明のpチャネル電界効果トランジスタの第4実施形態を概略的に示す断面図である。
【図9A】図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【図9B】図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【図9C】図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【図9D】図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【図9E】図9は、n-FETとp-FETとを備えたトランジスタ配列に対して、ドープされたスペーサー構造を形成するための本発明の方法の一実施形態を概略的に示す断面図である。
【図10A】図10は、n-FETおよびp-FETを備えたトランジスタ配列に対して、部分的に濃縮されたスペーサー構造を形成するための本発明の方法の第4実施形態を概略的に示す断面図である。
【図10B】図10は、n-FETおよびp-FETを備えたトランジスタ配列に対して、部分的に濃縮されたスペーサー構造を形成するための本発明の方法の第4実施形態を概略的に示す断面図である。
【図10C】図10は、n-FETおよびp-FETを備えたトランジスタ配列に対して、部分的に濃縮されたスペーサー構造を形成するための本発明の方法の第4実施形態を概略的に示す断面図である。
【図10D】図10は、n-FETおよびp-FETを備えたトランジスタ配列に対して、部分的に濃縮されたスペーサー構造を形成するための本発明の方法の第4実施形態を概略的に示す断面図である。
【図11】図11は、従来の電界効果トランジスタ構造を概略的に示す断面図である。
【図12】図12は、チャネルから離れているソース/ドレイン領域を備えた本発明のnチャネル電界効果トランジスタの他の実施形態を概略的に示す断面図である。
【符号の説明】
【0105】
1 半導体基板
10 構造面
11n n型にドープされた拡張部分
11p p型にドープされた拡張部分
12n n型にドープされた基本部分
12p p型にドープされた基本部分
13n n型濃縮帯
13p p型濃縮帯
2 ゲート構造
20 ゲート誘電体
21n n型にドープされたゲート導体部
21p p型にドープされたゲート導体部
22 高導電性部
23 絶縁体部分
24 スペーサー構造
24n n型にドープされたスペーサー構造
24p p型にドープされたスペーサー構造
241 残余部分
242n、242p 制御部
243n、243p 他の部分
25 ディボット
26 ゲート電極
3n n-FET
3p p-FET
41 第1マスク
42 第2マスク
51 第1部分層の残余部分
52 第2部分層の残余部分
61 第1ソース/ドレイン領域
62 第2ソース/ドレイン領域
63 チャネル領域
71、72 積層構造
73 前駆体スペーサー構造
【特許請求の範囲】
【請求項1】
半導体基板(1)に第1導電型の部分として、該半導体基板(1)の構造面(10)に隣接して形成された、第1ソース/ドレイン領域(61)および第2ソース/ドレイン領域(62)と、
これらソース/ドレイン領域(61、62)の間に形成されており、ほぼ導電性であるか、または、上記第1導電型とは導電型が逆の第2導電型にドープされている、チャネル領域(63)と、
このチャネル領域(63)上に配置され、該チャネル領域(63)とはゲート誘電体(20)によって隔てられているゲート電極(21)と、
上記構造面(10)に配置されており、上記第1ソース/ドレイン領域(61)側においてゲート電極(21)に隣接している第1誘電体スペーサー構造(24)と、を備えた電界効果トランジスタ構造であって、
この第1誘電体スペーサー構造(24)は、半導体基板(1)に隣接している少なくとも制御部(242n、242p)において、1×1011/cm2よりも高い第2導電型に相当する、第2電荷型の電荷キャリアの表面電荷密度を有している、電界効果トランジスタ構造。
【請求項2】
上記第1誘電体スペーサー構造(24)の制御部(242n、242p)には、第1導電型に相当する第1電荷型の移動可能な電荷キャリアによって生じた第1濃縮帯(13p、13n)が位置しており、該第1濃縮帯(13p、13n)は、上記制御部(242n、242p)の下の半導体基板(1)に隣接している部分に形成されていることを特徴とする、請求項1に記載の電界効果トランジスタ構造。
【請求項3】
上記第1ソース/ドレイン領域(61)は、ゲート電極(21)の下に配されたチャネル領域(63)の一部と、第1濃縮帯(13p、13n)によって隔てられていることを特徴とする、請求項2に記載の電界効果トランジスタ構造。
【請求項4】
上記第1ソース/ドレイン領域(61)は、第1濃縮帯(13p、13n)と少なくとも部分的に重なっていることを特徴とする、請求項2に記載の電界効果トランジスタ構造。
【請求項5】
上記第1ソース/ドレイン領域(61)は、第1濃縮帯(13p、13n)と完全に重なっており、ゲート電極(21)の下に配されたチャネル領域(63)の一部に隣接していることを特徴とする、請求項4に記載の電界効果トランジスタ構造。
【請求項6】
上記半導体基板(1)の構造面(10)には第2誘電体スペーサー構造(24)がさらに配置されており、該第2誘電体スペーサー構造(24)は、第2ソース/ドレイン領域(62)側においてゲート電極(21)に隣接しており、
該第2誘電体スペーサー構造(24)は、半導体基板(1)に隣接している少なくとも制御部(242p、242n)において、1×1011/cm2よりも高い第2電荷型の電荷キャリアの表面電荷密度を有することを特徴とする、請求項1〜5のいずれか1項に記載の電界効果トランジスタ構造。
【請求項7】
上記第2誘電体スペーサー構造(24)における制御部(242n、242p)に位置する電荷キャリアによって第2濃縮帯(13p、13n)が生じ、
該第2濃縮帯(13p、13n)は、上記第2誘電体スペーサー構造(24)の制御部(242n、242p)の下の半導体基板(1)に隣接している部分に第1電荷型の移動可能な電荷キャリアを含んでいることを特徴とする、請求項6に記載の電界効果トランジスタ構造。
【請求項8】
上記第2ソース/ドレイン領域(62)は、ゲート電極(21)の下のチャネル領域(63)の一部と、第2濃縮帯(13p、13n)によって隔てられていることを特徴とする、請求項7に記載の電界効果トランジスタ構造。
【請求項9】
上記第2ソース/ドレイン領域(62)は、第2濃縮帯(13p、13n)と少なくとも部分的に重なっていることを特徴とする、請求項7に記載の電界効果トランジスタ構造。
【請求項10】
上記第2ソース/ドレイン領域(62)は、第2濃縮帯(13p、13n)に完全に重なっており、ゲート電極(21)の下のチャネル領域(63)の一部に隣接していることを特徴とする、請求項9に記載の電界効果トランジスタ構造。
【請求項11】
電界効果トランジスタ構造自身が導通状態にある場合に、各濃縮帯(13p、13n)の第1電荷型の電荷キャリアの電荷キャリア密度は、上記濃縮帯(13p、13n)にそれぞれ隣接しているソース/ドレイン領域(61、62)の電荷キャリア密度の少なくとも10パーセントであることを特徴とする、請求項2または7に記載の電界効果トランジスタ構造。
【請求項12】
上記電界効果トランジスタ構造自身が導通状態にある場合に、各濃縮帯(13p、13n)の第1電荷型の電荷キャリアの電荷キャリア密度は、上記濃縮帯(13p、13n)にそれぞれ隣接しているソース/ドレイン領域(61、62)の電荷キャリア密度にほぼ相当することを特徴とする、請求項11に記載の電界効果トランジスタ構造。
【請求項13】
上記ソース/ドレイン領域(61、62)は、互いに重なり合った少なくとも2つの注入領域(11p、12p;11n、12n)から形成されていることを特徴とする、請求項2または7に記載の電界効果トランジスタ構造。
【請求項14】
スペーサー構造(24)の全体が、上記各制御部(242p、242n)にて成ることを特徴とする、請求項2または7に記載の電界効果トランジスタ構造。
【請求項15】
上記各制御部(242p、242n)の厚さの最大が、ゲート誘電体(20)の厚さの10倍未満であることを特徴とする、請求項2または7に記載の電界効果トランジスタ構造。
【請求項16】
上記各制御部(242n、242p)の表面電荷密度が、1×1012/cm2よりも高いことを特徴とする、請求項1に記載の電界効果トランジスタ構造。
【請求項17】
上記第1導電型がp導電型であり、制御部(242p、242n)の材料が酸化アルミニウムであることを特徴とする、請求項1に記載の電界効果トランジスタ構造。
【請求項18】
上記第1導電型がn導電型であり、制御部(242p、242n)の材料が、酸化ケイ素、窒化ケイ素、または、希土類元素の酸化物であることを特徴とする、請求項1に記載の電界効果トランジスタ構造。
【請求項19】
請求項1に記載の電界効果トランジスタにおける第1導電型がn導電型である第1電界効果トランジスタ構造(3n)と、
請求項1に記載の電界効果トランジスタにおける第1導電型がp導電型である第2電界効果トランジスタ構造(3p)と、を備えたトランジスタ配列。
【請求項20】
上記第1電界効果トランジスタ構造(3n)のスペーサー構造(24)の制御部(242p)が、第1スペーサー材料から形成されており、
上記第2電界効果トランジスタ構造(3p)のスペーサー構造(24)の制御部(242n)が、上記第1スペーサー材料とは異なる材料である、第2スペーサー材料から形成されていることを特徴とする、請求項19に記載のトランジスタ配列。
【請求項21】
上記第1スペーサー材料は、酸化ケイ素、窒化ケイ素、または、希土類元素の酸化物である一方、第2スペーサー材料は、酸化アルミニウムであることを特徴とする、請求項20に記載のトランジスタ配列。
【請求項22】
半導体基板(1)の構造面(10)に第1積層構造(71)および第2積層構造(72)を形成する工程と、
上記第1積層構造(71)および上記第2積層構造(72)の垂直な側壁に、1×1011/cm2よりも高い表面電荷密度を有する第1電荷型の第1スペーサー構造(24n、24p)を設ける工程と、
上記第2積層構造(72)を被覆する一方、第1積層構造(71)を被覆しない、第1マスク(41)を設ける工程と、
上記第1積層構造(71)から上記第1スペーサー構造(24n、24p)を除去する工程と、
上記第1マスク(41)を除去する工程と、
上記第1積層構造(71)の垂直な側壁と、第1スペーサー構造(24n、24p)によって補充されている第2積層構造(72)とに、第1電荷型とは電荷型が逆の第2電荷型でかつ1×1011/cm2よりも高い表面電荷密度を有する第2スペーサー構造(24p、24n)を設ける工程とを含む、少なくとも1つのn-FETおよび少なくとも1つのp-FETを有するトランジスタ配列の製造方法。
【請求項23】
上記第2スペーサー構造(24p、24n)を設けた後、第1積層構造(71)を被覆する一方、第2積層構造(72)を被覆しない、第2マスク(42)を設ける工程と、
上記第2スペーサー構造(24p、24n)を第2積層構造(72)から除去する工程と、
上記第2マスク(42)を除去する工程とを特徴とする、請求項22に記載の方法。
【請求項24】
半導体基板(1)の構造面(10)に第1積層構造(71)および第2積層構造(72)を形成する工程と、
上記第1積層構造(71)および上記第2積層構造(72)の垂直な側壁に、前駆体スペーサー構造(73)を形成する工程と、
上記第2積層構造(72)を被覆する一方、上記第1積層構造(71)を被覆しない、第1マスク(41)を設ける工程と、
上記半導体基板(1)に隣接している第1積層構造(71)の前駆体スペーサー構造(73)の部分を除去することにより、前駆体スペーサー構造(73)と半導体基板(1)との間にディボット(25)を形成する工程と、
上記第1マスク(41)を除去する工程と、
第1電荷型の1×1011/cm2よりも高い表面電荷密度を有する材料をディボット(25)に充填することにより、この充填部を、第1スペーサー構造の制御部(242p、242n)として生成する工程と、
上記第1積層構造(71)を被覆する一方、第2積層構造(72)を被覆しない、第2マスク(42)を設ける工程と、
上記半導体基板(1)に隣接している第2積層構造(72)の前駆体スペーサー構造(73)の部分を除去することにより、前駆体スペーサー構造(73)と半導体基板(1)との間にディボット(25)を形成する工程と、
上記第2マスク(42)を除去する工程と、
上記第1電荷型とは電荷型が逆の第2電荷型の1×1011/cm2よりも高い表面電荷密度を有する材料をディボット(25)に充填することにより、この充填部を、第2スペーサー構造の制御部(242n、242p)として生成する工程とを含む、少なくとも1つのn-FET(3n)および少なくとも1つのp-FET(3p)を有するトランジスタ配列の製造方法。
【請求項25】
互いに異なる材料からなる第1部分層および第2部分層を同じ層厚で設けて、これら2つの部分層に対してスペーサーエッチングを行って、上記前駆体スペーサー構造(73)を形成する工程と、
上記半導体基板(1)に隣接している前駆体スペーサー構造(73)の部分を、下部部分層の残余部分によって形成する工程とを含んでいることを特徴とする、請求項24に記載の方法。
【請求項26】
上記下部部分層の材料がTEOSであり、上部部分層の材料が窒化ケイ素であり、
ディボット(25)が、窒化ケイ素に対して選択的にTEOSを除去するウェットエッチング工程によって形成されることを特徴とする、請求項25に記載の方法。
【請求項27】
上記第1マスク(41)が、第1電荷型に相当する第1電荷キャリア型のソース/ドレイン領域(61、62)の基本部分(12p、12n)を形成するための注入マスクとして用いられることを特徴とする、請求項22〜26のいずれか1項に記載の方法。
【請求項28】
上記第2マスク(42)が、第2電荷型に相当する第2電荷キャリア型のソース/ドレイン領域(61、62)の基本部分(12p、12n)を形成するための注入マスクとして用いられることを特徴とする、請求項22〜26のいずれか1項に記載の方法。
【請求項1】
半導体基板(1)に第1導電型の部分として、該半導体基板(1)の構造面(10)に隣接して形成された、第1ソース/ドレイン領域(61)および第2ソース/ドレイン領域(62)と、
これらソース/ドレイン領域(61、62)の間に形成されており、ほぼ導電性であるか、または、上記第1導電型とは導電型が逆の第2導電型にドープされている、チャネル領域(63)と、
このチャネル領域(63)上に配置され、該チャネル領域(63)とはゲート誘電体(20)によって隔てられているゲート電極(21)と、
上記構造面(10)に配置されており、上記第1ソース/ドレイン領域(61)側においてゲート電極(21)に隣接している第1誘電体スペーサー構造(24)と、を備えた電界効果トランジスタ構造であって、
この第1誘電体スペーサー構造(24)は、半導体基板(1)に隣接している少なくとも制御部(242n、242p)において、1×1011/cm2よりも高い第2導電型に相当する、第2電荷型の電荷キャリアの表面電荷密度を有している、電界効果トランジスタ構造。
【請求項2】
上記第1誘電体スペーサー構造(24)の制御部(242n、242p)には、第1導電型に相当する第1電荷型の移動可能な電荷キャリアによって生じた第1濃縮帯(13p、13n)が位置しており、該第1濃縮帯(13p、13n)は、上記制御部(242n、242p)の下の半導体基板(1)に隣接している部分に形成されていることを特徴とする、請求項1に記載の電界効果トランジスタ構造。
【請求項3】
上記第1ソース/ドレイン領域(61)は、ゲート電極(21)の下に配されたチャネル領域(63)の一部と、第1濃縮帯(13p、13n)によって隔てられていることを特徴とする、請求項2に記載の電界効果トランジスタ構造。
【請求項4】
上記第1ソース/ドレイン領域(61)は、第1濃縮帯(13p、13n)と少なくとも部分的に重なっていることを特徴とする、請求項2に記載の電界効果トランジスタ構造。
【請求項5】
上記第1ソース/ドレイン領域(61)は、第1濃縮帯(13p、13n)と完全に重なっており、ゲート電極(21)の下に配されたチャネル領域(63)の一部に隣接していることを特徴とする、請求項4に記載の電界効果トランジスタ構造。
【請求項6】
上記半導体基板(1)の構造面(10)には第2誘電体スペーサー構造(24)がさらに配置されており、該第2誘電体スペーサー構造(24)は、第2ソース/ドレイン領域(62)側においてゲート電極(21)に隣接しており、
該第2誘電体スペーサー構造(24)は、半導体基板(1)に隣接している少なくとも制御部(242p、242n)において、1×1011/cm2よりも高い第2電荷型の電荷キャリアの表面電荷密度を有することを特徴とする、請求項1〜5のいずれか1項に記載の電界効果トランジスタ構造。
【請求項7】
上記第2誘電体スペーサー構造(24)における制御部(242n、242p)に位置する電荷キャリアによって第2濃縮帯(13p、13n)が生じ、
該第2濃縮帯(13p、13n)は、上記第2誘電体スペーサー構造(24)の制御部(242n、242p)の下の半導体基板(1)に隣接している部分に第1電荷型の移動可能な電荷キャリアを含んでいることを特徴とする、請求項6に記載の電界効果トランジスタ構造。
【請求項8】
上記第2ソース/ドレイン領域(62)は、ゲート電極(21)の下のチャネル領域(63)の一部と、第2濃縮帯(13p、13n)によって隔てられていることを特徴とする、請求項7に記載の電界効果トランジスタ構造。
【請求項9】
上記第2ソース/ドレイン領域(62)は、第2濃縮帯(13p、13n)と少なくとも部分的に重なっていることを特徴とする、請求項7に記載の電界効果トランジスタ構造。
【請求項10】
上記第2ソース/ドレイン領域(62)は、第2濃縮帯(13p、13n)に完全に重なっており、ゲート電極(21)の下のチャネル領域(63)の一部に隣接していることを特徴とする、請求項9に記載の電界効果トランジスタ構造。
【請求項11】
電界効果トランジスタ構造自身が導通状態にある場合に、各濃縮帯(13p、13n)の第1電荷型の電荷キャリアの電荷キャリア密度は、上記濃縮帯(13p、13n)にそれぞれ隣接しているソース/ドレイン領域(61、62)の電荷キャリア密度の少なくとも10パーセントであることを特徴とする、請求項2または7に記載の電界効果トランジスタ構造。
【請求項12】
上記電界効果トランジスタ構造自身が導通状態にある場合に、各濃縮帯(13p、13n)の第1電荷型の電荷キャリアの電荷キャリア密度は、上記濃縮帯(13p、13n)にそれぞれ隣接しているソース/ドレイン領域(61、62)の電荷キャリア密度にほぼ相当することを特徴とする、請求項11に記載の電界効果トランジスタ構造。
【請求項13】
上記ソース/ドレイン領域(61、62)は、互いに重なり合った少なくとも2つの注入領域(11p、12p;11n、12n)から形成されていることを特徴とする、請求項2または7に記載の電界効果トランジスタ構造。
【請求項14】
スペーサー構造(24)の全体が、上記各制御部(242p、242n)にて成ることを特徴とする、請求項2または7に記載の電界効果トランジスタ構造。
【請求項15】
上記各制御部(242p、242n)の厚さの最大が、ゲート誘電体(20)の厚さの10倍未満であることを特徴とする、請求項2または7に記載の電界効果トランジスタ構造。
【請求項16】
上記各制御部(242n、242p)の表面電荷密度が、1×1012/cm2よりも高いことを特徴とする、請求項1に記載の電界効果トランジスタ構造。
【請求項17】
上記第1導電型がp導電型であり、制御部(242p、242n)の材料が酸化アルミニウムであることを特徴とする、請求項1に記載の電界効果トランジスタ構造。
【請求項18】
上記第1導電型がn導電型であり、制御部(242p、242n)の材料が、酸化ケイ素、窒化ケイ素、または、希土類元素の酸化物であることを特徴とする、請求項1に記載の電界効果トランジスタ構造。
【請求項19】
請求項1に記載の電界効果トランジスタにおける第1導電型がn導電型である第1電界効果トランジスタ構造(3n)と、
請求項1に記載の電界効果トランジスタにおける第1導電型がp導電型である第2電界効果トランジスタ構造(3p)と、を備えたトランジスタ配列。
【請求項20】
上記第1電界効果トランジスタ構造(3n)のスペーサー構造(24)の制御部(242p)が、第1スペーサー材料から形成されており、
上記第2電界効果トランジスタ構造(3p)のスペーサー構造(24)の制御部(242n)が、上記第1スペーサー材料とは異なる材料である、第2スペーサー材料から形成されていることを特徴とする、請求項19に記載のトランジスタ配列。
【請求項21】
上記第1スペーサー材料は、酸化ケイ素、窒化ケイ素、または、希土類元素の酸化物である一方、第2スペーサー材料は、酸化アルミニウムであることを特徴とする、請求項20に記載のトランジスタ配列。
【請求項22】
半導体基板(1)の構造面(10)に第1積層構造(71)および第2積層構造(72)を形成する工程と、
上記第1積層構造(71)および上記第2積層構造(72)の垂直な側壁に、1×1011/cm2よりも高い表面電荷密度を有する第1電荷型の第1スペーサー構造(24n、24p)を設ける工程と、
上記第2積層構造(72)を被覆する一方、第1積層構造(71)を被覆しない、第1マスク(41)を設ける工程と、
上記第1積層構造(71)から上記第1スペーサー構造(24n、24p)を除去する工程と、
上記第1マスク(41)を除去する工程と、
上記第1積層構造(71)の垂直な側壁と、第1スペーサー構造(24n、24p)によって補充されている第2積層構造(72)とに、第1電荷型とは電荷型が逆の第2電荷型でかつ1×1011/cm2よりも高い表面電荷密度を有する第2スペーサー構造(24p、24n)を設ける工程とを含む、少なくとも1つのn-FETおよび少なくとも1つのp-FETを有するトランジスタ配列の製造方法。
【請求項23】
上記第2スペーサー構造(24p、24n)を設けた後、第1積層構造(71)を被覆する一方、第2積層構造(72)を被覆しない、第2マスク(42)を設ける工程と、
上記第2スペーサー構造(24p、24n)を第2積層構造(72)から除去する工程と、
上記第2マスク(42)を除去する工程とを特徴とする、請求項22に記載の方法。
【請求項24】
半導体基板(1)の構造面(10)に第1積層構造(71)および第2積層構造(72)を形成する工程と、
上記第1積層構造(71)および上記第2積層構造(72)の垂直な側壁に、前駆体スペーサー構造(73)を形成する工程と、
上記第2積層構造(72)を被覆する一方、上記第1積層構造(71)を被覆しない、第1マスク(41)を設ける工程と、
上記半導体基板(1)に隣接している第1積層構造(71)の前駆体スペーサー構造(73)の部分を除去することにより、前駆体スペーサー構造(73)と半導体基板(1)との間にディボット(25)を形成する工程と、
上記第1マスク(41)を除去する工程と、
第1電荷型の1×1011/cm2よりも高い表面電荷密度を有する材料をディボット(25)に充填することにより、この充填部を、第1スペーサー構造の制御部(242p、242n)として生成する工程と、
上記第1積層構造(71)を被覆する一方、第2積層構造(72)を被覆しない、第2マスク(42)を設ける工程と、
上記半導体基板(1)に隣接している第2積層構造(72)の前駆体スペーサー構造(73)の部分を除去することにより、前駆体スペーサー構造(73)と半導体基板(1)との間にディボット(25)を形成する工程と、
上記第2マスク(42)を除去する工程と、
上記第1電荷型とは電荷型が逆の第2電荷型の1×1011/cm2よりも高い表面電荷密度を有する材料をディボット(25)に充填することにより、この充填部を、第2スペーサー構造の制御部(242n、242p)として生成する工程とを含む、少なくとも1つのn-FET(3n)および少なくとも1つのp-FET(3p)を有するトランジスタ配列の製造方法。
【請求項25】
互いに異なる材料からなる第1部分層および第2部分層を同じ層厚で設けて、これら2つの部分層に対してスペーサーエッチングを行って、上記前駆体スペーサー構造(73)を形成する工程と、
上記半導体基板(1)に隣接している前駆体スペーサー構造(73)の部分を、下部部分層の残余部分によって形成する工程とを含んでいることを特徴とする、請求項24に記載の方法。
【請求項26】
上記下部部分層の材料がTEOSであり、上部部分層の材料が窒化ケイ素であり、
ディボット(25)が、窒化ケイ素に対して選択的にTEOSを除去するウェットエッチング工程によって形成されることを特徴とする、請求項25に記載の方法。
【請求項27】
上記第1マスク(41)が、第1電荷型に相当する第1電荷キャリア型のソース/ドレイン領域(61、62)の基本部分(12p、12n)を形成するための注入マスクとして用いられることを特徴とする、請求項22〜26のいずれか1項に記載の方法。
【請求項28】
上記第2マスク(42)が、第2電荷型に相当する第2電荷キャリア型のソース/ドレイン領域(61、62)の基本部分(12p、12n)を形成するための注入マスクとして用いられることを特徴とする、請求項22〜26のいずれか1項に記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図10A】
【図10B】
【図10C】
【図10D】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図10A】
【図10B】
【図10C】
【図10D】
【図11】
【図12】
【公開番号】特開2006−270089(P2006−270089A)
【公開日】平成18年10月5日(2006.10.5)
【国際特許分類】
【外国語出願】
【出願番号】特願2006−51572(P2006−51572)
【出願日】平成18年2月28日(2006.2.28)
【出願人】(501209070)インフィネオン テクノロジーズ アクチエンゲゼルシャフト (331)
【Fターム(参考)】
【公開日】平成18年10月5日(2006.10.5)
【国際特許分類】
【出願番号】特願2006−51572(P2006−51572)
【出願日】平成18年2月28日(2006.2.28)
【出願人】(501209070)インフィネオン テクノロジーズ アクチエンゲゼルシャフト (331)
【Fターム(参考)】
[ Back to top ]