【課題】ヒ素（Ａｓ）を高濃度にドーピングした状態でエクステンション領域のエピタキシャル成長膜表面に凹凸を発生させることなく、平滑な面に形成することを可能とする。
【解決手段】半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３を備え、前記ゲート電極１３の両側の前記半導体基板１１上に形成された不純物を含有してなるエクステンション領域１７、１８を備えた半導体装置１であって、前記エクステンション領域１７、１８は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなり、このエピタキシャル成長膜は、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板１１上に選択的にエピタキシャル成長させて形成される。 （もっと読む）

【課題】従来の半導体装置においては、シリコンエピタキシャル層に結晶欠陥が生じ易いという問題がある。
【解決手段】半導体装置１は、シリコン基板１０、歪み付与層２０、シリコン層３０、ＦＥＴ４０、および素子分離領域５０を備えている。シリコン基板１０上には、歪み付与層２０が設けられている。歪み付与層２０上には、シリコン層３０が設けられている。歪み付与層２０は、シリコン層３０中のＦＥＴ４０のチャネル部に格子歪みを生じさせる。シリコン層３０中には、ＦＥＴ４０が設けられている。ＦＥＴ４０は、ソース・ドレイン領域４２、ＳＤ ｅｘｔｅｎｓｉｏｎ領域４３、ゲート電極４４およびサイドウォール４６を含んでいる。ソース・ドレイン領域４２と上述の歪み付与層２０とは、互いに離間している。ＦＥＴ４０の周囲には、素子分離領域５０が設けられている。素子分離領域５０は、シリコン層３０を貫通して歪み付与層２０まで達している。 （もっと読む）

【課題】半導体装置に形成される絶縁膜の付着力を高め歩留りを向上させる。
【解決手段】基板１０の上方に形成された半導体層２０〜２３と、前記半導体層２０〜２３上に形成された絶縁膜３１，３２と、前記絶縁膜上３１，３２に形成された電極４１と、を有し、前記絶縁膜３１，３２は、前記電極４１の側における膜応力よりも、前記半導体層２０〜２３の側における膜応力が低いことを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

量子井戸トランジスタは、ゲルマニウムの量子井戸チャネル領域を有する。シリコンを含有したエッチング停止領域が、チャネル近くへのゲート誘電体の配置を容易にする。ＩＩＩ−Ｖ族材料のバリア層がチャネルに歪みを付与する。チャネル領域の上及び下の傾斜シリコンゲルマニウム層によって性能が向上される。複数のゲート誘電体材料によって、ｈｉｇｈ−ｋ値のゲート誘電体の使用が可能になる。
（もっと読む）

制御されたチャネル歪みおよび接合抵抗を有するＮＭＯＳトランジスタ、およびその製造方法が、本明細書で提供される。いくつかの実施形態において、ＮＭＯＳトランジスタを形成するための方法は、（ａ）ｐ型シリコン区域を有する基板を準備すること、（ｂ）ｐ型シリコン区域の上にシリコンシード層を堆積すること、（ｃ）シリコン、シリコンおよび格子調整元素またはシリコンおよびｎ型ドーパントを備えるシリコン含有バルク層をシリコンシード層の上に堆積すること、（ｄ）（ｃ）で堆積されたシリコン含有バルク層に欠けている格子調整元素またはｎ型ドーパントのうちの少なくとも１つをシリコン含有バルク層の中に注入すること、（ｅ）（ｄ）の注入の後、シリコン含有バルク層をエネルギービームを用いてアニールすることを含むことができる。いくつかの実施形態において、基板は、その中に画定されたソース／ドレイン区域を有する、部分的に製造されたＮＭＯＳトランジスタデバイスを備えることができる。
（もっと読む）

【課題】ＭＯＳトランジスタを有する半導体装置であって、エリアパッド下のＭＯＳトランジスタの特性変動を抑制することが可能な半導体装置を提供する。
【解決手段】ＭＯＳトランジスタとエリアパッドを有する半導体装置１０であって、結晶方位面＜１１０＞を表面とするシリコンを材料とする半導体チップ１１と、ソース領域、ゲート領域及びドレイン領域がシリコンの結晶方位＜１１０＞の方向に並び、半導体チップ１１内に形成される複数のＭＯＳトランジスタ１２と、半導体チップ１１上のエリアパッドとして２次元状に形成された複数の接合用電極パッド１３と、複数の接合用電極パッド１３それぞれの上に形成された接合用バンプ１４とを備え、複数の接合用電極パッド１３は、その中心点が結晶方位＜１１０＞の方向に対して斜めの方向に並ぶことを特徴とする。 （もっと読む）

【課題】半導体基板側への金属材料のリークを防止したフルシリサイドゲートの形成が可能で、これによりフルシリサイドゲートを備えながらも素子特性を維持することが可能な半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１上にパターン形成されたゲート絶縁膜３と、ゲート絶縁膜３上にパターン形成されたゲート電極５ａ’とを備えた半導体装置４０であって、ゲート電極５ａ’は、全層がシリサイド化されたものであり、ゲート絶縁膜３よりも狭い幅でゲート絶縁膜３の中央に設けられている。 （もっと読む）

【課題】サリサイドプロセスで金属シリサイド層を形成した半導体装置の性能を向上させる。
【解決手段】半導体基板１にＳＴＩ法で素子分離領域４を形成し、ゲート絶縁膜７を形成し、ゲート電極８ａ，８ｂを形成し、ソース・ドレイン用のｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂを形成し、半導体基板１上に金属膜１２を形成し、金属膜１２上にバリア膜１３を形成する。それから、第１の熱処理を行って金属膜１２とゲート電極８ａ，８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂとを反応させて金属シリサイド層を形成してから、バリア膜１３および未反応の金属膜１２を除去し、前記金属シリサイド層を残す。素子分離領域４は半導体基板１に圧縮応力を作用させる。バリア膜１３は半導体基板１に引張応力を生じさせる膜であり、第１の熱処理では、金属膜１２を構成する金属元素ＭのモノシリサイドＭＳｉからなる金属シリサイド層が形成される。 （もっと読む）

【課題】
窒化物半導体を利用する半導体装置に関し、動作時に発生したホールを円滑に排出することが可能な技術を提供する。
【解決手段】
半導体装置１は、高転位密度領域１８と低転位密度領域１９を有する窒化物ガリウムのｐ型窒化ガリウム領域１６を備えている。半導体装置２では、平面視したときに、低転位密度領域１９が存在する範囲にスイッチング構造体が形成されている。半導体装置２はさらに、ｐ型窒化ガリウム領域１６に接するボディ電極２０を備えている。ボディ電極２０は、高転位密度領域１８に接していることを特徴としている。 （もっと読む）

【課題】ゲート長に依存することなく均一な組成のＦＵＳＩ構造を持つゲート電極を有するＭＩＳＦＥＴを得られるようにする。
【解決手段】第１のゲート電極１１４の両端部は、その他の部分よりも低く形成されており、当該両端部の側面及び上面を覆うように第１のサイドウォールスペーサ１０５Ａが形成されている。第１のゲート電極１１４よりもゲート長が大きい第２のゲート電極１１５の両端部も、その他の部分よりも低く形成されており、当該両端部の側面及び上面を覆うように第２のサイドウォールスペーサ１０５Ｂが形成されている。 （もっと読む）

【課題】
表面荒れの抑制されたニッケルシリサイドを有する半導体装置、またはその製造方法を提供する。
【解決手段】
半導体装置の製造方法は、シリコン領域又はポリシリコン領域の上に、ニッケルプラチナ合金層を形成する工程と、プラチナが拡散しない温度で、ニッケルプラチナ合金層とシリコン領域又はポリシリコン領域とのシリサイド反応を生じさせ、ニッケルプラチナシリサイド層を形成する１次熱処理を行う工程と、薬液による面荒れを実質的に生じることなく、未反応ニッケルプラチナ合金層を薬液でウォッシュアウトする工程と、ニッケルプラチナシリサイド層をニッケルプラチナモノシリサイド層に変換する２次熱処理を行う工程と、を含む。 （もっと読む）

【課題】十分大きな歪をシリコンの電界効果型トランジスタのチャネル部分に加えることによってトランジスタの特性を向上させる。
【解決手段】素子分離領域112に囲まれて形成された、チャネル層106、ソース・ドレイン形成領域107、ゲート絶縁膜113、ゲート電極115、サイドウォール116を有する電界効果型トランジスタのチャネル層１０６が、チャネル幅に沿った方向で下方に凸に湾曲している。この構造は、チャネル層１０６下の層をエッチング除去して空洞を形成しその空洞内にチャネル層を落とし込むことによって形成される。 （もっと読む）

【課題】従来の方法を用いて作製したＭＯＳＦＥＴよりも、十分大きな歪をＭＯＳＦＥＴのチャネル部分に加えることによって、電子又はホール移動度を増加させトランジスタの特性を向上させたＭＯＳＦＥＴを有する半導体装置及びその製造方法を提供する。
【解決手段】基板１０１上に形成されたｐ型のＭＯＳＦＥＴを有する半導体装置において、チャネル層２０１とシリコン基板１０１との間に空洞２００が形成されている。更に、ゲート電極１０５及びソース・ドレイン領域１１２等を含むシリコン基板の１０１の表面を覆うように、常態で圧縮応力を有するシリコン窒化膜１０７が形成されている。このような構成により、チャネル層２０１に圧縮歪が作用している。 （もっと読む）

【課題】 ポケット領域を有するＭＯＳトランジスタにおいて、ポケット不純物の濃度ゆらぎを低減し、ＭＯＳトランジスタの特性を改善する。またＭＯＳトランジスタのチャネル領域に応力を加え、結晶格子を歪ませることによりＭＯＳトランジスタの特性を向上させる。
【解決手段】 シリコン基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にアモルファスシリコン層を堆積する工程と、アモルファスシリコン層をＭＯＳトランジスタのゲート電極形状に加工する工程と、ゲート電極形状に加工されたアモルファスシリコン層をマスクとしてシリコン基板表面に対して斜め方向からポケット不純物の注入を行なう工程とからなる。 （もっと読む）

【課題】チャネル層に歪みシリコンを用い、エクステンション領域にシリコンゲルマニウム層を用いることで、エクステンション領域の浅い接合を可能とする。
【解決手段】基板１１上に形成されたもので該基板１１側より徐々に応力が緩和されている応力緩和シリコンゲルマニウム層１２と、前記応力緩和シリコンゲルマニウム層１２に形成された歪みシリコンからなるチャネル層１３と、前記チャネル層１３上にゲート絶縁膜１４を介して形成されたゲート電極１５と、前記チャネル層１３の両側に形成された応力を持たないシリコンゲルマニウム層１６，１７と、前記チャネル層１３の両側の前記応力を持たないシリコンゲルマニウム層１６，１７およびその下部の前記応力緩和シリコンゲルマニウム層１２に形成された不純物領域１８，１９とを有することを特徴とする。 （もっと読む）

【課題】チャネル長さ方向が＜100＞結晶軸方向に設置されたｎ型ＭＩＳトランジスタを有する半導体装置において、電流特性の向上を効果的に実現する。
【解決手段】（100）結晶面を主面とするシリコン半導体基板の表面領域に、ＭＩＳトランジスタを構成するための活性領域１と、活性領域１を囲む素子分離領域２とが形成されている。活性領域１の上には、ゲート絶縁膜７およびゲート電極３が形成されている。活性領域１およびゲート電極３の上には、引っ張り応力を有する応力制御膜５が形成されている。応力制御膜５のうちチャネル領域８からゲート幅方向の両側方に位置する部分は、応力制御膜加工領域６となっている。応力制御加工領域６とは、応力制御膜５が非設置の領域、または応力制御膜５が他の領域よりも薄い膜厚で形成されている領域のことをいう。 （もっと読む）

【課題】本発明は、Ｓｉ／ＳｉＧｅ基板を用いて構成されるＭＯＳトランジスタのキャリアの移動度を向上させるために、基板上の有効な方向に応力がかかるようにすることを特徴とする。
【解決手段】Ｓｉ及びＳｉＧｅの積層構造を有する半導体基板１０と、半導体基板上にゲート絶縁膜を介して形成されたゲート電極１５と、ゲート電極下の半導体基板表面に形成されたチャネル領域と、チャネル領域を挟むように半導体基板表面に形成されたソース・ドレイン領域１７とを具備し、チャネル領域下のＧｅ濃度とソース・ドレイン領域のＧｅ濃度が異なる。 （もっと読む）

【課題】 チャネル領域に十分な歪みを与えることができ、性能の向上をはかることが可能な半導体装置を提供する。
【解決手段】 空洞１０２を有し、空洞の上方にソース領域１０８、ドレイン領域１０８及びチャネル領域を有する半導体基板１００と、チャネル領域上にゲート絶縁膜１０５を介して形成されたゲート電極１０６と、空洞の上面に形成された第１の部分を有し、チャネル領域に歪みを与える応力発生膜１１２とを備える。 （もっと読む）

【課題】 半導体チップを折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させる。
【解決手段】 ＜１１０＞方向に沿って凹状に折り曲げられた（１００）基板１１には、＜１１０＞方向に沿って（１００）基板１１の折り曲げ方向と平行にチャネルが配置されたＰチャネル電界効果型トランジスタが形成されるとともに、＜１１０＞方向に沿って（１００）基板１１の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタが形成され、Ｎチャネル電界効果型トランジスタ上には、（１００）基板１１の折り曲げによる圧縮応力よりも大きな引っ張り応力Ｆ１´を印加するゲートキャップ膜１５が形成されている。
（もっと読む）

ＰＭＯＳトランジスタ（１１０、２１０）に歪み半導体層（１１７、２１７）を形成することで、対応の圧縮歪みチャネル領域（１１１Ａ）が得られる一方で、他方では、ＮＭＯＳトランジスタ（１２０、２２０）の対応の歪みが緩和され得る。ＮＭＯＳトランジスタ（１２０、２２０）中のシリコン／ゲルマニウムのバンドギャップが低減することで生じる接触抵抗の低下により、全体的なパフォーマンスゲインが実現される。ここでは、特に、一部空乏型ＳＯＩデバイスでは、ＰＭＯＳトランジスタ（１１０、２１０）とＮＭＯＳトランジスタ（１２０、２２０）のシリコン／ゲルマニウム層（１１７、１２７、２１７、２２７）によって生成される漏れ電流の増加に起因して、有害なフローティングボディ効果もまた低減される。
（もっと読む）