半導体装置およびその製造方法
【課題】大きなチャネル移動度を有する半導体装置及びその製造方法を提供する。
【解決手段】基板は、ポリタイプ4Hの六方晶の単結晶構造を有する半導体からなる表面SRを有する。基板の表面SRは、面方位(0−33−8)を有する第1の面S1と、第1の面S1につながりかつ第1の面S1の面方位と異なる面方位を有する第2の面S2とが交互に設けられることによって構成されている。ゲート絶縁膜は基板の表面SR上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。
【解決手段】基板は、ポリタイプ4Hの六方晶の単結晶構造を有する半導体からなる表面SRを有する。基板の表面SRは、面方位(0−33−8)を有する第1の面S1と、第1の面S1につながりかつ第1の面S1の面方位と異なる面方位を有する第2の面S2とが交互に設けられることによって構成されている。ゲート絶縁膜は基板の表面SR上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体装置及びその製造方法に関し、より特定的には、ゲート電極を有する半導体装置およびその製造方法に関する。
【背景技術】
【0002】
ゲート電極を有する半導体装置として、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)がある。特開2002−261275号公報によれば、4H型SiCの上面に酸化膜が積層され、酸化膜の上面に金属電極が設けられたMOSデバイスが開示されている。
【0003】
MOSFETの性能指標のひとつとして、チャネル移動度がある。チャネル移動度は、チャネル中でのキャリアの動きやすさを表す。チャネル移動度を大きくすることができれば、オン抵抗を小さくしたり、あるいは動作スピードを大きくしたりすることができる。チャネル移動度は、チャネル表面の面方位に依存することが知られている。このため半導体装置の製造に用いられる半導体基板の面方位は特定のものとされる。たとえば上記公報に記載の技術によれば、酸化膜が積層された4H型SiCの面が{03−38}面、または、{03−38}面に対して10°以内のオフ角を有する面とされる。
【0004】
なお{03−38}面が高いチャネル移動度を有する理由は、上記公報によれば、次のとおりである。「このように、{03−38}面、又は{03−38}面に対して10°以内のオフ角を有するSiCの面に酸化膜を積層することにより、MOSデバイスのチャネル移動度を高めることができる。これは、SiCの{0001}面は六方最密面であることから、構成原子の単位面積あたりの未結合手の密度が高く、界面準位が増加して電子の移動が妨げられるのに対し、{03−38}面は六方最密面からずれているため、電子が移動しやすいためであると考えられる。また、{03−38}面において、特に高いチャネル移動度が得られるのは、最密面から離れた面でありながら、原子の結合手が比較的周期的に表面に現れているためと考えられる。」
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2002−261275号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
たとえばポリタイプ4Hの炭化珪素を用いる場合、半導体装置の性能を高める上で、上記のように{03−38}面をチャネルに用いることが望ましい。さらに本発明者らの検討では、{03−38}面のうち(0−33−8)面を用いることが特に好ましい。しかしながら本発明者らは、面方位(0−33−8)に沿ってインゴットから切り出された通常の炭化珪素基板の表面は、巨視的には(0−33−8)面を有するものの、微視的には面方位(0−33−8)を有する割合が予想外に低いことを見出した。つまり従来の方法では、高いチャネル移動度を有する(0−33−8)面が十分有効に利用されていなかったことを見出した。
【0007】
より一般的に言うと、チャネル移動度を大きくするために行われるべきチャネル表面の面方位の微視的な制御が、これまで十分に検討されていなかったことを本発明者らは見出した。チャネル移動度を大きくすることで半導体装置の性能を高めることができることから、チャネル表面を微視的に制御することで、チャネル移動度をより大きくすることが望まれる。
【0008】
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、大きなチャネル移動度を有する半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【0009】
本発明の一の局面に従う半導体装置は、基板と、ゲート絶縁膜と、ゲート電極とを有する。基板は、ポリタイプ4Hの六方晶の単結晶構造を有する半導体からなる表面を有する。基板の表面は、面方位(0−33−8)を有する第1の面と、第1の面につながりかつ第1の面の面方位と異なる面方位を有する第2の面とが交互に設けられることによって構成されている。ゲート絶縁膜は基板の表面上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。
【0010】
上記一の局面に従う半導体装置において好ましくは第2の面は面方位(0−11−1)を有する。
【0011】
上記一の局面に従う半導体装置において好ましくは半導体は炭化珪素である。
本発明の他の局面に従う半導体装置は、基板と、ゲート絶縁膜と、ゲート電極とを有する。基板は、立方晶以外の単結晶構造を有する半導体からなる表面を有する。単結晶構造は立方晶と等価な構造を周期的に含んでいる。基板の表面は、等価な構造における面方位(001)を有する第1の面と、第1の面につながりかつ第1の面の面方位と異なる面方位を有する第2の面とが交互に設けられることによって構成されている。ゲート絶縁膜は基板の表面上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。
【0012】
上記他の局面に従う半導体装置において好ましくは単結晶構造は六方晶および菱面体晶のいずれかである。
【0013】
本発明の半導体装置の製造方法は、次の工程を有する。ポリタイプ4Hの六方晶の単結晶構造を有する炭化珪素からなる表面を有する基板が準備される。基板の表面が化学的に処理される。基板の表面を化学的に処理する工程によって、基板の表面に、面方位(0−33−8)を有する第1の面と、第1の面につながりかつ第1の面の面方位と異なる面方位を有する第2の面とが交互に形成される。基板の表面上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。
【0014】
上記の半導体装置の製造方法において好ましくは第2の面は面方位(0−11−1)を有する。
【0015】
上記の半導体装置の製造方法において好ましくは、表面を化学的に処理する工程は、表面を化学的にエッチングする工程を含む。より好ましくは、表面を化学的にエッチングする工程は、表面を熱エッチングする工程を含む。さらに好ましくは、表面を熱エッチングする工程は、少なくとも1種類以上のハロゲン原子を含む雰囲気中で基板を加熱する工程を含む。少なくとも1種類以上のハロゲン原子は、好ましくは塩素原子およびフッ素原子の少なくともいずれかを含む。
【発明の効果】
【0016】
本発明によれば、チャネル移動度を大きくすることができる。
【図面の簡単な説明】
【0017】
【図1】本発明の実施の形態1における半導体装置の構成を概略的に示す断面図である。
【図2】図1の半導体装置の概略平面図である。
【図3】図1の一部拡大図である。
【図4】ポリタイプ4Hの六方晶における(000−1)面の結晶構造を示す図である。
【図5】図4の線V−Vに沿う(11−20)面の結晶構造を示す図である。
【図6】図1の半導体装置が有するチャネルの表面近傍における結晶構造を(11−20)面内において示す図である。
【図7】図1の半導体装置が有するチャネルの表面を(01−10)面から見た図である。
【図8】本発明の実施の形態1における半導体装置の製造方法の第1工程を概略的に示す断面図である。
【図9】本発明の実施の形態1における半導体装置の製造方法の第2工程を概略的に示す断面図である。
【図10】本発明の実施の形態1における半導体装置の製造方法の第3工程を概略的に示す断面図である。
【図11】本発明の実施の形態1における半導体装置の製造方法の第4工程を概略的に示す断面図である。
【図12】本発明の実施の形態1における半導体装置の製造方法の第5工程を概略的に示す断面図である。
【図13】本発明の実施の形態1における半導体装置の製造方法の第6工程を概略的に示す断面図である。
【図14】本発明の実施の形態1における半導体装置の製造方法の第7工程を概略的に示す断面図である。
【図15】巨視的に見たチャネル表面および(000−1)面の間の角度と、チャネル移動度MBとの関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。
【図16】チャネル方向および<0−11−2>方向の間の角度と、チャネル移動度MBとの関係の一例を示すグラフ図である。
【図17】本発明の実施の形態1の変形例の半導体装置の構成を概略的に示す平面図である。
【図18】界面準位密度とチャネル移動度との関係の一例を示すグラフ図である。
【図19】窒素アニールが行われた場合におけるゲート絶縁膜とチャネルとの界面での、窒素濃度とチャネル移動度との関係の一例を示すグラフ図である。
【図20】窒素アニールが行われた場合におけるゲート絶縁膜とチャネルとの界面の近傍での、窒素濃度のプロファイルの一例を示すグラフ図である。
【図21】本発明の実施の形態2における半導体装置の構成を概略的に示す図であり、図22の線XXI−XXIに沿う断面図である。
【図22】図21の概略平面図である。
【図23】本発明の実施の形態2における半導体装置の製造方法の第1工程を概略的に示す断面図である。
【図24】本発明の実施の形態2における半導体装置の製造方法の第2工程を概略的に示す断面図である。
【図25】本発明の実施の形態2における半導体装置の製造方法の第3工程を概略的に示す断面図である。
【図26】本発明の実施の形態2における半導体装置の製造方法の第4工程を概略的に示す断面図である。
【図27】本発明の実施の形態2における半導体装置の製造方法の第5工程を概略的に示す断面図である。
【図28】図27の概略斜視図である。
【図29】本発明の実施の形態2における半導体装置の製造方法の第6工程を概略的に示す断面図である。
【図30】本発明の実施の形態2における半導体装置の製造方法の第7工程を概略的に示す断面図である。
【図31】本発明の実施の形態2における半導体装置の製造方法の第8工程を概略的に示す断面図である。
【発明を実施するための形態】
【0018】
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【0019】
(実施の形態1)
図1および図2に示すように、本実施の形態の半導体装置は炭化珪素半導体装置であり、具体的にはMOSFET100であり、より具体的には縦型DiMOSFET(Double implanted MOSFET)である。MOSFET100は、エピタキシャル基板190と、ゲート絶縁膜113と、ゲート電極117と、ソース電極116と、ドレイン電極118とを有する。
【0020】
エピタキシャル基板190は、単結晶基板111と、単結晶基板111上に形成されたエピタキシャル層112と、不純物領域114および115とを有する。単結晶基板111、エピタキシャル層112、および不純物領域115は第1導電型(本実施の形態においてはn型)を有し、不純物領域114は、第1導電型と異なる第2導電型(本実施の形態においてはp型)を有する。炭化珪素にn型を付与するための不純物(n型不純物)としては、たとえば窒素(N)またはリン(P)を用いることができる。炭化珪素にp型を付与するための不純物(p型不純物)としては、たとえばアルミニウム(Al)またはボロン(B)を用いることができる。
【0021】
単結晶基板111は、ポリタイプ4Hの六方晶の単結晶構造を有する炭化珪素からなる。単結晶基板111の一方主面(図1における上面)の面方位はほぼ(0−11−2)面である。単結晶基板111の一方主面上には、炭化珪素からなるエピタキシャル層112が形成されている。好ましくはエピタキシャル層112の不純物濃度は、単結晶基板111の不純物濃度よりも低い。不純物領域114はエピタキシャル層112の一部の上に形成されている。不純物領域115は、不純物領域114によってエピタキシャル層112と隔てられるように、不純物領域114の一部の上に形成されている。この構成により、不純物領域114はその表面側に、エピタキシャル層112および不純物領域115に挟まれたチャネルCHを有する。好ましくは、チャネルCHにおいてキャリアが流れる方向であるチャネル方向は、<0−11−2>に平行であり、<−2110>に直交している。
【0022】
単結晶基板111の他方主面(図1中の下面)上にはドレイン電極118が形成されている。好ましくはドレイン電極118はオーミック電極である。
【0023】
ゲート絶縁膜113は、エピタキシャル基板190の表面SRの一部の上に形成されており、特にチャネルCHの表面SRの上に形成されている。ゲート絶縁膜113は、たとえば酸化膜である。なお、ゲート絶縁膜113は多層構造を有してもよい。
【0024】
ゲート電極117はゲート絶縁膜113上に形成されている。ソース電極116は不純物領域114および115の上に形成されている。
【0025】
表面SRは、ポリタイプ4Hの六方晶の単結晶構造を有する半導体(本実施の形態においては炭化珪素)からなる。本実施の形態においては、エピタキシャル基板190全体がポリタイプ4Hの六方晶の単結晶構造を有する。以下、表面SRの詳細について説明する。
【0026】
図3に示すように、表面SRは、微視的には、面方位(0−33−8)を有する面S1(第1の面)と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2(第2の面)とが交互に設けられることによって構成された、化学的に安定な面である。ここで「微視的」とは、後述する原子間隔の2倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。好ましくは面S2は面方位(0−11−1)を有する。面S1および面S2によって構成される表面SRは、平均的には、面方位(0−11−2)からの傾きが5°以内の面を有することが好ましく、実質的に面方位(0−11−2)を有することがより好ましい。
【0027】
図4に示すように、一般に、ポリタイプ4Hの炭化珪素単結晶を(000−1)面から見ると、Si原子(またはC原子)は、A層の原子(図中の実線)と、この下に位置するB層の原子(図中の破線)と、この下に位置するC層の原子(図中の一点鎖線)と、この下に位置するB層の原子(図示せず)とが繰り返し設けられている。つまり4つの層ABCBを1周期としてABCBABCBABCB・・・のような周期的な積層構造が設けられている。
【0028】
図5に示すように、(11−20)面(図4の線V−Vの断面)において、上述した1周期を構成する4つの層ABCBの各層の原子は、(0−11−2)面に完全に沿うようには配列されていない。図5においてはB層の原子の位置を通るように(0−11−2)面が示されており、この場合、A層およびB層の各々の原子は(0−11−2)面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が(0−11−2)に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
【0029】
図6に示すように、本実施の形態において表面SRは、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。面S1および面S2の各々の長さは、Si原子(またはC原子)の原子間隔の2倍である。なお面S1および面S2が平均化された面は、(0−11−2)面(図5)に対応する。
【0030】
図7に示すように、表面SRを(01−10)面から見て単結晶構造は、部分的に見て立方晶と等価な構造(面S1の部分)を、周期的に含んでいる。具体的には表面SRは、上述した立方晶と等価な構造における面方位(001)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位(001)を有する面(図7においては面S1)と、この面につながりかつこの面方位と異なる面方位を有する面(図7においては面S2)とによって表面を構成することは、ポリタイプ4H以外の単結晶構造においても可能である。この単結晶構造は、六方晶に限定されるものではなく、立方晶以外の単結晶構造であればよく、たとえば菱面体晶であってもよい。またポリタイプは4Hに限定されるものではなく、たとえば6Hまたは15Rであってもよい。また半導体は炭化珪素(SiC)に限定されるものではなく、たとえば窒化ガリウム(GaN)であってもよい。
【0031】
次にMOSFET100の製造方法について、以下に説明する。
図8に示すように、炭化珪素からなり、ポリタイプ4Hの六方晶の単結晶構造を有する炭化珪素からなる単結晶基板111が準備される。単結晶基板111は表面SAを有する。表面SAの面方位は、(0−11−2)面、またはこの面からの傾きが5°以内の面が好ましい。表面SAは、機械的研磨またはスライスによって形成され得る。
【0032】
図9に示すように、単結晶基板111の表面SA上に、炭化珪素からなるエピタキシャル層112が形成される。エピタキシャル層112は、成長面である表面SBを有する。表面SBは、表面SAの結晶構造に対応して、ポリタイプ4Hの六方晶の単結晶構造を有する。表面SBの面方位は、(0−11−2)面、またはこの面からの傾きが5°以内の面が好ましい。なおエピタキシャル層112の表面SBは平坦化のために機械的に研磨されてもよい。
【0033】
次に表面SBが化学的に処理される。具体的には、表面SBが化学的にエッチングされる。このエッチングは、たとえば、少なくとも1種類以上のハロゲン原子を含む雰囲気中で、エピタキシャル基板190を加熱することによって行い得る。少なくとも1種類以上のハロゲン原子は、塩素(Cl)原子およびフッ素(F)原子の少なくともいずれかを含む。この雰囲気は、たとえば、Cl2、BCL3、SF6、またはCF4である。
【0034】
図10に示すように、上記の化学的な処理によって表面SRが自己形成される。つまり図6および図7に示すように、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に自己形成される。面S2の面方位は具体的には(0−11−1)を有する。
【0035】
図11に示すように、不純物領域114が形成される。具体的には、不純物領域114となる領域へ選択的にp型不純物のイオンが注入される。このような選択的な注入は、イオン注入用のマスクの使用、およびイオン注入のエネルギーの選択によって行い得る。
【0036】
なお上述した化学的処理(具体的には化学的エッチング)は、不純物領域114の形成のためのイオン注入後に行われてもよい。この場合、イオン注入によって表面SR上の原子配列が乱れることを防止することができる。
【0037】
図12に示すように、不純物領域115が形成される。具体的には、不純物領域115を形成するためのn型不純物のイオン注入が行われる。なおこのイオン注入は、前述した、不純物領域114を形成するためのイオン注入の前に行われてもよい。
【0038】
次に、注入された不純物を活性化するための活性化アニール処理が行われる。たとえばアルゴン(Ar)ガスの雰囲気中での1700℃程度の温度での30分間の加熱が行われる。
【0039】
なお上述した化学的処理(具体的には化学的エッチング)は、活性化アニール後に行われてもよい。この場合、活性化アニールによって表面SR上の原子配列が乱れることを防止することができる。
【0040】
図13に示すように、表面SR上にゲート絶縁膜113が形成される。ゲート絶縁膜113の形成は、たとえばドライ酸化(熱酸化)により行われる。ドライ酸化は、たとえば、空気中または酸素中で、1200℃程度の温度で、30分間程度加熱することで行われる。
【0041】
次に窒素アニールが行われる。これにより、エピタキシャル基板190とゲート絶縁膜113との界面から10nm以内の領域における窒素濃度の最大値が1×1021/cm3以上となるように窒素濃度が調整される。たとえば、一酸化窒素(NO)ガスなどの窒素を含有するガスの雰囲気中で、1100℃程度の温度で、120分間程度の加熱が行われる。
【0042】
この窒素アニール処理の後、さらに、不活性ガスアニール処理が行われてもよい。たとえば、アルゴンガスの雰囲気中で、1100℃程度の温度で、60分間程度の加熱が行われる。これにより、高いチャネル移動度を再現性よく実現することができる。
【0043】
図14に示すように、ゲート絶縁膜113がパターニングされる。このパターニングは、たとえば、フォトリソグラフィおよびエッチングを用いて行われ得る。
【0044】
図1に示すように、エピタキシャル基板190の不純物領域115の表面に接するように、ソース電極116が形成される。ソース電極116の材料は、たとえばニッケル(Ni)である。好ましくは、ソース電極116とエピタキシャル基板190との電気的接続をよりオーミックとするために、アロイ化のためのアニールが行われる。たとえば、アルゴンガスなどの不活性ガスの雰囲気中で、950℃程度の温度で、2分間程度の加熱が行われる。
【0045】
またゲート絶縁膜113の表面上にゲート電極117が形成される。ゲート電極117の材料は、たとえばアルミニウムである。
【0046】
また単結晶基板111上にドレイン電極118が形成される。ドレイン電極118の材料は、たとえばニッケルである。
【0047】
以上により、MOSFET100が得られる。
本実施の形態のMOSFET100によれば、チャネルCHの表面SR(図1)が、図6および図7に示すように、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。この構成により、チャネルCHの表面において面方位(0−33−8)の割合を高めることができる。これによりチャネル移動度を大きくすることができる。好ましくは面S2は面方位(0−11−1)を有する。これにより、チャネルCHの表面において面方位(0−33−8)の割合をより高めることができる。
【0048】
より一般的に議論すると、次のとおりである。エピタキシャル基板190の単結晶構造は、図7に示すように、部分的に見て立方晶と等価な構造(面S1の部分)を、周期的に含んでいる。具体的には表面SRは、立方晶と等価な構造における面方位(001)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。この構成により、表面SRにおいて、立方晶の面方位(001)に対応する部分の割合を高めることができる。これによりチャネル移動度を大きくすることができる。上記のように部分的に見て立方晶と等価な構造を有する単結晶構造は、六方晶に限定されるものではなく、立方晶以外の単結晶構造であればよく、たとえば菱面体晶であってもよい。またポリタイプは4Hに限定されるものではなく、たとえば6Hまたは15Rであってもよい。また半導体は炭化珪素(SiC)に限定されるものではなく、たとえば窒化ガリウム(GaN)であってもよい。
【0049】
また本実施の形態のMOSFET100の製造方法によれば、表面SB(図9)が化学的に処理されることにより、図6に示すように原子レベルで制御された表面SR(図6)を自己形成することができる。より具体的には、表面SBが化学的にエッチングされることで、表面SR(図6)を自己形成することができる。化学的エッチングは、具体的には熱エッチングであり、たとえば、少なくとも1種類以上のハロゲン原子を含む雰囲気中での加熱が行われる。少なくとも1種類以上のハロゲン原子は、塩素原子およびフッ素原子の少なくともいずれかを含んでもよい。
【0050】
次に本実施の形態による作用効果について、図15のグラフに示す実験結果を参照しながら説明する。図15のグラフにおいて、横軸は、チャネルCHの表面SRの巨視的な面方位と(000−1)面とのなす角度D1を示し、縦軸はチャネル移動度MBを示す。プロット群CMは表面SBに対して熱エッチングがなされた場合に対応し、プロット群MCは熱エッチングがなされなかった場合に対応する。
【0051】
プロット群MCにおけるチャネル移動度MBは、チャネルCHの表面の巨視的な面方位が(0−33−8)のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が(0−33−8)とされることによって、微視的な面方位(0−33−8)、つまり原子レベルまで考慮した場合の面方位(0−33−8)が形成される割合が確率的に高くなったためと考えられる。
【0052】
一方、プロット群CMにおけるチャネル移動度MBは、チャネルCHの表面の巨視的な面方位が(0−11−2)のとき(矢印EXで示す実施例のとき)に最大となった。この理由は、図6および図7に示すように、面方位(0−33−8)を有する多数の面S1が面S2を介して規則正しく稠密に配置されることで、チャネルCHの表面において微視的な面方位(0−33−8)が占める割合が高くなったためと考えられる。
【0053】
次に、チャネル移動度に影響を及ぼし得る、面方位以外の要因について、図16〜図19を用いて説明する。
【0054】
図16に示すグラフにおいて、横軸はチャネル方向と<0−11−2>方向との間の角度D2を示し、縦軸はチャネル移動度MB(任意単位)を示す。破線はグラフを見やすくするために付してある。このグラフから、チャネル移動度MBを大きくするには、角度D2は0°以上60°以下が好ましく、角度D2がほぼ0°であることがより好ましいことがわかった。なお図2は、チャネル方向が<0−11−2>であるMOSFET100を示している。
【0055】
なおMOSFET100(図2)は、たとえば図17の模式的平面図に示すように、各ソース電極116の表面を六角形状に形成し、ソース電極116の外周を取り囲む一部の領域を除いた領域をゲート電極117として形成することもできる。この場合、MOSFET100の集積度を大きくしつつ、<0−11−2>方向±60°の範囲内にチャネル方向を形成しやすくなる。
【0056】
図18に示すグラフにおいて、横軸はゲート絶縁膜113および不純物領域114(図1)の間での界面準位0.2〜0.3eVの界面準位密度SDを示し、縦軸はチャネル移動度MBを示す。このグラフから、チャネル移動度MBを大きくするには、界面準位密度SDは1×1012cm2/(V・s)以下が好ましいことがわかった。
【0057】
なおこの界面準位密度SDは、アニールによって小さくすることができる。このアニールは窒素アニールを含むことが望ましい。窒素アニールが行われた場合のチャネル移動度の測定結果を示すグラフ(図19)において、横軸はゲート絶縁膜113および不純物領域114(図1)の間の界面での窒素濃度CNを示し、縦軸はチャネル移動度MBを示す。このグラフから、チャネル移動度MBを大きくするには、窒素濃度CNは1×1021/cm3以上が好ましいことがわかった。そのような条件を満たした場合の窒素濃度のプロファイルの一例を図20に示す。なお窒素アニールの代わりに水素アニールも用いられ得る。
【0058】
なお、MOSFET100のチャネルCHの表面SRは、面S1およびS2(図6および図7)が交互に繰り返されることによって構成された部分を含めばよく、表面SRのすべてがそのように構成される必要はない。そのように構成された部分の割合を十分に高くするためには、表面SRの巨視的な面方位は(0−11−2)面に近い方が好ましい。具体的には、表面SRの巨視的な面方位の(0−11−2)面に対する傾きは、<0−110>方向においては±5°以内であることが好ましい。またこの傾きは、<−2110>方向においては±10°以内であることが好ましく、これによりチャネル中を流れるキャリアに対して影響を与えるような表面SR上の段差を少なくすることができる。
【0059】
(実施の形態2)
図21および図22に示すように、本実施の形態の半導体装置は炭化珪素半導体装置であり、具体的にはMOSFET200であり、より具体的には縦型VMOSFET(V-groove MOSFET)である。MOSFET200は、複数のメサ構造と、これらメサ構造の間に形成された側面が傾斜した溝とを有する。溝の側壁(メサ構造の側壁)をなす表面SWは、実施の形態1で説明した表面SRとほぼ同様の構成を有する。これにより、本実施の形態においても実施の形態1と同様に、チャネルCHにおけるチャネル移動度を大きくすることができる。
【0060】
本実施の形態においては、表面SWの巨視的な面方位は、実施の形態1において説明した面方位(0−11−2)と、この面方位と等価な5つの面方位とを含む。つまり表面SWの巨視的な面方位は、面方位(0−11−2)、(01−1−2)、(10−1−2)、(−101−2)、(−110−2)、および(1−10−2)である。これら6つの面方位は、六方晶において互いに等価でありかつ面方位(hklm)における指数mが負となるものである。
【0061】
次にMOSFET200の構造の詳細について説明する。MOSFET200は、エピタキシャル基板290と、ゲート絶縁膜213と、ゲート電極217と、ソース電極216と、ドレイン電極218と、ソース配線233とを有する。
【0062】
エピタキシャル基板290は、単結晶基板211と、耐圧保持層212と、p型ボディ層214と、n領域215と、コンタクト領域204とを有する。単結晶基板211、耐圧保持層212、およびn領域215はn型を有し、コンタクト領域はp型を有する。
【0063】
単結晶基板211は、六方晶のポリタイプ4Hを有する炭化珪素基板である。単結晶基板211の一方主面(図21における上面)の面方位は、おおよそ(000−1)面である。単結晶基板111の一方主面上には、炭化珪素からなる耐圧保持層212が形成されている。耐圧保持層212の不純物濃度は、単結晶基板111の不純物濃度よりも低い。p型ボディ層214は耐圧保持層212上に形成されている。n領域215は、p型ボディ層214によって耐圧保持層212と隔てられるようにp型ボディ層214の一部の上に形成されている。
【0064】
単結晶基板211の主表面上においてエピタキシャル層は部分的に除去されており、これにより複数の(図22では4つの)メサ構造が形成されている。具体的には、メサ構造は上部表面および底面が六角形状となっており、その側壁は単結晶基板211の主表面に対して傾斜している。隣接するメサ構造の間には、これらメサ構造の側壁によって構成された表面SWを有する溝が形成されている。
【0065】
表面SW上にはゲート絶縁膜213が形成されている。このゲート絶縁膜213はn領域215の上部表面上にまで延在している。このゲート絶縁膜213上であって、溝の内部を充填するように(つまり隣接するメサ構造の間の空間を充填するように)ゲート電極217が形成されている。ゲート電極217の上部表面は、ゲート絶縁膜213においてn領域215の上部表面上に位置する部分の上面とほぼ同じ高さになっている。
【0066】
ゲート絶縁膜213のうちn領域215の上部表面上にまで延在する部分とゲート電極217とを覆うように層間絶縁膜230が形成されている。ソース電極216は、p型のコンタクト領域204およびn領域215と接触するように形成されている。ソース配線233は、ソース電極216の上部表面と接触するとともに、層間絶縁膜230の上部表面上に延在するように形成されている。また、単結晶基板211において耐圧保持層212が形成された主表面とは反対側の裏面上には、ドレイン電極218が形成されている。このドレイン電極218はオーミック電極である。
【0067】
次にMOSFET200の製造方法について説明する。
図23に示すように、ポリタイプ4Hの六方晶の単結晶構造を有する炭化珪素からなる単結晶基板211が準備される。単結晶基板211の主表面SNの面方位は、(000−1)面またはこの面からの傾きが5°以内の面が好ましい。主表面SNは、機械的研磨またはスライスによって形成され得る。
【0068】
次に主表面SN上に、導電型がn型である炭化珪素のエピタキシャル層が形成される。当該エピタキシャル層は耐圧保持層212となる。耐圧保持層212を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシラン(SiH4)とプロパン(C3H8)との混合ガスを用い、キャリアガスとしてたとえば水素ガス(H2)を用いたCVD法により実施することができる。また、このとき導電型がn型の不純物としてたとえば窒素(N)やリン(P)を導入することが好ましい。この耐圧保持層212のn型不純物の濃度は、たとえば5×1015/cm3以上5×1016/cm3以下とすることができる。
【0069】
次に、耐圧保持層212の上部表面層にイオン注入を行うことにより、p型ボディ層214およびn領域215を形成する。p型ボディ層214を形成するためのイオン注入においては、たとえばアルミニウム(Al)などのp型不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりp型ボディ層214が形成される領域の深さを調整することができる。
【0070】
次に導電型がn型の不純物を、p型ボディ層214が形成された耐圧保持層212へイオン注入することによりn領域215を形成する。n型の不純物としてはたとえばリン(P)などを用いることができる。このようにして、図24に示す構造を得る。
【0071】
図25に示すように、n領域215の上部表面上にマスク層247を形成する。マスク層247として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。マスク層247の形成方法としては、たとえば以下のような工程を用いることができる。すなわち、n領域215の上部表面上に、CVD法などを用いてシリコン酸化膜を形成する。そして、このシリコン酸化膜上にフォトリソグラフィ法を用いて所定の開口パターンを有するレジスト膜(図示せず)を形成する。このレジスト膜をマスクとして用いて、シリコン酸化膜をエッチングにより除去する。その後レジスト膜を除去する。この結果、表面SVを有する溝が形成されるべき領域に開口パターンを有するマスク層247が形成される。
【0072】
そして、このマスク層247をマスクとして用いて、n領域215、p型ボディ層214および耐圧保持層212の一部をエッチングにより除去する。エッチングの方法としてはたとえば反応性イオンエッチング(RIE)、特に誘導結合プラズマ(ICP)RIEを用いることができる。具体的には、たとえば反応ガスとしてSF6またはSF6とO2との混合ガスを用いたICP−RIEを用いることができる。このようなエッチングにより、図21の溝が形成されるべき領域に、側壁が単結晶基板211の主表面に対してほぼ垂直な表面SVを有する溝を形成することができる。このようにして、図25に示す構造を得る。
【0073】
次に、耐圧保持層212、p型ボディ層214およびn領域215において所定の結晶面を表出させる熱エッチング工程を実施する。具体的には、図25に示した溝の側壁を、酸素ガスと塩素ガスとの混合ガスを反応ガスとして用い、熱処理温度をたとえば700℃以上1000℃以下としたエッチング(熱エッチング)を行うことにより、図26に示すように単結晶基板211の主表面に対して傾斜した表面SWを有する溝を形成することができる。この際、実施の形態1と同様、図6および図7に示すように、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に自己形成される。
【0074】
ここで、上記熱エッチング工程の条件については、SiC+mO2+nCl2→SiClx+COy(ただし、m、n、x、yは正の数)と表される反応式において、0.5≦x≦2.0、1.0≦y≦2.0というxおよびyの条件が満たされる場合に主な反応が進み、x=4、y=2という条件の場合が最も反応(熱エッチング)が進む。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素(N2)ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を700℃以上1000℃以下とした場合、SiCのエッチング速度はたとえば約70μm/時になる。また、この場合にマスク層247として酸化珪素(SiO2)を用いると、SiO2に対するSiCの選択比を極めて大きくすることができるので、SiCのエッチング中にSiO2からなるマスク層247は実質的にエッチングされない。
【0075】
次に、マスク層247をエッチングなど任意の方法により除去する。その後、溝の内部からn領域215の上部表面上にまで延在するように、所定のパターンを有するレジスト膜(図示せず)を、フォトリソグラフィ法を用いて形成する。レジスト膜としては、溝の底部およびn領域215の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がp型の不純物をイオン注入することにより、溝の底部に電界緩和領域207を形成し、n領域215の一部領域に導電型がp型のコンタクト領域204を形成する。その後レジスト膜を除去する。この結果、図27および図28に示すような構造を得る。図28から分かるように、溝の平面形状は、単位胞(1つのメサ構造を取り囲む環状の溝)の平面形状が六角形状である網目形状となっている。また、p型のコンタクト領域204は、図28に示すようにメサ構造の上部表面におけるほぼ中央部に配置されている。また、p型のコンタクト領域204の平面形状は、メサ構造の上部表面の外周形状と同じであって、六角形状となっている。
【0076】
そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。
【0077】
次に、図29に示すように、溝の内部からn領域215およびp型のコンタクト領域204の上部表面上にまで延在するようにゲート絶縁膜213を形成する。ゲート絶縁膜213としては、たとえば炭化珪素からなるエピタキシャル層を熱酸化することにより得られる酸化膜(酸化珪素膜)を用いることができる。このようにして、図29に示す構造を得る。
【0078】
次に、図30に示すように、溝の内部を充填するように、ゲート絶縁膜213上にゲート電極217を形成する。ゲート電極217の形成方法としては、たとえば以下のような方法を用いることができる。まず、ゲート絶縁膜213上において、溝の内部およびp型のコンタクト領域204上の領域にまで延在するゲート電極となるべき導電体膜を、スパッタリング法などを用いて形成する。導電体膜の材料としては導電性を有する材料であれば金属など任意の材料を用いることができる。その後、エッチバックあるいはCMP(Chemical Mechanical Polishing)法など任意の方法を用いて、溝の内部以外の領域に形成された導電体膜の部分を除去する。この結果、溝の内部を充填するような導電体膜が残存し、当該導電体膜によりゲート電極217が構成される。このようにして、図30に示す構造を得る。
【0079】
次に、ゲート電極217の上部表面、およびp型のコンタクト領域204上において露出しているゲート絶縁膜213の上部表面上を覆うように層間絶縁膜230(図31参照)を形成する。層間絶縁膜としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、層間絶縁膜230上に、パターンを有するレジスト膜を、フォトリソグラフィ法を用いて形成する。このレジスト膜(図示せず)にはp型のコンタクト領域204上に位置する領域に開口パターンが形成されている。
【0080】
そして、このレジスト膜をマスクとして用いて、エッチングにより層間絶縁膜230およびゲート絶縁膜213を部分的にエッチングにより除去する。この結果、層間絶縁膜230およびゲート絶縁膜213には開口部(図31参照)が形成される。この開口部の底部においては、p型のコンタクト領域204およびn領域215の一部が露出した状態となる。その後、この開口部の内部を充填するとともに、上述したレジスト膜の上部表面上を覆うようにソース電極216(図31参照)となるべき導電体膜を形成する。その後、薬液などを用いてレジスト膜を除去することにより、レジスト膜上に形成されていた導電体膜の部分を同時に除去する(リストオフ)。この結果、開口部の内部に充填された導電体膜によりソース電極216を形成できる。このソース電極216はp型のコンタクト領域204およびn領域215とオーミック接触したオーミック電極である。
【0081】
また、単結晶基板211の裏面側(耐圧保持層212が形成された主表面と反対側の表面側)に、ドレイン電極218(図31参照)を形成する。ドレイン電極218としては、単結晶基板211とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図31に示す構造を得る。
【0082】
その後、ソース電極216の上部表面に接触するとともに、層間絶縁膜230の上部表面上に延在するソース配線233(図21参照)をスパッタリング法などの任意の方法を用いて形成する。この結果、MOSFET200(図21および図22)が得られる。
【0083】
なお表面SWは、実施の形態1の表面SRと同様に、立方晶と等価な構造における面方位(001)を有する面(図7においては面S1)と、この面につながりかつこの面方位と異なる面方位を有する面(図7においては面S2)とによって構成されている。このような構成は、ポリタイプ4H以外の単結晶構造においても可能である。この単結晶構造は、六方晶に限定されるものではなく、立方晶以外の単結晶構造であればよく、たとえば菱面体晶であってもよい。またポリタイプは4Hに限定されるものではなく、たとえば6Hまたは15Rであってもよい。また半導体は炭化珪素(SiC)に限定されるものではなく、たとえば窒化ガリウム(GaN)であってもよい。
【0084】
またVMOSFET(V-groove MOSFET)について説明したが、半導体装置はUMOSFET(U-groove MOSFET)であってもよい。すなわち、チャネルCHの表面の巨視的な面方位は、単結晶基板の主面に対して垂直であってもよい。この場合、互いに対向するチャネルが設けられ、それぞれのチャネルの表面の面方位は逆向きとなる。たとえば、巨視的な面方位(0−11−2)を有するチャネルと、巨視的な面方位(01−12)を有するチャネルとが設けられる。
【0085】
なお上記各実施の形態におけるnチャネルのMOSFETのn型とp型とが入れ替えられることによって、MOSFETがpチャネルのものとされてもよい。ただしチャネル移動度をより高くするためにはnチャネルの方が好ましい。
【0086】
また上記各実施の形態においてはエピタキシャル基板が用いられたが、エピタキシャル基板におけるエピタキシャル層の部分は、エピタキシャル成長によって形成される代わりに、不純物の注入によって形成されてもよい。
【0087】
またMOSFETについて詳しく説明したが、半導体装置はMOSFET以外のMISFET(Metal Insulator Semiconductor Field Effect Transistor)であってもよい。また半導体装置は、MISFETに限定されるものではなく、チャネル表面を有するものであればよく、たとえばIGBT(Insulated Gate Bipolar Transistor)であってもよい。
【0088】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0089】
111,211 単結晶基板、112 エピタキシャル層、113,213 ゲート絶縁膜、114,115 不純物領域、116,216 ソース電極、117,217 ゲート電極、118,218 ドレイン電極、190,290 エピタキシャル基板、214 p型ボディ層、215 n領域、CH チャネル、SR,SW 表面。
【技術分野】
【0001】
この発明は、半導体装置及びその製造方法に関し、より特定的には、ゲート電極を有する半導体装置およびその製造方法に関する。
【背景技術】
【0002】
ゲート電極を有する半導体装置として、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)がある。特開2002−261275号公報によれば、4H型SiCの上面に酸化膜が積層され、酸化膜の上面に金属電極が設けられたMOSデバイスが開示されている。
【0003】
MOSFETの性能指標のひとつとして、チャネル移動度がある。チャネル移動度は、チャネル中でのキャリアの動きやすさを表す。チャネル移動度を大きくすることができれば、オン抵抗を小さくしたり、あるいは動作スピードを大きくしたりすることができる。チャネル移動度は、チャネル表面の面方位に依存することが知られている。このため半導体装置の製造に用いられる半導体基板の面方位は特定のものとされる。たとえば上記公報に記載の技術によれば、酸化膜が積層された4H型SiCの面が{03−38}面、または、{03−38}面に対して10°以内のオフ角を有する面とされる。
【0004】
なお{03−38}面が高いチャネル移動度を有する理由は、上記公報によれば、次のとおりである。「このように、{03−38}面、又は{03−38}面に対して10°以内のオフ角を有するSiCの面に酸化膜を積層することにより、MOSデバイスのチャネル移動度を高めることができる。これは、SiCの{0001}面は六方最密面であることから、構成原子の単位面積あたりの未結合手の密度が高く、界面準位が増加して電子の移動が妨げられるのに対し、{03−38}面は六方最密面からずれているため、電子が移動しやすいためであると考えられる。また、{03−38}面において、特に高いチャネル移動度が得られるのは、最密面から離れた面でありながら、原子の結合手が比較的周期的に表面に現れているためと考えられる。」
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2002−261275号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
たとえばポリタイプ4Hの炭化珪素を用いる場合、半導体装置の性能を高める上で、上記のように{03−38}面をチャネルに用いることが望ましい。さらに本発明者らの検討では、{03−38}面のうち(0−33−8)面を用いることが特に好ましい。しかしながら本発明者らは、面方位(0−33−8)に沿ってインゴットから切り出された通常の炭化珪素基板の表面は、巨視的には(0−33−8)面を有するものの、微視的には面方位(0−33−8)を有する割合が予想外に低いことを見出した。つまり従来の方法では、高いチャネル移動度を有する(0−33−8)面が十分有効に利用されていなかったことを見出した。
【0007】
より一般的に言うと、チャネル移動度を大きくするために行われるべきチャネル表面の面方位の微視的な制御が、これまで十分に検討されていなかったことを本発明者らは見出した。チャネル移動度を大きくすることで半導体装置の性能を高めることができることから、チャネル表面を微視的に制御することで、チャネル移動度をより大きくすることが望まれる。
【0008】
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、大きなチャネル移動度を有する半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【0009】
本発明の一の局面に従う半導体装置は、基板と、ゲート絶縁膜と、ゲート電極とを有する。基板は、ポリタイプ4Hの六方晶の単結晶構造を有する半導体からなる表面を有する。基板の表面は、面方位(0−33−8)を有する第1の面と、第1の面につながりかつ第1の面の面方位と異なる面方位を有する第2の面とが交互に設けられることによって構成されている。ゲート絶縁膜は基板の表面上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。
【0010】
上記一の局面に従う半導体装置において好ましくは第2の面は面方位(0−11−1)を有する。
【0011】
上記一の局面に従う半導体装置において好ましくは半導体は炭化珪素である。
本発明の他の局面に従う半導体装置は、基板と、ゲート絶縁膜と、ゲート電極とを有する。基板は、立方晶以外の単結晶構造を有する半導体からなる表面を有する。単結晶構造は立方晶と等価な構造を周期的に含んでいる。基板の表面は、等価な構造における面方位(001)を有する第1の面と、第1の面につながりかつ第1の面の面方位と異なる面方位を有する第2の面とが交互に設けられることによって構成されている。ゲート絶縁膜は基板の表面上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。
【0012】
上記他の局面に従う半導体装置において好ましくは単結晶構造は六方晶および菱面体晶のいずれかである。
【0013】
本発明の半導体装置の製造方法は、次の工程を有する。ポリタイプ4Hの六方晶の単結晶構造を有する炭化珪素からなる表面を有する基板が準備される。基板の表面が化学的に処理される。基板の表面を化学的に処理する工程によって、基板の表面に、面方位(0−33−8)を有する第1の面と、第1の面につながりかつ第1の面の面方位と異なる面方位を有する第2の面とが交互に形成される。基板の表面上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。
【0014】
上記の半導体装置の製造方法において好ましくは第2の面は面方位(0−11−1)を有する。
【0015】
上記の半導体装置の製造方法において好ましくは、表面を化学的に処理する工程は、表面を化学的にエッチングする工程を含む。より好ましくは、表面を化学的にエッチングする工程は、表面を熱エッチングする工程を含む。さらに好ましくは、表面を熱エッチングする工程は、少なくとも1種類以上のハロゲン原子を含む雰囲気中で基板を加熱する工程を含む。少なくとも1種類以上のハロゲン原子は、好ましくは塩素原子およびフッ素原子の少なくともいずれかを含む。
【発明の効果】
【0016】
本発明によれば、チャネル移動度を大きくすることができる。
【図面の簡単な説明】
【0017】
【図1】本発明の実施の形態1における半導体装置の構成を概略的に示す断面図である。
【図2】図1の半導体装置の概略平面図である。
【図3】図1の一部拡大図である。
【図4】ポリタイプ4Hの六方晶における(000−1)面の結晶構造を示す図である。
【図5】図4の線V−Vに沿う(11−20)面の結晶構造を示す図である。
【図6】図1の半導体装置が有するチャネルの表面近傍における結晶構造を(11−20)面内において示す図である。
【図7】図1の半導体装置が有するチャネルの表面を(01−10)面から見た図である。
【図8】本発明の実施の形態1における半導体装置の製造方法の第1工程を概略的に示す断面図である。
【図9】本発明の実施の形態1における半導体装置の製造方法の第2工程を概略的に示す断面図である。
【図10】本発明の実施の形態1における半導体装置の製造方法の第3工程を概略的に示す断面図である。
【図11】本発明の実施の形態1における半導体装置の製造方法の第4工程を概略的に示す断面図である。
【図12】本発明の実施の形態1における半導体装置の製造方法の第5工程を概略的に示す断面図である。
【図13】本発明の実施の形態1における半導体装置の製造方法の第6工程を概略的に示す断面図である。
【図14】本発明の実施の形態1における半導体装置の製造方法の第7工程を概略的に示す断面図である。
【図15】巨視的に見たチャネル表面および(000−1)面の間の角度と、チャネル移動度MBとの関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。
【図16】チャネル方向および<0−11−2>方向の間の角度と、チャネル移動度MBとの関係の一例を示すグラフ図である。
【図17】本発明の実施の形態1の変形例の半導体装置の構成を概略的に示す平面図である。
【図18】界面準位密度とチャネル移動度との関係の一例を示すグラフ図である。
【図19】窒素アニールが行われた場合におけるゲート絶縁膜とチャネルとの界面での、窒素濃度とチャネル移動度との関係の一例を示すグラフ図である。
【図20】窒素アニールが行われた場合におけるゲート絶縁膜とチャネルとの界面の近傍での、窒素濃度のプロファイルの一例を示すグラフ図である。
【図21】本発明の実施の形態2における半導体装置の構成を概略的に示す図であり、図22の線XXI−XXIに沿う断面図である。
【図22】図21の概略平面図である。
【図23】本発明の実施の形態2における半導体装置の製造方法の第1工程を概略的に示す断面図である。
【図24】本発明の実施の形態2における半導体装置の製造方法の第2工程を概略的に示す断面図である。
【図25】本発明の実施の形態2における半導体装置の製造方法の第3工程を概略的に示す断面図である。
【図26】本発明の実施の形態2における半導体装置の製造方法の第4工程を概略的に示す断面図である。
【図27】本発明の実施の形態2における半導体装置の製造方法の第5工程を概略的に示す断面図である。
【図28】図27の概略斜視図である。
【図29】本発明の実施の形態2における半導体装置の製造方法の第6工程を概略的に示す断面図である。
【図30】本発明の実施の形態2における半導体装置の製造方法の第7工程を概略的に示す断面図である。
【図31】本発明の実施の形態2における半導体装置の製造方法の第8工程を概略的に示す断面図である。
【発明を実施するための形態】
【0018】
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【0019】
(実施の形態1)
図1および図2に示すように、本実施の形態の半導体装置は炭化珪素半導体装置であり、具体的にはMOSFET100であり、より具体的には縦型DiMOSFET(Double implanted MOSFET)である。MOSFET100は、エピタキシャル基板190と、ゲート絶縁膜113と、ゲート電極117と、ソース電極116と、ドレイン電極118とを有する。
【0020】
エピタキシャル基板190は、単結晶基板111と、単結晶基板111上に形成されたエピタキシャル層112と、不純物領域114および115とを有する。単結晶基板111、エピタキシャル層112、および不純物領域115は第1導電型(本実施の形態においてはn型)を有し、不純物領域114は、第1導電型と異なる第2導電型(本実施の形態においてはp型)を有する。炭化珪素にn型を付与するための不純物(n型不純物)としては、たとえば窒素(N)またはリン(P)を用いることができる。炭化珪素にp型を付与するための不純物(p型不純物)としては、たとえばアルミニウム(Al)またはボロン(B)を用いることができる。
【0021】
単結晶基板111は、ポリタイプ4Hの六方晶の単結晶構造を有する炭化珪素からなる。単結晶基板111の一方主面(図1における上面)の面方位はほぼ(0−11−2)面である。単結晶基板111の一方主面上には、炭化珪素からなるエピタキシャル層112が形成されている。好ましくはエピタキシャル層112の不純物濃度は、単結晶基板111の不純物濃度よりも低い。不純物領域114はエピタキシャル層112の一部の上に形成されている。不純物領域115は、不純物領域114によってエピタキシャル層112と隔てられるように、不純物領域114の一部の上に形成されている。この構成により、不純物領域114はその表面側に、エピタキシャル層112および不純物領域115に挟まれたチャネルCHを有する。好ましくは、チャネルCHにおいてキャリアが流れる方向であるチャネル方向は、<0−11−2>に平行であり、<−2110>に直交している。
【0022】
単結晶基板111の他方主面(図1中の下面)上にはドレイン電極118が形成されている。好ましくはドレイン電極118はオーミック電極である。
【0023】
ゲート絶縁膜113は、エピタキシャル基板190の表面SRの一部の上に形成されており、特にチャネルCHの表面SRの上に形成されている。ゲート絶縁膜113は、たとえば酸化膜である。なお、ゲート絶縁膜113は多層構造を有してもよい。
【0024】
ゲート電極117はゲート絶縁膜113上に形成されている。ソース電極116は不純物領域114および115の上に形成されている。
【0025】
表面SRは、ポリタイプ4Hの六方晶の単結晶構造を有する半導体(本実施の形態においては炭化珪素)からなる。本実施の形態においては、エピタキシャル基板190全体がポリタイプ4Hの六方晶の単結晶構造を有する。以下、表面SRの詳細について説明する。
【0026】
図3に示すように、表面SRは、微視的には、面方位(0−33−8)を有する面S1(第1の面)と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2(第2の面)とが交互に設けられることによって構成された、化学的に安定な面である。ここで「微視的」とは、後述する原子間隔の2倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。好ましくは面S2は面方位(0−11−1)を有する。面S1および面S2によって構成される表面SRは、平均的には、面方位(0−11−2)からの傾きが5°以内の面を有することが好ましく、実質的に面方位(0−11−2)を有することがより好ましい。
【0027】
図4に示すように、一般に、ポリタイプ4Hの炭化珪素単結晶を(000−1)面から見ると、Si原子(またはC原子)は、A層の原子(図中の実線)と、この下に位置するB層の原子(図中の破線)と、この下に位置するC層の原子(図中の一点鎖線)と、この下に位置するB層の原子(図示せず)とが繰り返し設けられている。つまり4つの層ABCBを1周期としてABCBABCBABCB・・・のような周期的な積層構造が設けられている。
【0028】
図5に示すように、(11−20)面(図4の線V−Vの断面)において、上述した1周期を構成する4つの層ABCBの各層の原子は、(0−11−2)面に完全に沿うようには配列されていない。図5においてはB層の原子の位置を通るように(0−11−2)面が示されており、この場合、A層およびB層の各々の原子は(0−11−2)面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が(0−11−2)に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
【0029】
図6に示すように、本実施の形態において表面SRは、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。面S1および面S2の各々の長さは、Si原子(またはC原子)の原子間隔の2倍である。なお面S1および面S2が平均化された面は、(0−11−2)面(図5)に対応する。
【0030】
図7に示すように、表面SRを(01−10)面から見て単結晶構造は、部分的に見て立方晶と等価な構造(面S1の部分)を、周期的に含んでいる。具体的には表面SRは、上述した立方晶と等価な構造における面方位(001)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位(001)を有する面(図7においては面S1)と、この面につながりかつこの面方位と異なる面方位を有する面(図7においては面S2)とによって表面を構成することは、ポリタイプ4H以外の単結晶構造においても可能である。この単結晶構造は、六方晶に限定されるものではなく、立方晶以外の単結晶構造であればよく、たとえば菱面体晶であってもよい。またポリタイプは4Hに限定されるものではなく、たとえば6Hまたは15Rであってもよい。また半導体は炭化珪素(SiC)に限定されるものではなく、たとえば窒化ガリウム(GaN)であってもよい。
【0031】
次にMOSFET100の製造方法について、以下に説明する。
図8に示すように、炭化珪素からなり、ポリタイプ4Hの六方晶の単結晶構造を有する炭化珪素からなる単結晶基板111が準備される。単結晶基板111は表面SAを有する。表面SAの面方位は、(0−11−2)面、またはこの面からの傾きが5°以内の面が好ましい。表面SAは、機械的研磨またはスライスによって形成され得る。
【0032】
図9に示すように、単結晶基板111の表面SA上に、炭化珪素からなるエピタキシャル層112が形成される。エピタキシャル層112は、成長面である表面SBを有する。表面SBは、表面SAの結晶構造に対応して、ポリタイプ4Hの六方晶の単結晶構造を有する。表面SBの面方位は、(0−11−2)面、またはこの面からの傾きが5°以内の面が好ましい。なおエピタキシャル層112の表面SBは平坦化のために機械的に研磨されてもよい。
【0033】
次に表面SBが化学的に処理される。具体的には、表面SBが化学的にエッチングされる。このエッチングは、たとえば、少なくとも1種類以上のハロゲン原子を含む雰囲気中で、エピタキシャル基板190を加熱することによって行い得る。少なくとも1種類以上のハロゲン原子は、塩素(Cl)原子およびフッ素(F)原子の少なくともいずれかを含む。この雰囲気は、たとえば、Cl2、BCL3、SF6、またはCF4である。
【0034】
図10に示すように、上記の化学的な処理によって表面SRが自己形成される。つまり図6および図7に示すように、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に自己形成される。面S2の面方位は具体的には(0−11−1)を有する。
【0035】
図11に示すように、不純物領域114が形成される。具体的には、不純物領域114となる領域へ選択的にp型不純物のイオンが注入される。このような選択的な注入は、イオン注入用のマスクの使用、およびイオン注入のエネルギーの選択によって行い得る。
【0036】
なお上述した化学的処理(具体的には化学的エッチング)は、不純物領域114の形成のためのイオン注入後に行われてもよい。この場合、イオン注入によって表面SR上の原子配列が乱れることを防止することができる。
【0037】
図12に示すように、不純物領域115が形成される。具体的には、不純物領域115を形成するためのn型不純物のイオン注入が行われる。なおこのイオン注入は、前述した、不純物領域114を形成するためのイオン注入の前に行われてもよい。
【0038】
次に、注入された不純物を活性化するための活性化アニール処理が行われる。たとえばアルゴン(Ar)ガスの雰囲気中での1700℃程度の温度での30分間の加熱が行われる。
【0039】
なお上述した化学的処理(具体的には化学的エッチング)は、活性化アニール後に行われてもよい。この場合、活性化アニールによって表面SR上の原子配列が乱れることを防止することができる。
【0040】
図13に示すように、表面SR上にゲート絶縁膜113が形成される。ゲート絶縁膜113の形成は、たとえばドライ酸化(熱酸化)により行われる。ドライ酸化は、たとえば、空気中または酸素中で、1200℃程度の温度で、30分間程度加熱することで行われる。
【0041】
次に窒素アニールが行われる。これにより、エピタキシャル基板190とゲート絶縁膜113との界面から10nm以内の領域における窒素濃度の最大値が1×1021/cm3以上となるように窒素濃度が調整される。たとえば、一酸化窒素(NO)ガスなどの窒素を含有するガスの雰囲気中で、1100℃程度の温度で、120分間程度の加熱が行われる。
【0042】
この窒素アニール処理の後、さらに、不活性ガスアニール処理が行われてもよい。たとえば、アルゴンガスの雰囲気中で、1100℃程度の温度で、60分間程度の加熱が行われる。これにより、高いチャネル移動度を再現性よく実現することができる。
【0043】
図14に示すように、ゲート絶縁膜113がパターニングされる。このパターニングは、たとえば、フォトリソグラフィおよびエッチングを用いて行われ得る。
【0044】
図1に示すように、エピタキシャル基板190の不純物領域115の表面に接するように、ソース電極116が形成される。ソース電極116の材料は、たとえばニッケル(Ni)である。好ましくは、ソース電極116とエピタキシャル基板190との電気的接続をよりオーミックとするために、アロイ化のためのアニールが行われる。たとえば、アルゴンガスなどの不活性ガスの雰囲気中で、950℃程度の温度で、2分間程度の加熱が行われる。
【0045】
またゲート絶縁膜113の表面上にゲート電極117が形成される。ゲート電極117の材料は、たとえばアルミニウムである。
【0046】
また単結晶基板111上にドレイン電極118が形成される。ドレイン電極118の材料は、たとえばニッケルである。
【0047】
以上により、MOSFET100が得られる。
本実施の形態のMOSFET100によれば、チャネルCHの表面SR(図1)が、図6および図7に示すように、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。この構成により、チャネルCHの表面において面方位(0−33−8)の割合を高めることができる。これによりチャネル移動度を大きくすることができる。好ましくは面S2は面方位(0−11−1)を有する。これにより、チャネルCHの表面において面方位(0−33−8)の割合をより高めることができる。
【0048】
より一般的に議論すると、次のとおりである。エピタキシャル基板190の単結晶構造は、図7に示すように、部分的に見て立方晶と等価な構造(面S1の部分)を、周期的に含んでいる。具体的には表面SRは、立方晶と等価な構造における面方位(001)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。この構成により、表面SRにおいて、立方晶の面方位(001)に対応する部分の割合を高めることができる。これによりチャネル移動度を大きくすることができる。上記のように部分的に見て立方晶と等価な構造を有する単結晶構造は、六方晶に限定されるものではなく、立方晶以外の単結晶構造であればよく、たとえば菱面体晶であってもよい。またポリタイプは4Hに限定されるものではなく、たとえば6Hまたは15Rであってもよい。また半導体は炭化珪素(SiC)に限定されるものではなく、たとえば窒化ガリウム(GaN)であってもよい。
【0049】
また本実施の形態のMOSFET100の製造方法によれば、表面SB(図9)が化学的に処理されることにより、図6に示すように原子レベルで制御された表面SR(図6)を自己形成することができる。より具体的には、表面SBが化学的にエッチングされることで、表面SR(図6)を自己形成することができる。化学的エッチングは、具体的には熱エッチングであり、たとえば、少なくとも1種類以上のハロゲン原子を含む雰囲気中での加熱が行われる。少なくとも1種類以上のハロゲン原子は、塩素原子およびフッ素原子の少なくともいずれかを含んでもよい。
【0050】
次に本実施の形態による作用効果について、図15のグラフに示す実験結果を参照しながら説明する。図15のグラフにおいて、横軸は、チャネルCHの表面SRの巨視的な面方位と(000−1)面とのなす角度D1を示し、縦軸はチャネル移動度MBを示す。プロット群CMは表面SBに対して熱エッチングがなされた場合に対応し、プロット群MCは熱エッチングがなされなかった場合に対応する。
【0051】
プロット群MCにおけるチャネル移動度MBは、チャネルCHの表面の巨視的な面方位が(0−33−8)のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が(0−33−8)とされることによって、微視的な面方位(0−33−8)、つまり原子レベルまで考慮した場合の面方位(0−33−8)が形成される割合が確率的に高くなったためと考えられる。
【0052】
一方、プロット群CMにおけるチャネル移動度MBは、チャネルCHの表面の巨視的な面方位が(0−11−2)のとき(矢印EXで示す実施例のとき)に最大となった。この理由は、図6および図7に示すように、面方位(0−33−8)を有する多数の面S1が面S2を介して規則正しく稠密に配置されることで、チャネルCHの表面において微視的な面方位(0−33−8)が占める割合が高くなったためと考えられる。
【0053】
次に、チャネル移動度に影響を及ぼし得る、面方位以外の要因について、図16〜図19を用いて説明する。
【0054】
図16に示すグラフにおいて、横軸はチャネル方向と<0−11−2>方向との間の角度D2を示し、縦軸はチャネル移動度MB(任意単位)を示す。破線はグラフを見やすくするために付してある。このグラフから、チャネル移動度MBを大きくするには、角度D2は0°以上60°以下が好ましく、角度D2がほぼ0°であることがより好ましいことがわかった。なお図2は、チャネル方向が<0−11−2>であるMOSFET100を示している。
【0055】
なおMOSFET100(図2)は、たとえば図17の模式的平面図に示すように、各ソース電極116の表面を六角形状に形成し、ソース電極116の外周を取り囲む一部の領域を除いた領域をゲート電極117として形成することもできる。この場合、MOSFET100の集積度を大きくしつつ、<0−11−2>方向±60°の範囲内にチャネル方向を形成しやすくなる。
【0056】
図18に示すグラフにおいて、横軸はゲート絶縁膜113および不純物領域114(図1)の間での界面準位0.2〜0.3eVの界面準位密度SDを示し、縦軸はチャネル移動度MBを示す。このグラフから、チャネル移動度MBを大きくするには、界面準位密度SDは1×1012cm2/(V・s)以下が好ましいことがわかった。
【0057】
なおこの界面準位密度SDは、アニールによって小さくすることができる。このアニールは窒素アニールを含むことが望ましい。窒素アニールが行われた場合のチャネル移動度の測定結果を示すグラフ(図19)において、横軸はゲート絶縁膜113および不純物領域114(図1)の間の界面での窒素濃度CNを示し、縦軸はチャネル移動度MBを示す。このグラフから、チャネル移動度MBを大きくするには、窒素濃度CNは1×1021/cm3以上が好ましいことがわかった。そのような条件を満たした場合の窒素濃度のプロファイルの一例を図20に示す。なお窒素アニールの代わりに水素アニールも用いられ得る。
【0058】
なお、MOSFET100のチャネルCHの表面SRは、面S1およびS2(図6および図7)が交互に繰り返されることによって構成された部分を含めばよく、表面SRのすべてがそのように構成される必要はない。そのように構成された部分の割合を十分に高くするためには、表面SRの巨視的な面方位は(0−11−2)面に近い方が好ましい。具体的には、表面SRの巨視的な面方位の(0−11−2)面に対する傾きは、<0−110>方向においては±5°以内であることが好ましい。またこの傾きは、<−2110>方向においては±10°以内であることが好ましく、これによりチャネル中を流れるキャリアに対して影響を与えるような表面SR上の段差を少なくすることができる。
【0059】
(実施の形態2)
図21および図22に示すように、本実施の形態の半導体装置は炭化珪素半導体装置であり、具体的にはMOSFET200であり、より具体的には縦型VMOSFET(V-groove MOSFET)である。MOSFET200は、複数のメサ構造と、これらメサ構造の間に形成された側面が傾斜した溝とを有する。溝の側壁(メサ構造の側壁)をなす表面SWは、実施の形態1で説明した表面SRとほぼ同様の構成を有する。これにより、本実施の形態においても実施の形態1と同様に、チャネルCHにおけるチャネル移動度を大きくすることができる。
【0060】
本実施の形態においては、表面SWの巨視的な面方位は、実施の形態1において説明した面方位(0−11−2)と、この面方位と等価な5つの面方位とを含む。つまり表面SWの巨視的な面方位は、面方位(0−11−2)、(01−1−2)、(10−1−2)、(−101−2)、(−110−2)、および(1−10−2)である。これら6つの面方位は、六方晶において互いに等価でありかつ面方位(hklm)における指数mが負となるものである。
【0061】
次にMOSFET200の構造の詳細について説明する。MOSFET200は、エピタキシャル基板290と、ゲート絶縁膜213と、ゲート電極217と、ソース電極216と、ドレイン電極218と、ソース配線233とを有する。
【0062】
エピタキシャル基板290は、単結晶基板211と、耐圧保持層212と、p型ボディ層214と、n領域215と、コンタクト領域204とを有する。単結晶基板211、耐圧保持層212、およびn領域215はn型を有し、コンタクト領域はp型を有する。
【0063】
単結晶基板211は、六方晶のポリタイプ4Hを有する炭化珪素基板である。単結晶基板211の一方主面(図21における上面)の面方位は、おおよそ(000−1)面である。単結晶基板111の一方主面上には、炭化珪素からなる耐圧保持層212が形成されている。耐圧保持層212の不純物濃度は、単結晶基板111の不純物濃度よりも低い。p型ボディ層214は耐圧保持層212上に形成されている。n領域215は、p型ボディ層214によって耐圧保持層212と隔てられるようにp型ボディ層214の一部の上に形成されている。
【0064】
単結晶基板211の主表面上においてエピタキシャル層は部分的に除去されており、これにより複数の(図22では4つの)メサ構造が形成されている。具体的には、メサ構造は上部表面および底面が六角形状となっており、その側壁は単結晶基板211の主表面に対して傾斜している。隣接するメサ構造の間には、これらメサ構造の側壁によって構成された表面SWを有する溝が形成されている。
【0065】
表面SW上にはゲート絶縁膜213が形成されている。このゲート絶縁膜213はn領域215の上部表面上にまで延在している。このゲート絶縁膜213上であって、溝の内部を充填するように(つまり隣接するメサ構造の間の空間を充填するように)ゲート電極217が形成されている。ゲート電極217の上部表面は、ゲート絶縁膜213においてn領域215の上部表面上に位置する部分の上面とほぼ同じ高さになっている。
【0066】
ゲート絶縁膜213のうちn領域215の上部表面上にまで延在する部分とゲート電極217とを覆うように層間絶縁膜230が形成されている。ソース電極216は、p型のコンタクト領域204およびn領域215と接触するように形成されている。ソース配線233は、ソース電極216の上部表面と接触するとともに、層間絶縁膜230の上部表面上に延在するように形成されている。また、単結晶基板211において耐圧保持層212が形成された主表面とは反対側の裏面上には、ドレイン電極218が形成されている。このドレイン電極218はオーミック電極である。
【0067】
次にMOSFET200の製造方法について説明する。
図23に示すように、ポリタイプ4Hの六方晶の単結晶構造を有する炭化珪素からなる単結晶基板211が準備される。単結晶基板211の主表面SNの面方位は、(000−1)面またはこの面からの傾きが5°以内の面が好ましい。主表面SNは、機械的研磨またはスライスによって形成され得る。
【0068】
次に主表面SN上に、導電型がn型である炭化珪素のエピタキシャル層が形成される。当該エピタキシャル層は耐圧保持層212となる。耐圧保持層212を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシラン(SiH4)とプロパン(C3H8)との混合ガスを用い、キャリアガスとしてたとえば水素ガス(H2)を用いたCVD法により実施することができる。また、このとき導電型がn型の不純物としてたとえば窒素(N)やリン(P)を導入することが好ましい。この耐圧保持層212のn型不純物の濃度は、たとえば5×1015/cm3以上5×1016/cm3以下とすることができる。
【0069】
次に、耐圧保持層212の上部表面層にイオン注入を行うことにより、p型ボディ層214およびn領域215を形成する。p型ボディ層214を形成するためのイオン注入においては、たとえばアルミニウム(Al)などのp型不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりp型ボディ層214が形成される領域の深さを調整することができる。
【0070】
次に導電型がn型の不純物を、p型ボディ層214が形成された耐圧保持層212へイオン注入することによりn領域215を形成する。n型の不純物としてはたとえばリン(P)などを用いることができる。このようにして、図24に示す構造を得る。
【0071】
図25に示すように、n領域215の上部表面上にマスク層247を形成する。マスク層247として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。マスク層247の形成方法としては、たとえば以下のような工程を用いることができる。すなわち、n領域215の上部表面上に、CVD法などを用いてシリコン酸化膜を形成する。そして、このシリコン酸化膜上にフォトリソグラフィ法を用いて所定の開口パターンを有するレジスト膜(図示せず)を形成する。このレジスト膜をマスクとして用いて、シリコン酸化膜をエッチングにより除去する。その後レジスト膜を除去する。この結果、表面SVを有する溝が形成されるべき領域に開口パターンを有するマスク層247が形成される。
【0072】
そして、このマスク層247をマスクとして用いて、n領域215、p型ボディ層214および耐圧保持層212の一部をエッチングにより除去する。エッチングの方法としてはたとえば反応性イオンエッチング(RIE)、特に誘導結合プラズマ(ICP)RIEを用いることができる。具体的には、たとえば反応ガスとしてSF6またはSF6とO2との混合ガスを用いたICP−RIEを用いることができる。このようなエッチングにより、図21の溝が形成されるべき領域に、側壁が単結晶基板211の主表面に対してほぼ垂直な表面SVを有する溝を形成することができる。このようにして、図25に示す構造を得る。
【0073】
次に、耐圧保持層212、p型ボディ層214およびn領域215において所定の結晶面を表出させる熱エッチング工程を実施する。具体的には、図25に示した溝の側壁を、酸素ガスと塩素ガスとの混合ガスを反応ガスとして用い、熱処理温度をたとえば700℃以上1000℃以下としたエッチング(熱エッチング)を行うことにより、図26に示すように単結晶基板211の主表面に対して傾斜した表面SWを有する溝を形成することができる。この際、実施の形態1と同様、図6および図7に示すように、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に自己形成される。
【0074】
ここで、上記熱エッチング工程の条件については、SiC+mO2+nCl2→SiClx+COy(ただし、m、n、x、yは正の数)と表される反応式において、0.5≦x≦2.0、1.0≦y≦2.0というxおよびyの条件が満たされる場合に主な反応が進み、x=4、y=2という条件の場合が最も反応(熱エッチング)が進む。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素(N2)ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を700℃以上1000℃以下とした場合、SiCのエッチング速度はたとえば約70μm/時になる。また、この場合にマスク層247として酸化珪素(SiO2)を用いると、SiO2に対するSiCの選択比を極めて大きくすることができるので、SiCのエッチング中にSiO2からなるマスク層247は実質的にエッチングされない。
【0075】
次に、マスク層247をエッチングなど任意の方法により除去する。その後、溝の内部からn領域215の上部表面上にまで延在するように、所定のパターンを有するレジスト膜(図示せず)を、フォトリソグラフィ法を用いて形成する。レジスト膜としては、溝の底部およびn領域215の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がp型の不純物をイオン注入することにより、溝の底部に電界緩和領域207を形成し、n領域215の一部領域に導電型がp型のコンタクト領域204を形成する。その後レジスト膜を除去する。この結果、図27および図28に示すような構造を得る。図28から分かるように、溝の平面形状は、単位胞(1つのメサ構造を取り囲む環状の溝)の平面形状が六角形状である網目形状となっている。また、p型のコンタクト領域204は、図28に示すようにメサ構造の上部表面におけるほぼ中央部に配置されている。また、p型のコンタクト領域204の平面形状は、メサ構造の上部表面の外周形状と同じであって、六角形状となっている。
【0076】
そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。
【0077】
次に、図29に示すように、溝の内部からn領域215およびp型のコンタクト領域204の上部表面上にまで延在するようにゲート絶縁膜213を形成する。ゲート絶縁膜213としては、たとえば炭化珪素からなるエピタキシャル層を熱酸化することにより得られる酸化膜(酸化珪素膜)を用いることができる。このようにして、図29に示す構造を得る。
【0078】
次に、図30に示すように、溝の内部を充填するように、ゲート絶縁膜213上にゲート電極217を形成する。ゲート電極217の形成方法としては、たとえば以下のような方法を用いることができる。まず、ゲート絶縁膜213上において、溝の内部およびp型のコンタクト領域204上の領域にまで延在するゲート電極となるべき導電体膜を、スパッタリング法などを用いて形成する。導電体膜の材料としては導電性を有する材料であれば金属など任意の材料を用いることができる。その後、エッチバックあるいはCMP(Chemical Mechanical Polishing)法など任意の方法を用いて、溝の内部以外の領域に形成された導電体膜の部分を除去する。この結果、溝の内部を充填するような導電体膜が残存し、当該導電体膜によりゲート電極217が構成される。このようにして、図30に示す構造を得る。
【0079】
次に、ゲート電極217の上部表面、およびp型のコンタクト領域204上において露出しているゲート絶縁膜213の上部表面上を覆うように層間絶縁膜230(図31参照)を形成する。層間絶縁膜としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、層間絶縁膜230上に、パターンを有するレジスト膜を、フォトリソグラフィ法を用いて形成する。このレジスト膜(図示せず)にはp型のコンタクト領域204上に位置する領域に開口パターンが形成されている。
【0080】
そして、このレジスト膜をマスクとして用いて、エッチングにより層間絶縁膜230およびゲート絶縁膜213を部分的にエッチングにより除去する。この結果、層間絶縁膜230およびゲート絶縁膜213には開口部(図31参照)が形成される。この開口部の底部においては、p型のコンタクト領域204およびn領域215の一部が露出した状態となる。その後、この開口部の内部を充填するとともに、上述したレジスト膜の上部表面上を覆うようにソース電極216(図31参照)となるべき導電体膜を形成する。その後、薬液などを用いてレジスト膜を除去することにより、レジスト膜上に形成されていた導電体膜の部分を同時に除去する(リストオフ)。この結果、開口部の内部に充填された導電体膜によりソース電極216を形成できる。このソース電極216はp型のコンタクト領域204およびn領域215とオーミック接触したオーミック電極である。
【0081】
また、単結晶基板211の裏面側(耐圧保持層212が形成された主表面と反対側の表面側)に、ドレイン電極218(図31参照)を形成する。ドレイン電極218としては、単結晶基板211とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図31に示す構造を得る。
【0082】
その後、ソース電極216の上部表面に接触するとともに、層間絶縁膜230の上部表面上に延在するソース配線233(図21参照)をスパッタリング法などの任意の方法を用いて形成する。この結果、MOSFET200(図21および図22)が得られる。
【0083】
なお表面SWは、実施の形態1の表面SRと同様に、立方晶と等価な構造における面方位(001)を有する面(図7においては面S1)と、この面につながりかつこの面方位と異なる面方位を有する面(図7においては面S2)とによって構成されている。このような構成は、ポリタイプ4H以外の単結晶構造においても可能である。この単結晶構造は、六方晶に限定されるものではなく、立方晶以外の単結晶構造であればよく、たとえば菱面体晶であってもよい。またポリタイプは4Hに限定されるものではなく、たとえば6Hまたは15Rであってもよい。また半導体は炭化珪素(SiC)に限定されるものではなく、たとえば窒化ガリウム(GaN)であってもよい。
【0084】
またVMOSFET(V-groove MOSFET)について説明したが、半導体装置はUMOSFET(U-groove MOSFET)であってもよい。すなわち、チャネルCHの表面の巨視的な面方位は、単結晶基板の主面に対して垂直であってもよい。この場合、互いに対向するチャネルが設けられ、それぞれのチャネルの表面の面方位は逆向きとなる。たとえば、巨視的な面方位(0−11−2)を有するチャネルと、巨視的な面方位(01−12)を有するチャネルとが設けられる。
【0085】
なお上記各実施の形態におけるnチャネルのMOSFETのn型とp型とが入れ替えられることによって、MOSFETがpチャネルのものとされてもよい。ただしチャネル移動度をより高くするためにはnチャネルの方が好ましい。
【0086】
また上記各実施の形態においてはエピタキシャル基板が用いられたが、エピタキシャル基板におけるエピタキシャル層の部分は、エピタキシャル成長によって形成される代わりに、不純物の注入によって形成されてもよい。
【0087】
またMOSFETについて詳しく説明したが、半導体装置はMOSFET以外のMISFET(Metal Insulator Semiconductor Field Effect Transistor)であってもよい。また半導体装置は、MISFETに限定されるものではなく、チャネル表面を有するものであればよく、たとえばIGBT(Insulated Gate Bipolar Transistor)であってもよい。
【0088】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0089】
111,211 単結晶基板、112 エピタキシャル層、113,213 ゲート絶縁膜、114,115 不純物領域、116,216 ソース電極、117,217 ゲート電極、118,218 ドレイン電極、190,290 エピタキシャル基板、214 p型ボディ層、215 n領域、CH チャネル、SR,SW 表面。
【特許請求の範囲】
【請求項1】
ポリタイプ4Hの六方晶の単結晶構造を有する半導体からなる表面を有する基板を備え、
前記基板の前記表面は、面方位(0−33−8)を有する第1の面と、前記第1の面につながりかつ前記第1の面の前記面方位と異なる面方位を有する第2の面とが交互に設けられることによって構成されており、さらに
前記基板の前記表面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極とを備える半導体装置。
【請求項2】
前記第2の面は面方位(0−11−1)を有する、請求項1に記載の半導体装置。
【請求項3】
前記半導体は炭化珪素である、請求項1または2に記載の半導体装置。
【請求項4】
立方晶以外の単結晶構造を有する半導体からなる表面を有する基板を備え、
前記単結晶構造は立方晶と等価な構造を周期的に含んでおり、前記基板の前記表面は、前記等価な構造における面方位(001)を有する第1の面と、前記第1の面につながりかつ前記第1の面の前記面方位と異なる面方位を有する第2の面とが交互に設けられることによって構成されており、さらに
前記基板の前記表面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極とを備える半導体装置。
【請求項5】
前記単結晶構造は六方晶および菱面体晶のいずれかを有する、請求項4に記載の半導体装置。
【請求項6】
ポリタイプ4Hの六方晶の単結晶構造を有する炭化珪素からなる表面を有する基板を準備する工程と、
前記基板の前記表面を化学的に処理する工程とを備え、
前記基板の前記表面を化学的に処理する工程によって、前記基板の前記表面に、面方位(0−33−8)を有する第1の面と、前記第1の面につながりかつ前記第1の面の前記面方位と異なる面方位を有する第2の面とが交互に形成され、さらに
前記基板の前記表面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と備える半導体装置の製造方法。
【請求項7】
前記第2の面は面方位(0−11−1)を有する、請求項6に記載の半導体装置の製造方法。
【請求項8】
前記表面を化学的に処理する工程は、前記表面を化学的にエッチングする工程を含む、請求項6または7に記載の半導体装置の製造方法。
【請求項9】
前記表面を化学的にエッチングする工程は、前記表面を熱エッチングする工程を含む、請求項8に記載の半導体装置の製造方法。
【請求項10】
前記表面を熱エッチングする工程は、少なくとも1種類以上のハロゲン原子を含む雰囲気中で前記基板を加熱する工程を含む、請求項9に記載の半導体装置の製造方法。
【請求項11】
前記少なくとも1種類以上のハロゲン原子は、塩素原子およびフッ素原子の少なくともいずれかを含む、請求項10に記載の半導体装置の製造方法。
【請求項1】
ポリタイプ4Hの六方晶の単結晶構造を有する半導体からなる表面を有する基板を備え、
前記基板の前記表面は、面方位(0−33−8)を有する第1の面と、前記第1の面につながりかつ前記第1の面の前記面方位と異なる面方位を有する第2の面とが交互に設けられることによって構成されており、さらに
前記基板の前記表面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極とを備える半導体装置。
【請求項2】
前記第2の面は面方位(0−11−1)を有する、請求項1に記載の半導体装置。
【請求項3】
前記半導体は炭化珪素である、請求項1または2に記載の半導体装置。
【請求項4】
立方晶以外の単結晶構造を有する半導体からなる表面を有する基板を備え、
前記単結晶構造は立方晶と等価な構造を周期的に含んでおり、前記基板の前記表面は、前記等価な構造における面方位(001)を有する第1の面と、前記第1の面につながりかつ前記第1の面の前記面方位と異なる面方位を有する第2の面とが交互に設けられることによって構成されており、さらに
前記基板の前記表面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極とを備える半導体装置。
【請求項5】
前記単結晶構造は六方晶および菱面体晶のいずれかを有する、請求項4に記載の半導体装置。
【請求項6】
ポリタイプ4Hの六方晶の単結晶構造を有する炭化珪素からなる表面を有する基板を準備する工程と、
前記基板の前記表面を化学的に処理する工程とを備え、
前記基板の前記表面を化学的に処理する工程によって、前記基板の前記表面に、面方位(0−33−8)を有する第1の面と、前記第1の面につながりかつ前記第1の面の前記面方位と異なる面方位を有する第2の面とが交互に形成され、さらに
前記基板の前記表面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と備える半導体装置の製造方法。
【請求項7】
前記第2の面は面方位(0−11−1)を有する、請求項6に記載の半導体装置の製造方法。
【請求項8】
前記表面を化学的に処理する工程は、前記表面を化学的にエッチングする工程を含む、請求項6または7に記載の半導体装置の製造方法。
【請求項9】
前記表面を化学的にエッチングする工程は、前記表面を熱エッチングする工程を含む、請求項8に記載の半導体装置の製造方法。
【請求項10】
前記表面を熱エッチングする工程は、少なくとも1種類以上のハロゲン原子を含む雰囲気中で前記基板を加熱する工程を含む、請求項9に記載の半導体装置の製造方法。
【請求項11】
前記少なくとも1種類以上のハロゲン原子は、塩素原子およびフッ素原子の少なくともいずれかを含む、請求項10に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【公開番号】特開2013−8890(P2013−8890A)
【公開日】平成25年1月10日(2013.1.10)
【国際特許分類】
【出願番号】特願2011−141430(P2011−141430)
【出願日】平成23年6月27日(2011.6.27)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
【公開日】平成25年1月10日(2013.1.10)
【国際特許分類】
【出願日】平成23年6月27日(2011.6.27)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
[ Back to top ]