【課題】薄層化された自立性のシリコン単結晶膜を提供し、また、剥離時の熱処理温度を格段に低減することができる新たなシリコン単結晶膜の形成方法を提供する。
【解決手段】シリコン単結晶膜６は、Ｓｉの含有率が、９０原子％以上であり、厚みが、５０μｍ以下であり、自立性がある。 （もっと読む）

【課題】高い結晶品質を有する、多様な材料からなる、完全に緩和した、又は歪んだ半導体層を積層するために絶縁体層の格子寸法を調整するための高い柔軟性を許容する、ＳＯＩ構造の作製のための基板を提供する。
【解決手段】実質的にシリコンからなる単結晶基板ウェハ１、電気絶縁性材料を含み、かつ２ｎｍ〜１００ｎｍの厚さを有する第一非晶質中間層２、立方晶系Ｉａ−３結晶構造と、（Ｍｅ１₂Ｏ₃）_-1-x（Ｍｅ２₂Ｏ₃）_xの組成と、基板ウェハの材料の格子定数と０％〜５％異なる格子定数とを有する単結晶第一酸化物層３を示される順序で含むことを特徴とする半導体ウェハ。 （もっと読む）

【課題】ドーピング密度を増やすことなく、高濃度キャリア走行部を形成でき、高い移動度と低いオン抵抗を実現できる電界効果トランジスタの製造方法および電界効果トランジスタを提供する。
【解決手段】この電界効果トランジスタ１は、窒素ドープｎ型ＳｉＣドリフト層１２のキャリア走行部１４を挟むように形成されたソース１３とドレイン１５とを備える。ソース１３とドレイン１５は、エッチングによってキャリア走行部１４に隣接して形成された段部１６,１７を有する。キャリア走行部１４は、段部１６,１７の段差面１６Ａ,１７Ａに紫外光を照射することによって段部１６,１７から延びるように形成された積層欠陥部１８を有する。積層欠陥部１８は、３Ｃ‐ＳｉＣの結晶構造を持ち、量子井戸構造のようにふるまうことからキャリアがここに多数閉じ込められる。 （もっと読む）

【課題】シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法を提供する。
【解決手段】実施形態によれば、シリコン基板と、その上に順次設けられた、下側歪緩和層、中間層、上側歪緩和層及び機能層と、を有する窒化物半導体ウェーハが提供される。中間層は、第１下側層と、第１ドープ層と、第１上側層と、を含む。第１下側層は、下側歪緩和層の上に設けられ下側歪緩和層の格子定数よりも大きい格子定数を有する。第１ドープ層は、第１下側層の上に設けられ第１下側層の格子定数以上の格子定数を有し１×１０^１８ｃｍ^−３以上１×１０^２１ｃｍ^−３未満の濃度であり第１下側層よりも高い濃度で不純物を含有する。第１上側層は、第１ドープ層の上に設けられ第１ドープ層の格子定数以上で第１下側層の格子定数よりも大きい格子定数を有する。 （もっと読む）

【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。
【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成するステップと、犠牲層の一部が露出するように半導体結晶層をエッチングし、半導体結晶層を複数の分割体に分割するステップと、転写先基板に接することとなる半導体結晶層形成基板側の第１表面と、第１表面に接することとなる転写先基板側の第２表面と、が向かい合うように、半導体結晶層形成基板と転写先基板とを貼り合わせるステップと、半導体結晶層形成基板および転写先基板をエッチング液に浸漬して犠牲層をエッチングし、半導体結晶層を転写先基板側に残した状態で、転写先基板と半導体結晶層形成基板とを分離するステップと、を有し、前記半導体結晶層が、Ｇｅ_ｘＳｉ_１−ｘ（０＜ｘ≦１）からなる、複合基板の製造方法を提供する。 （もっと読む）

【課題】電流コラプスを抑制しながらノーマリオフ動作を実現することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１上方に形成された化合物半導体積層構造７と、化合物半導体積層構造上方に形成されたゲート電極１１ｇ、ソース電極１１ｓ及びドレイン電極１１ｄと、が設けられている。化合物半導体積層構造７には、電子走行層３と、電子走行層３上方に形成された電子供給層５を含む窒化物半導体層と、が設けられている。窒化物半導体層の表面のＩｎ組成は、平面視でゲート電極１１ｇとソース電極１１ｓとの間に位置する領域及びゲート電極１１ｇとドレイン電極１１ｄとの間に位置する領域において、ゲート電極１１ｇの下方よりも低くなっている。 （もっと読む）

【課題】高品質かつ高信頼性の素子を作製できるＳｉＣエピタキシャルウエハ、およびそれを用いて得られるＳｉＣ半導体素子を提供すること
【解決手段】４°以下のオフ角を有するＳｉＣ基板２と、ＳｉＣ基板２の主面４に形成され、その表面１０に０．５ｎｍ以上の高さのステップバンチング９が形成されたＳｉＣエピタキシャル層３とを含むＳｉＣエピタキシャルウエハ１において、ステップバンチング９の線密度を４０ｃｍ^−１以下にする。 （もっと読む）

【課題】基板の外周部においてクラックの発生が抑制される半導体結晶基板を提供する。
【解決手段】半導体結晶基板１１０と、基板１１０の表面に窒化物により形成された保護層１２０と、を有し、保護層１２０は、基板１１０の外周部となる周辺領域１２０ａはアモルファス状態であり、基板１１０の周辺領域よりも内側の内部領域１２０ｂは結晶化している。 （もっと読む）

【課題】結晶欠陥の少ない高品質なエピタキシャル膜を得ることが可能な単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法を提供する。
【解決手段】シリコン基板１１上に単結晶炭化シリコン膜１４を形成する単結晶炭化シリコン膜１４の製造方法であって、シリコン基板１１の表面に炭化シリコン膜１２を形成する第１の工程と、炭化シリコン膜１２の表面にマスク材１３を形成する第２の工程と、マスク材１３に開口部１３ｈを形成し、炭化シリコン膜１２の一部を露出させる第３の工程と、原料ガスを含むガス雰囲気中でシリコン基板１１を加熱し、炭化シリコン膜１２を基点として単結晶炭化シリコンをエピタキシャル成長させ、炭化シリコン膜１２及びマスク材１３を覆う単結晶炭化シリコン膜１４を形成する第４の工程と、を含み、原料ガスを含むガス雰囲気の圧力は、５．０×１０^−４Ｐａ以上かつ０．５Ｐａ以下である。 （もっと読む）

【課題】デバイス化の工程で割れが発生することを抑制することが可能なIII族窒化物エピタキシャル基板およびその製造方法を提供する。
【解決手段】本発明のIII族窒化物エピタキシャル基板１０は、Ｓｉ基板１１と、該Ｓｉ基板１１と接する初期層１４と、該初期層１４上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層１５Ａ１（１５Ｂ１）およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層１５Ａ２（１５Ｂ２）を順次有する積層体を複数組有する超格子積層体１５と、を有し、前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴とする。 （もっと読む）

【課題】低転位であり、クラック発生を抑制できるIII族窒化物半導体層を有する窒化物
半導体エピタキシャル基板及び窒化物半導体デバイスを提供する。
【解決手段】基板上にＡｌを含むIII族窒化物半導体のバッファ層を介して成長した、Ｃ
面を表面とするIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板であって
、前記バッファ層が、その表面にインバージョンドメインを有する。 （もっと読む）

【課題】大きなチャネル移動度を有する半導体装置及びその製造方法を提供する。
【解決手段】基板は、ポリタイプ４Ｈの六方晶の単結晶構造を有する半導体からなる表面ＳＲを有する。基板の表面ＳＲは、面方位（０−３３−８）を有する第１の面Ｓ１と、第１の面Ｓ１につながりかつ第１の面Ｓ１の面方位と異なる面方位を有する第２の面Ｓ２とが交互に設けられることによって構成されている。ゲート絶縁膜は基板の表面ＳＲ上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。 （もっと読む）

【課題】高性能なＩＩＩ−Ｖ族ＭＩＳＦＥＴの実現を可能にする、より効果的なＩＩＩ−Ｖ族化合物半導体表面のパッシベーション技術を提供する。
【解決手段】エピタキシャル成長により化合物半導体層をベース基板上に形成するステップと、前記化合物半導体層の表面をセレン化合物を含む洗浄液で洗浄するステップと、前記化合物半導体層の上に絶縁層を形成するステップと、を有する半導体基板の製造方法を提供する。前記セレン化合物として、セレン酸化物が挙げられる。前記セレン酸化物として、Ｈ_２ＳｅＯ_３が挙げられる。前記洗浄液が、水、アンモニアおよびエタノールからなる群から選択された１以上の物質をさらに含んでもよい。前記化合物半導体層の表面がＩｎ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）からなる場合、前記絶縁層がＡｌ_２Ｏ_３からなるものであることが好ましく、Ａｌ_２Ｏ_３は、ＡＬＤ法により形成されることが好ましい。 （もっと読む）

【課題】チャネル移動度の低下を抑制しつつ閾値電圧を制御する炭化珪素半導体装置の製造方法の提供を目的とする。
【解決手段】本発明の炭化珪素半導体装置の製造方法は、（ｂ）二酸化珪素膜が形成された炭化珪素基板を窒化処理する工程と、（ｃ）窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備える。工程（ｃ）は、（ｃ１）窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含む。工程（ｃ１）は、窒化処理直後のチャネル移動度をμ_ch、昇温又は降温開始時刻をｔ＝０、熱処理開始時刻をｔ＝ｔ₁、熱処理終了時刻をｔ＝ｔ₂、熱処理炉からの基板取出時刻をｔ＝ｔ₃、ボルツマン定数をｋ、時刻ｔにおける熱処理炉の温度をＴ（Ｋ）とした場合に、式（１）により求められる炭化珪素基板中のチャネル移動度の低下率が１０％以下となるように昇温速度及び／又は降温速度を決定する。 （もっと読む）

【課題】より良質な窒化物半導体結晶層を製造する方法及び窒化物半導体結晶層を提供する。
【解決手段】実施形態によれば、表面にシリコン酸化膜が形成された基体の上に設けられた２０μｍ以下の厚さのシリコン結晶層の上に、１μｍ以上の厚さの窒化物半導体結晶層を形成する。シリコン結晶層の上に、窒化物半導体結晶層のうちの第１の部分を形成した後、第１の部分よりも高い温度で第２の部分を形成する。シリコン結晶層は、シリコン結晶層の層面に対して平行な面内において、０．５ｍｍ以上、１０ｍｍ以下の特性長さを持つ島状に区分されている。区分されたシリコン結晶層のそれぞれの上に選択的に互いに離間した複数の窒化物半導体結晶層を形成する。シリコン結晶層の少なくとも一部を窒化物半導体結晶層に取り込ませ、シリコン結晶層の厚さを減少させる。 （もっと読む）

【課題】本発明は、結晶欠陥が少なく、キャリア時定数が十分大きい高品質なエピタキシャルウエハの製造方法と、当該エピタキシャルウエハを用いた半導体装置の製造方法の提供を目的とする。
【解決手段】本発明のエピタキシャルウエハの製造方法は、（ａ）３×１０¹⁸ｃｍ^-3以下の不純物濃度を有するＳｉＣ基板１２上に、１×１０¹⁴ｃｍ^-3以上１０¹⁶ｃｍ^-3台以下の不純物濃度を有するエピタキシャル層１３をエピタキシャル成長により形成する工程と、（ｂ）前記工程（ａ）により得られた構造のＳｉＣ基板１２の側から、エピタキシャル層１３のうち所定の厚みを残して、ＳｉＣ基板１２の全部とエピタキシャル層１３の一部とを連続的に除去する工程とを備える。 （もっと読む）

【課題】エピタキシャル層表面の付着パーテイクルが少なく、平滑な面取り部の形状を持ち、かつ酸素析出特性にも優れた、先端ＣＭＯＳに好適なエピタキシャルウェーハを、安定的にかつ低コストで製造することができる方法を提供することを目的とする。
【解決手段】シリコン単結晶基板上にエピタキシャル層を成長させることによりエピタキシャルウェーハを製造する方法において、前記シリコン単結晶基板上に、エピタキシャル層を成長させる工程と、該エピタキシャル層を成長させたシリコン単結晶基板を、６５０〜８００℃の温度で１時間以上保持した後に８５０℃以上の温度に昇温して、前記エピタキシャル層の表面に保護酸化膜を形成する工程と、該保護酸化膜を形成したシリコン単結晶基板の面取り部を研磨する工程と、その後、前記保護酸化膜を除去して、仕上げ洗浄を行う工程とを含むエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】量産に用い得る厚さと面積を確保しながら、容易な生産方法でかけやわれの発生を抑制してオリエンテーションフラットを形成することを目的とする。
【解決手段】窒化ガリウム結晶体２７から、ファセット１５を有する硬質の立体構造物１４を陵線等に平行に除去することで、欠けや割れの発生を抑制した窒化ガリウム基板を提供できる。しかも、ファセット１５を有する硬質の立体構造物１４の陵線等は特有の結晶方位を有し、かつ、明瞭であるので、立体構造物１４の陵線等に平行に切断加工した窒化ガリウム結晶体２７の切断線２１をデバイス加工の基準線となるオリエンテーションフラットに用いることができる。 （もっと読む）

【課題】歪み吸収III族窒化物中間層モジュールを有する種々の半導体構造を提供する。
【解決手段】基板および当該基板の上方の第一遷移本体を有する。前記第一遷移本体は、第一表面において第一の格子パラメータを有し、前記第一表面とは反対側の第二表面において第二の格子パラメータを有する。前記典型的な実施では、遷移モジュール等の第二遷移本体をさらに有し、この第二遷移本体は前記第一遷移本体の前記第二表面に重層する下表面においてより小さい格子パラメータを有し、前記第二遷移本体の上表面においてより大きい格子パラメータを有し、前記第二遷移本体の上方のIII族窒化物半導体層も同様である。前記第二遷移本体は２以上の遷移モジュールからなっていてもよく、各遷移モジュールは２以上の中間層を有していてもよい。前記第一遷移本体および前記第二遷移本体は前記半導体構造の歪みを減少させる。 （もっと読む）