【課題】 垂直転送レジスタの電荷の掃き出し駆動を行う際に発生する、撮像素子のポテンシャル電位の揺れ量を軽減し、撮像素子の信号電荷の飽和容量が減少することを抑制する。
【解決手段】 ダイナミックレンジを必要とするときには、垂直ＣＣＤ２３に存在する偽信号電荷を排出するための垂直ＣＣＤ２３の駆動周波数が、ダイナミックレンジを必要としないときを下回り、且つ、信号電荷を転送するときよりも高くなるようにする。 （もっと読む）

【課題】微細化により垂直転送部の列間が狭くなっても電荷排出部を作りやすい固体撮像素子を提供する
【解決手段】半導体基板１１内に形成された第１導電型のドレイン領域１０と、半導体基板１１内のドレイン領域１０よりも主面側に形成された第２導電型のウェル領域２０と、ウェル領域２０内に形成された第１導電型の複数の受光部１２１と、ウェル領域２０内に形成され受光部１２１で発生した電荷を転送する第１導電型の垂直転送部１３１と、ウェル領域２０内に形成され垂直転送部１３１の電荷転送方向の最下流から電荷を受け取り転送する第１導電型の水平転送部１４１とを備え、半導体基板１１内のウェル領域２０内の垂直転送部１３１の最下流の箇所を、半導体基板１１の厚み方向に見たときに、垂直転送部１３１よりも深い領域に、第１導電型の電荷排出部２２が形成されることを特徴とする固体撮像素子。 （もっと読む）

【課題】 例えばブルーミングや混色などの発生をさらに抑制することのできる固体撮像装置を提供する。
【解決手段】 本開示の固体撮像装置１００では、キャリア極性が第１の導電型である第１不純物層５を含む光電変換部１１上に、キャリア極性が第２の導電型である第２不純物層６、及び、キャリア極性が第１の導電型である第３不純物層７をこの順で形成する。さらに、第３不純物層７を不純物領域部１６と接続し、かつ、第３不純物層７を覆うようにゲート電極３を形成する。この構成により、光電変換期間中に、光電変換部１１から第２不純物層６を介して第３不純物層７に向かう方向に余剰電子のオーバーフロー経路を形成して光電変換部１１の余剰電子を排出する。 （もっと読む）

【課題】より良好な色再現性を有する固体撮像素子および電子機器を提供する。
【解決手段】同一の半導体基板２２の内部における１画素ごとに、それぞれ異なる深さに、それぞれ異なる波長域の光を光電変換する複数の光電変換領域２３Ｂ、２３Ｇ、２３Ｒが積層され、複数の光電変換領域２３Ｂ、２３Ｇ、２３Ｒのうち、半導体基板の深さ方向に隣接する光電変換領域２３Ｂおよび２３Ｇ、または２３Ｇおよび２３Ｒの間に、その光電変換領域２３Ｂおよび２３Ｇ、または２３Ｇおよび２３Ｒの間の領域における光電変換で発生した電荷を排出する排出領域２４が形成される。 （もっと読む）

【課題】垂直電荷転送部に蓄積された過剰電荷が隣接する垂直電荷転送部に漏れ込むことを抑制する。
【解決手段】本発明に係る固体撮像装置２００は、光電変換部１０１で発生した過剰電荷を半導体基板１２０へ排出するオーバーフロードレイン構造と、半導体基板１２０に供給する基板電圧Ｖｓｕｂを制御する基板電圧制御部２０９とを備える。タイミング制御部２０６は、電圧ＶＨを、垂直電荷転送部１０２が有するゲート電極１０３に印加することにより、光電変換部１０１から垂直電荷転送部１０２へ信号電荷を読み出し、その後、電圧ＶＨより小さい電圧ＶＭｓを、ゲート電極１０３に印加する。基板電圧制御部２０９は、ゲート電極１０３に電圧ＶＭｓが印加されている間に、基板電圧Ｖｓｕｂを制御することにより、垂直電荷転送部１０２へ読み出された信号電荷の一部を、光電変換部１０１及びオーバーフロードレイン構造を介して半導体基板１２０に排出する。 （もっと読む）

【課題】リセットトランジスタ及びアドレストランジスタを有しないＣＭＯＳイメージセンサピクセルを提供する。
【解決手段】イメージセンサピクセルは、電荷を感知するためのフローティングベースバイポーラトランジスタとピンドフォトダイオードとを含み、前記ピンドフォトダイオードが、前記ピンドフォトダイオードから前記フローティングベースバイポーラトランジスタのフローティングベース２１３に電荷を伝送することができる伝送ゲート２０７を介して、前記フローティングベースバイポーラトランジスタに結合されている。イメージセンサアレイは、複数のピクセルと信号線とを含んでおり、特定ロー上のすべての伝送ゲートが互いに接続されており、特定カラム上のエミッタ領域が互いに接続されて、ピクセル当たり２個の信号線を形成する。 （もっと読む）

【課題】高温熱処理による不純物拡散を抑制することにより、基板性能に要求されるオーバーフロードレイン機能とゲッタリング能力を向上できて、製造工程も複雑化しない。
【解決手段】シリコン基板１の表面側に、砒素（またはアンチモン）がイオン注入されて高濃度Ｎ型層３が形成され、この高濃度Ｎ型層３上にエピタキシャル層４がエピタキシャル成長して形成されている。これによって、砒素（Ａｓ）の拡散係数がリン（Ｐ）に比べて小さいことから、従来手法によるリンドープ基板に比べて製造工程における熱処理による不純物拡散（プロファイル拡散）を大幅に抑制する。 （もっと読む）

【課題】 垂直転送レジスタの取扱い電荷量を増やすことで動画撮影モードでもスミア信号の発生を抑制し、撮影画像を正常に撮影する。
【解決手段】 本開示の固体撮像装置は、基板１０上に行列状に配列され光電変換を行うセンサ部１１と、センサ部１１で光電変換された信号電荷を読み出す読み出し部１３と、第１の動作モードでは第１の垂直転送クロックＶφ１に応じて、第２の動作モードでは第２の垂直転送クロックＶφ２に応じて信号電荷を垂直転送する垂直転送部１２と、垂直転送部１２から垂直転送された信号電荷を水平転送する水平転送部１５とを備え、第１の垂直転送クロックＶφ１は、第１のＨｉｇｈレベルＨ１と第１のＬｏｗレベルＬ１とを有し、第２の垂直転送クロックＶφ２は、第１のＨｉｇｈレベルＨ１よりプラス側にシフトした第２のＨｉｇｈレベルＨ２と、第１のＬｏｗレベルＬ１よりプラス側にシフトした第２のＬｏｗレベルＬ２とを有する。 （もっと読む）

【課題】ローリングシャッタ的雑音を低減した高性能なグローバルシャッタ機能を有する固体撮像装置を提供する。
【解決手段】二次元状に配置された複数の単位画素セルを備え、グローバルシャッタ機能を有する固体撮像装置であって、前記複数の単位画素セル２３のそれぞれは、半導体基板の上方に形成され、入射光を信号電荷に変換する光電変換膜１６と、前記光電変換膜の前記半導体基板側の面に形成された画素電極１５と、前記半導体基板上に形成され、グローバルシャッタによって前記光電変換膜１６から転送された信号電荷を蓄積するグローバル電荷蓄積拡散層７とを備え、前記グローバルシャッタは前記複数の単位セルにおいて同時に光電変換膜１６からグ信号電荷を転送することであり、前記画素電極１５は、遮光性を有する金属で形成される。 （もっと読む）

【課題】電荷・電気信号変換部に設けた電荷入力部に余剰電荷が溢れる現象を簡単な構造で抑制することのできる技術を提供する。
【解決手段】水平転送路２１０（電荷転送部）は、電荷転送方向において、電荷を出力する最終段水平転送レジスタ２１４（電荷出力部）を有する。電荷・電気信号変換部１６は、最終段水平転送レジスタ２１４から入力された電荷を受け取るＦＤ部２５０（電荷入力部）を有する。好ましくは、水平転送路２１０上に小信号障壁２２０を設け、その出口２２２を電荷入力部と対向させる。好ましくは、水平転送路２１０に隣接して、水平オーバーフローバリア２７２及び水平オーバーフロードレイン２７６で構成された余剰電荷掃捨部２７０を配置する。電荷の転送方向に対して交差した第２の方向（幅方向）における最終段水平転送レジスタ２１４の中央部からずれた位置（好ましくは余剰電荷掃捨部２７０側）に電荷入力部を配置する。 （もっと読む）

【課題】基板電位が安定した縦型オーバーフロードレイン構造を実現する。
【解決手段】実施形態に係わる裏面照射型固体撮像装置は、第１の導電型を有する半導体基板１と、半導体基板１の表面側に配置される第２の導電型を有する複数のフォトダイオード３と、複数のフォトダイオード３の間に配置され、半導体基板１に電位を与える第１導電型を有する拡散層６と、半導体基板１の裏面側に配置される第２導電型を有するオーバーフロードレイン層１７と、半導体基板１の表面側からオーバーフロードレイン層１７まで伸び、半導体基板１の表面側からオーバーフロードレイン層１７にバイアス電位Ｖｂを与えるオーバーフロードレイン電極１８と、半導体基板１の表面上に配置される配線層９と、を備える。 （もっと読む）

【課題】第２の駆動モードでの取り扱い電荷量を確保す際に、第１の駆動モードでの暗時白線等のノイズによる画質劣化が問題となる。
【解決手段】画素部の飽和信号量を調整する基板バイアス調整部を利用し、第１の駆動モードと、第２の駆動モードとで、変換効率および出力回路ゲインを選択的に調整する機構により、第１の駆動モードでは、変換効率および出力回路ゲインを低く設定し、第２の駆動モードでは、変換効率および出力回路ゲインを高く設定する。 （もっと読む）

【課題】電荷掃き捨て部における飽和信号量を確保しつつ、大光量耐性をさらに向上させることが可能な固体撮像素子、およびその駆動方法、並びにカメラを提供する。
【解決手段】行列状に配置された光電変換機能を含む複数のセンサ部１１と、複数のセンサ部の列配列に対応して配列され、センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部１３と、垂直転送部１３から転送された信号電荷を列配列方向に転送する水平転送部１５と、垂直転送部に形成され、垂直転送部から上記水平転送部への信号電荷のうち余剰となる電荷を、供給される印加電圧に応じた電荷量をもって排出可能な電荷排出部１３０と、電荷排出部にて信号電荷を排出する際、上記印加電圧のレベルを可変させる制御を行う制御系１８と、を有する。 （もっと読む）

【課題】フォトダイオードの感度の低下の軽減が可能なグローバルシャッタの機能を有する裏面照射型固体撮像装置を提供すること。
【解決手段】裏面照射型固体撮像装置は、半導体基板１にフォトダイオード３とＭＯＳトランジスタＱ１、Ｑ２、Ｑ３を具備して、このＭＯＳトランジスタは半導体基板の表面に形成され、フォトダイオード３は半導体基板の表面と反対の裏面に照射される入射光ＬＧに応答する。フォトダイオード３の主要部とその近傍の上部に位置する半導体基板１の表面には、グローバルシャッターの機能を実現するための第１転送ゲート１ＴＲと電荷蓄積部Ｇ２と第２転送ゲートＧ３が形成される。裏面照射型では、半導体基板の裏面からフォトダイオードへの照射光が入射されるので、グローバルシャッターの機能を実現する第１転送ゲート１ＴＲと電荷蓄積部Ｇ２と第２転送ゲートＧ３を形成しても、フォトダイオードの感度の低下が生じない。 （もっと読む）

【課題】裏面照射型、表面照射型に関わらず容易に製造することができ、かつ、撮影時間を短くして高画質の撮影を行うことが可能な瞳分割機能を有する撮像素子を提供する。
【解決手段】瞳分割用の画素部１０，１１は、シリコン基板内の断面形状が左右反転した形状となっている。画素部１０は、電荷発生領域１７と、この上の電荷蓄積領域１３と、電荷発生領域１７及び電荷蓄積領域１３のうち電荷発生領域１７のみに接し、電荷発生領域１７に対してポテンシャル障壁を形成する障壁領域１６と、障壁領域１６とシリコン基板表面との間の電荷排出領域１５とを備える。障壁領域１６は、画素部１０では右端にあり、画素部１１では左端にあり、ここには電圧印加用の配線３０が接続されている。 （もっと読む）

【課題】画素の微細化が進んでも、充分な感度を確保することを可能にする、固体撮像素子を提供する。
【解決手段】半導体基体１と、この半導体基体１内に形成された、センサ部を構成する、第１導電型の電荷蓄積領域４と、主電荷蓄積領域である電荷蓄積領域４の下の半導体基体１内に、複数層形成され、かつ、複数層のうちの少なくとも１層１１が画素全体に形成された、第１導電型の不純物領域から成る副電荷蓄積領域１１，１２，１３と、半導体基体１内に形成された、画素を分離する、第２導電型の不純物領域から成る素子分離領域３とを含む固体撮像素子を構成する。 （もっと読む）

【課題】固体撮像素子の画素特性を改善することを可能にすると共に、製造コストを低減することができる、固体撮像素子の製造方法を提供する。
【解決手段】固体撮像素子を製造する際に、半導体基体１内に、同一のマスクを使用して、イオン注入により、センサ部を構成する第１導電型の電荷蓄積領域５を形成し、この電荷蓄積領域５の上に第２導電型の第２の不純物領域６を形成する工程と、半導体基体１の表面上に、電荷蓄積領域５上にまでわたって、電荷転送部を構成する転送ゲート９を形成する工程と、転送ゲート９もマスクとして利用して、イオン注入により、センサ部の半導体基体１の表面に、第２導電型の第２の不純物領域６よりも不純物濃度が高い、第２導電型の第１の不純物領域７を形成する工程とを行う。 （もっと読む）

【課題】ブルーミング発生を抑え、かつ動作電圧を低電圧化することが可能な固体撮像装置を提供する。
【解決手段】固体撮像装置は、半導体基板に形成されたＣＣＤ型の固体撮像装置であって、オーバーフロードレイン構造のオーバーフローバリアの高さを規定する基板電圧Ｖｓｕｂを半導体基板に印加するＶｓｕｂ電圧発生回路２６を備え、Ｖｓｕｂ電圧発生回路２６は、直列接続された複数の抵抗素子を含み、電圧分割により基板電圧を出力する抵抗回路と、前記複数の抵抗素子のいずれかに並列に接続されたポリシリコンのパターンであるヒューズ６とを含み、ヒューズ６は、コンタクト２が設けられた２つのジョイント基部１と、２つのジョイント基部１に挟まれて位置し、コンタクト２を介して電圧が印加されることにより電流が流れて溶断する溶断部１０とを含み、溶断部１０は、Ｗ方向の長さがジョイント基部１より小さく、Ｗ方向の長さが異なる領域を含む。 （もっと読む）

【課題】低い電圧でリング状ゲート電極下に蓄積された電荷を基板に排出し得、かつ、一括シャッタも実現し得る固体撮像素子を高精度に製造する。
【解決手段】ｎウェル３３中のソース近傍ｐ型領域８３内にｐ⁺領域８９を形成した後、リング状ゲート電極３５をマスクとしたイオン注入法を適用して、ｐ⁺領域８９中の浅い基板表面にひ素を注入して、表面ｎ⁺層９０を形成する。続いて、リング状ゲート電極３５の開口部の内壁にＬＤＤサイドスペーサ９１を形成する。そして、リング状ゲート電極３５をマスクとしたイオン注入法を適用して、ＬＤＤサイドスペーサ９１を通して表面ｎ⁺層９０及びｐ⁺型領域８９内にひ素を高濃度で注入し、ｎ⁺型のソース領域３６を形成する。ソース領域３６の形成に伴いリング状のｐ⁺型領域８４が残る。ゲート電極３５とＬＤＤサイドスペーサ９１のセルフアラインでｎ⁺型のソース領域３６とｐ⁺型領域８４を形成できる。 （もっと読む）