【課題】信号出力のリニアリティを確保して、固定パターンノイズの発生を抑制する事ができる固体撮像装置を提供する。
【解決手段】変調トランジスタは、環状ゲート６と、前記環状ゲートの内側に形成されたソース領域７と、前記環状ゲートの外側に形成されたドレイン領域８と、前記ソース領域と前記光電変換素子との間に位置する前記環状ゲートの下方に形成されたキャリアポケットであって、前記光電変換素子からの光発生電荷を保持して前記変調トランジスタの閾値を変化させる前記キャリアポケット１０と、を含み、前記環状ゲートと前記光電変換素子とが隣り合う領域における前記キャリアポケットの外縁辺から前記環状ゲートの外縁辺までの距離は、前記環状ゲートと前記光電変換素子とが隣り合う領域以外の領域における前記キャリアポケットの外縁辺から前記環状ゲートの外縁辺までの距離とは異なる。 （もっと読む）

【課題】高感度画素と低感度画素の感度比が固定だと、使用時に任意に変更することができないし、感度比の誤差も大きい。
【解決手段】電子シャッタ動作が可能なＣＭＯＳイメージセンサ１０において、垂直駆動回路１３による電子シャッタ動作によって隣接行で蓄積時間を変える、例えば偶数行の各画素（図中、斜線画素）については蓄積時間を長く設定し、奇数行の各画素（図中、白抜き画素）については蓄積時間を短く設定することで、偶数行の各画素の感度を高し、奇数行の各画素の感度を低くする。これにより、各画素の感度については蓄積時間で設定できるため、高感度画素と低感度画素の感度比を蓄積時間の比として使用時に制御可能とし、また当該感度比を蓄積時間の比としてより正確に設定可能とする。 （もっと読む）

【課題】イメージセンサー及びその形成方法を提供する。
【解決手段】フォトダイオードが形成された半導体基板上に下部モールド絶縁層と、ダミーパターンが内部に形成された上部モールド絶縁層を順次に形成する。ダミーパターンを除去して下部モールド絶縁層を露出させ、露出された下部モールド絶縁層を異方性エッチングして空洞領域を形成する。これにより、異方性エッチング量を減少させて空洞領域の側壁を殆ど垂直に形成させてフォトダイオードのオープン領域である空洞領域を極大化させうる。 （もっと読む）

【課題】 ＣＭＯＳ固体撮像装置において、多層配線の膜厚を薄くしても、パッド電極に対するボンディング強度を増し、信頼性の向上を図る。
【解決手段】 光電変換素子３３及びトランジスタ３８からなる画素２２と、この画素２２に接続される多層配線３６とを有し、多層配線３６に接続されたパッド電極２５が積層膜（３６２′、３６３′）により形成されて成る。 （もっと読む）

【課題】本発明は、光電変換部と信号走査回路とを含む複数の画素が二次元状に配置されてなるＣＭＯＳセンサにおいて、埋め込みフォトダイオード１３に蓄積された信号電荷を最大限に読み出すことができるようにする。
【解決手段】たとえば、Ｐ型基板１１の表面には、光電変換部となる埋め込みフォトダイオード１３、信号検出部１４、および、信号走査回路１５が形成されている。また、Ｐ型基板１１の表面上には、少なくとも一部が、埋め込みフォトダイオード１３の中心部１３ａからの距離が一定とされる結像領域１３ｂの外周部に近接するようにして配置された読み出し用ゲート電極２１が設けられている。 （もっと読む）

【課題】間引きの条件や転送不良による縦筋の発生を抑制することができる固体撮像素子を提供。
【解決手段】CCD固体撮像素子10は、一行単位に扱う受光素子12において、トランスファシフトゲート16だけを有する実線22（第１の行単位）と、トランスファシフトゲート16と対角する位置にトランスファシフトゲート18が配設される一点鎖線20（第２の行単位）とを含み、信号電荷を読み出す条件に応じて読み出すことにより、同一の垂直転送路14に卓越した色の信号電荷と微少な色の信号電荷とが並ぶことを回避する。 （もっと読む）

【課題】高画素化に対応させ、受光素子の感度を調整し易くすることができる固体撮像素子を提供。
【解決手段】CCD固体撮像素子10は、垂直転送路14の本数を一列おきに間引き、高感度画素16では相対的に感度を高くし高画素化しても信号電荷の十分な生成を可能にし、低感度画素18では相対的に低くした実画素の情報として信号電荷を読み出す。このように見かけ上、空間的に異なる位置に高感度画素16および低感度画素18を配置することができる。フィールドシフトゲート22および24から異なるタイミングで読み出すことにより、感度コントロールが容易で正確にできる。 （もっと読む）

【課題】所望のレンズ形状を確実に得るためのプロセス管理に適したマイクロレンズの製造方法及びこれを用いて製造した固体撮像素子を提供する。
【解決手段】 透光性を有する平坦層上にレジスト膜を形成し、該レジスト膜をパターニングして複数個の第１のレジストを形成し、これら第１のレジストを加熱するリフロー処理により各第１のレジストの表面形状をレンズ状にし、さらにエッチング処理により前記各第１のレジストの表面形状を下層に転写して複数のマイクロレンズを隣接して形成するマイクロレンズの製造方法であって、平坦層上のマイクロレンズの形成位置とは異なる領域に、エッチング処理前の第１のレジストに対する隣接レジスト間のギャップ長よりも広い間隔で第２のレジストを複数形成し、第１のレジストと第２のレジストの双方を共にエッチング処理するようにした。 （もっと読む）

【課題】 膜のエッジの直線性が良好で、耐候性に優れた反射防止膜の提供にあり、特に、固体撮像素子に適用した場合、パターンがカラーフィルタの画素の領域を侵す恐れがなく、反射防止効果の経時劣化が軽減された反射防止膜により、迷光による偽信号の発生が軽減され色欠陥のない固体撮像素子を提供する。
【解決手段】 樹脂成分中に平均一次粒子径３０ｎｍ以下の黒色着色剤が分散されてなることを特徴とする反射防止膜用組成物、及びそれを用いて形成された固体撮像素子用反射防止膜、並びに該反射防止膜を有する固体撮像素子。 （もっと読む）

【課題】 低コストで低雑音の光電変換装置を提供すること。
【解決手段】 入射した光の量に応じて出力電位が変化する複数の光電変換手段と、それぞれの光電変換手段の出力に接続された複数のリセット手段と、それぞれの光電変換手段の出力に接続された、光電変換手段の出力電位を増幅する複数の増幅手段と、それぞれの増幅手段の出力を読み出す複数の信号読み出し手段と、読み出されたそれぞれの出力信号を一時的に保持する複数の保持手段とを有する光電変換装置とした。 （もっと読む）

【課題】 色分離性能が高く感度も高い光電変換膜積層型固体撮像素子を提供する。
【解決手段】 共通電極膜１３，１７，２１と画素対応の画素電極膜１１，１５，１９とによって挟まれた光電変換膜１２，１６，２０が絶縁層１４，１８を介して半導体基板１の上に少なくとも３層積層される光電変換膜積層型固体撮像素子において、前記３層のうちの最上層の光電変換膜２０を粒径が１．０ｎｍ以上２．０ｎｍ以下の半導体結晶によるナノ粒子で形成し、前記３層のうちの中間層の光電変換膜１６を粒径が１．５ｎｍ以上３．０ｎｍ以下の半導体結晶によるナノ粒子で形成し、前記３層のうちの最下層の光電変換膜１２を粒径が２．５ｎｍ以上の半導体結晶によるナノ粒子で形成し、前記ナノ粒子の夫々を平均膜厚０．５ｎｍ〜２．０ｎｍの絶縁膜で被覆して構成する。 （もっと読む）

【課題】飽和出力、感度などのセンサ特性を損なわず、且つ、白点の発生やシェーディング発生をなくして総合的なセンサ特性を向上させること。
【解決手段】ゲート電極を形成する際に、ウェルタップ３の形成位置を規定するポリシリコン隔壁部１０を微細に加工できるポリシリコンで形成し、この隔壁部１０の内側のウェル層の表面から内部に向けてウェルタップ領域（Ｐ＋）を形成することによって、その形成位置を、二つのフォトダイオード部の間でＮ−型領域層４に近接しない位置に精度良く規定することができる。その際、ポリシリコンは微細加工ができるため、フォトダイオード部をできるだけ大きくし、且つ、その間にあるウェルタップ領域（Ｐ＋）がフォトダイオード部に近接しないような位置にウェルタップ３を形成する。 （もっと読む）

【課題】 画素面積を拡大させることなく、ダイナミックレンジ拡大が可能な画素構造を提供する。
【解決手段】 本発明は、入射した光を光電変換する光電変換部と、生成した電荷をフローティングディフュージョン領域へ転送するための第１の転送部と、該フローティングディフュージョン領域に転送された電荷に基づいて増幅した信号を出力するための増幅部と、を含む単位画素を複数含む撮像領域を有する撮像装置であって、前記光電変換部とは別に、前記光電変換部で生成した電荷の少なくとも一部を蓄積する電荷蓄積領域と、前記光電変換期間内の一期間に、該光電変換で生成した電荷の少なくとも一部が、前記電荷蓄積領域で蓄積されることを特徴とするものである。 （もっと読む）

【課題】超微細な線幅のデザインルールが適用される素子から所望の動作速度と光感知特性とを得ることができ、画素領域のセンシングノードである浮遊拡散領域の漏れ電流の発生を抑制することができるＣＭＯＳイメージセンサ、その画素及びその製造方法を提供すること。
【解決手段】ＣＭＯＳイメージセンサは、埋込型フォトダイオード（ＢＰＤ）及び浮遊拡散領域（４２４Ａ）を有し、単位画素を構成する素子が形成された画素領域と、前記単位画素から出力されるデータを処理するＣＭＯＳ素子が形成されたロジック領域とを備え、前記画素領域の上部表面全体にサリサイドブロッキング層（４５０）が形成され、前記ロジック領域の前記ＣＭＯＳ素子のゲート電極及びソース／ドレイン拡散領域（４２６Ａ，４２６Ｂ）の上部表面にサリサイド層（４７０）が形成されている。 （もっと読む）

【課題】 色分離に優れ、感度の高い光電変換膜積層型固体撮像素子を提供する。
【解決手段】 共通電極膜１４と画素対応の画素電極膜１１とによって挟まれた光電変換膜１３が半導体基板１の上に積層され、画素電極膜１１と半導体基板１に形成された電荷蓄積部２とが柱状電極２５で接続される光電変換膜積層型固体撮像素子において、光電変換膜１３を多孔質シリコン層で構成する。多孔質シリコン層は、気相で形成したナノシリコン膜に比べてナノシリコン同士が比較的近接して並んでおり、キャリアの弾道現象とそれに伴うアバランシェ増幅が起き易く、量子効率の向上を図れる。このため、感度が高く高度の色分離が可能となる。 （もっと読む）

【課題】転送チャネル領域のｎ型不純物の濃度を高くする場合にも、ブルーミングの発生および暗電流の増大を抑制することが可能な固体撮像装置を提供する。
【解決手段】この固体撮像装置では、所定の画素１のゲート電極１２ａと、所定の画素１に隣接する画素１のゲート電極１２ｂとは、間隔Ｄを隔てて設けられており、ｎ型シリコン基板２の主表面に位置するｎ型の転送チャネル領域７の間隔Ｄに対応するｎ型不純物領域８には、転送チャネル領域７の間隔Ｄに対応するｎ型不純物領域８以外の領域に含まれるｐ型不純物よりも多くのｐ型不純物が導入されている。 （もっと読む）

【課題】フローティングジャンクションでの寄生容量の増加を抑え、配線を簡素化したＣＭＯＳイメージセンサを提供するものである。
【解決手段】 二次元的に行方向及び列方向に配置されたユニットセル２ｎ１，２ｎ２は、フローティングジャンクションＦＪ１、ＦＪ２を中心にして横長形状と縦長形状の画素を交互に配置した１組４画素のセルと、フローティングジャンクションに結合した複数の読出し用トランジスタ（Ｔｒ１〜Ｔｒ４）と、隣接する行方向のセル間の一方の行端部に配置したリセットトランジスタＴｒ１５，Ｔｒ２５と、他方の行端部に配置されたアドレストランジスタＴｒ１７，Ｔｒ２７と、このアドレストランジスタに直列に接続されたアンプ用トランジスタＴｒ１６，Ｔｒ２６と、を有して成り、さらに行方向に配置したユニットセルの行間にそれぞれアドレス／リセット配線ＡＤＤ／ＲＳＴ−２を配置する。 （もっと読む）

【課題】水平信号線に供給されるバイアス電圧における電源電圧の影響を無くし、低雑音の固体撮像装置を提供する。
【解決手段】水平信号線９に、水平信号線リセットトランジスタ１０を介してバイアス電圧を供給するバイアス電圧発生回路１１を、ドレインに電源電圧１３が接続され、ゲートが接地されたデプレッション型トランジスタ１５と、ドレインにデプレッション型トランジスタ１５のソースが接続され、ゲートおよびソースが接地されたデプレッション型トランジスタ１６とで構成し、デプレッション型トランジスタ１５のソース電圧をバイアス電圧とする。 （もっと読む）

【課題】ジャンクションＦＥＴが形成されることを防止して黒スミアを抑制する。
【解決手段】 光電変換素子と該光電変換素子の隣に形成されたトランジスタとを含む固体撮像装置の製造方法において、前記光電変換素子及び前記トランジスタの形成領域の一導電型の基板に、逆導電型の第１拡散層を形成する工程と、前記光電変換素子の形成領域の前記第１拡散層上に一導電型の第２拡散層を形成する工程と、前記トランジスタの形成領域の前記第１の拡散層上に、前記第２拡散層と連続するように一導電型の第３拡散層を形成する工程と、前記第３拡散層上方の前記基板上方に開口部を有するゲート電極を形成する工程と、前記ゲート電極の前記開口部に位置する前記基板上に導電材料による注入制御層を形成する工程と、前記ゲート電極及び注入制御層上に絶縁膜を形成する工程と、前記絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを介して不純物を導入して、基板表面近傍にソース領域を形成する工程とを具備したことを特徴とする。 （もっと読む）

【課題】ショット雑音について低雑音化することができるイメージセンサを提供する。
【解決手段】複数の光電変換素子ＰＤをアレイ状に配置したイメージセンサにおいて，光電変換素子ＰＤにより生成される電荷を蓄積する蓄積容量Ｃｉｎｔと，当該蓄積容量をリセット電位にリセットするリセットトランジスタＲＳＴと，蓄積容量の電圧を転送する第１及び第２のサンプルホールドトランジスタＳＨ１，２と，ホールドされた電圧を垂直バス線ＶＢに読み出す回路を有する。この読み出し回路は，フレーム期間において，第１のサンプルホールドトランジスタで電荷を当該蓄積容量に蓄積し，次いで，蓄積容量をリセットした後，第２のサンプルホールドトランジスタでも電荷を当該蓄積容量に蓄積する。そして，出力回路が，第１の蓄積電圧と，第２の蓄積電圧とを合成する。 （もっと読む）