【課題】 本発明の実施形態によれば、単方向電流で書き込みが可能であり、微細化が可能な磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路を提供することができる。
【解決手段】 磁気メモリ素子は、磁化が可変の第１の強磁性層と、第１のバンド及び第２のバンドを有する第２の強磁性層と、前記第１の強磁性層と前記第２の強磁性層との間に設けられた非磁性層と、を備える。 （もっと読む）

【課題】４個のトランジスタと２個のＭＴＪ素子からなり、電源を印加しないでも不揮発性メモリとして動作するＳＲＡＭからなる半導体記憶装置を提供する。
【解決手段】第１及び第２のインバータ２，４と第１及び第２の転送用ＭＯＳＦＥＴ３，５とを含むメモリセル１からなるＳＲＡＭにおいて、第１及び第２のインバータ２，４はスピン注入型のＭＴＪ素子６，８と駆動用ＭＯＳＦＥＴ７，９とからなり、これらのインバータ２，４からフリップフロップ回路が構成され、第１及び第２のインバータ２，４の出力端子は、それぞれ第１及び第２の転送用ＭＯＳＦＥＴ３，５を介してビットライン及びビットラインバーに接続され、第１及び第２の転送用ＭＯＳＦＥＴ３，５のゲートは、同一のワードラインに接続される。従来のＳＲＡＭに比較してメモリセルの面積が小さく、高速で低消費電力の不揮発性メモリが得られる。 （もっと読む）

【課題】 スタティックノイズマージンを損なうことなく、揮発性記憶部および不揮発性記憶部間のストアとリコールを行える不揮発性メモリセルを提供する。
【解決手段】 不揮発性記憶部１２は、揮発性記憶部１１のノードＶ１とバイアス供給ノードＮＳとの間に直列に介挿されたＮチャネルトランジスタＴｗ１および抵抗変化型素子Ｒ１と、揮発性記憶部１１のノードＶ２とバイアス供給ノードＮＳとの間に直列に介挿されたＮチャネルトランジスタＴｗ２および抵抗変化型素子Ｒ２を有する。ストア時、ＮチャネルトランジスタＴｗ１およびＴｗ２はＯＮとされ、抵抗変化型素子Ｒ１およびＲ２は、ノードＶ１（Ｖ２）からバイアス供給ノードＮＳに向かう電流を通過させたときに高抵抗となり、逆方向の電流を通過させたときに低抵抗となる。リコール時は、揮発性記憶部１１のフリップフロップに対する電源電圧を立ち上げる。 （もっと読む）

【課題】故障率及び消費電力を充分に小さくすることができる不揮発性記憶素子を提供する。
【解決手段】複数のメモリセルが配列された不揮発性記憶素子１００であって、複数のメモリセルのそれぞれは、端子Ａと端子Ｂとを有するインバータ部と、端子Ａとビット線１４０との導通及び非導通を切り替える選択トランジスタ１２０と、端子Ｂとビット線１４１との導通及び非導通を切り替える選択トランジスタ１２１と、一端が端子Ａに接続された固定抵抗１３０と、固定抵抗１３０の他端と信号線１４４との導通及び非導通を切り替える制御トランジスタ１２２と、一端が端子Ｂに接続され、固定抵抗１３０より高抵抗又は低抵抗となることが可能な可変抵抗１３１と、可変抵抗１３１の他端と信号線１４４との導通及び非導通を切り替える制御トランジスタ１２３とを備える。 （もっと読む）

【課題】ＭＴＪ素子を用いた不揮発性メモリ回路では、電源立ち上げ時にＭＴＪ素子の抵抗値によりメモリの記憶内容が決まる。しかしながら、電源電圧が低いときはＭＯＳトランジスタの抵抗が非常に大きいため、ＭＴＪ素子の抵抗値の影響が非常に小さい。そのため、電源電圧が低いときにＭＯＳトランジスタの抵抗値のばらつきにより誤動作を引き起こしやすく、高い信頼性が得られない。信頼性の高い不揮発性メモリ回路を提供することを可能にする。
【解決手段】６トランジスタ（１１，１２，１５，１６、２１，２２）で構成されるメモリセルにおいて、トランジスタ１２及びトランジスタ１６をｎ型スピンＭＯＳトランジスタとする。 （もっと読む）

【課題】有限バイアス印加時のスピントランジスタのIDP/IDAP比の劣化を防止する。
【解決手段】本発明の例に係わるスピントランジスタは、磁化方向が不変の第１強磁性層と、磁化方向が可変の第２強磁性層と、第１強磁性層と第２強磁性層との間のチャネルと、チャネル上のゲート電極とを備え、第２強磁性層の磁化方向によりデータを記憶する。読み出し動作時に第１強磁性層から第２強磁性層へ電子を流し、かつ、第１強磁性層に用いる強磁性体は、高エネルギー側と低エネルギー側に二つのマイノリティースピンバンドを有し、二つのマイノリティースピンバンドのギャップの中央よりも高エネルギー側にフェルミ準位を有する。 （もっと読む）

【課題】不揮発的にコンフィギュレーションデータを格納し、かつ高速でコンフィギュレーションを実行することのできるプログラマブル・ロジック装置を実現する。
【解決手段】プログラマブル・ロジック装置の内部状態を設定するプログラム素子（ＰＥ）を、可変磁気抵抗素子（ＴＭＲ０，ＴＭＲ１）とインバータラッチ（ＩＶ０，ＩＶ１）とで構成する。可変磁気抵抗素子にコンフィギュレーションデータを格納し、インバータラッチのストレージノード（ＮＭ０，ＮＭ１）へのデータ転送時にインバータを構成するトランジスタ（ＰＴ０，ＰＴ１，ＮＴ０，ＮＴ１）のバックゲートバイアスをフォワードバイアス状態に設定するなどのデータ転送アシストを行う。 （もっと読む）

【課題】磁場安定性及び熱安定性を保持しつつ、微細化かつ省電力化ができる光アシスト型磁気記録装置を提供する。
【解決手段】半導体から構成され発光する発光素子層を有する発光素子基板と前記発光素子基板上にモノリシックに形成され、光照射で磁化が誘起される強磁性体からなる光誘起磁性体層とを備えることを特徴とする。 （もっと読む）

【課題】トランジスタ及びその製造方法に関して、新たな構造のスピントランジスタ及びその製造方法を提案すること。
【解決手段】磁性体で形成された層を含んでいる第１のソースドレイン層と；前記第１のソースドレイン層上に形成されており、半導体で形成された層を含んでいる、チャネル層と、前記チャネル層上に形成されており、磁性体で形成された層を含んでいる、第２のソースドレイン層と、を含む突起構造と；前記チャネル層の側面に形成されたゲート絶縁膜と；前記ゲート絶縁膜の表面に形成されたゲート電極と；を具備することを特徴とする縦型スピントランジスタ。 （もっと読む）

【課題】集積回路メモリ装置は、集積回路基板及び前記集積回路基板上のマルチビットのメモリセルを備える。
【解決手段】前記マルチビットのメモリセルは、前記マルチビットのメモリセルの第１特性を変えることによって第１データビットを貯蔵し、前記マルチビットのメモリセルの第２特性を変えることによって第２データビットを貯蔵する様に構成される。更に、前記第１及び第２特性等は互いに異なる様に設定される。また、その製造方法等が開示される。 （もっと読む）

【課題】 信頼性高く不揮発記憶を書き込めるようにする。非記憶と不揮発記憶の両方、一時記憶(揮発記憶)と不揮発記憶の両方を一つの回路で行い得るようにする。
【解決手段】 前段回路の情報を状態検地強調回路Aを介して本段回路に書き込む。制御信号V selectがL、即ち/V selectがHの時、回路Aでは小電圧のVcc0とVss0が選択され、これが前段回路に印加される。この時、本段回路のn-Tr2のゲート-p型基板端子間には0V以上Vcc0-Vss0以下の電位しか印加されないのでオフとオンの判別が可能な程度にチャネル抵抗は変化するが十分な不揮発記憶書き込みを行うほどではない。V selectがH、即ち/V selectがLに変わると、回路Aでは大電圧のVcc3とVss3が選択され、これが前段回路に印加される。V selectがHになる直前のVnの論理がHならば、n-Tr2には不揮発オン状態の書込が行われ、p-Tr2には不揮発オフ状態の書込が行われる。 （もっと読む）

【課題】メモリセルを微細化してもビット情報の高い熱擾乱耐性を保ち、大容量化を実現する。
【解決手段】磁気抵抗効果素子は、膜面に対して垂直方向に向く第１の磁化２２を有する固定層１２と、膜面に対して垂直方向に向く第２の磁化２１を有し、スピン偏極電子の作用により第２の磁化２１の方向が反転可能な記録層１１と、固定層１２と記録層１１との間に設けられ、固定層１２に対向する第１の面と記録層１１に対向する第２の面とを有する非磁性層１３とを具備し、記録層１１の飽和磁化Ｍｓは、書き込み電流密度をＪｗ、記録層１１の膜厚をｔ、定数をＡとするとき、０≦Ｍｓ＜√｛Ｊｗ／（６πＡｔ）｝の関係を満たし、Ａはｇ’×ｅ・α／（ｈ／２π×ｇ）、ｇ’はｇ係数、ｅは電気素量、αはギルバートのダンピング定数、ｈはプランク定数、gは第１及び第２の磁化２１，２２が平行に配列しているときのスピントランスファーの効率である。 （もっと読む）

シングルチップは、基板と、少なくとも１つの磁気抵抗メモリ層とを有する。基板は、下地メモリ及び制御回路を有する。磁気抵抗メモリ層は、基板上に位置し、制御回路により制御された複数の磁気抵抗ランダムアクセスメモリセルを有する。 （もっと読む）