【課題】高い強固であり、且つ高い信頼性を有するデータ処理システムを提供する。
【解決手段】データ処理システムは、周辺装置用バスインタフェースと動作可能に接続された第１マスタと、周辺装置用バスインタフェースに動作可能に接続された複数の周辺装置とを含む。第１マスタは、前記周辺装置用バスインタフェースを介して複数の周辺装置の各々と通信する。該データ処理システムにおける方法は、第１マスタによって設定情報を複数の周辺装置のうちの第１周辺装置に書き込みを開始することを含む。書き込み開始に応答して、第１周辺装置に格納するために周辺装置用バスインタフェースを介して設定情報が供給される。設定情報の第１エラーシンドロームは、周辺装置用バスインタフェースによって生成される。供給された設定情報は第１周辺装置に格納され、第１エラーシンドロームは周辺装置用バスインタフェースの記憶回路に格納される。第１エラーシンドロームは、次のエラー検出中に、設定情報の完全性をチェックするように使用され得る。 （もっと読む）

ａ）データを複数のデータサブセット（Ａ，Ｂ）に分割し、ｂ）複数のデータサブセット（Ａ，Ｂ）からパリティデータ（Ｐ）を生成することで、前記複数のデータサブセットのうちの１つ又は複数のデータサブセットが、残りデータサブセットとパリティデータ（Ｐ）とから再生成されるようにすることにより、データを記憶、検索、送信、又は受信する。ステップａとｂとが、前記複数のデータサブセット及び前記パリティデータの各々に対して繰り返されることにより、更なるデータサブセットと更なるパリティデータとが生成され、ｄ）前記更なるデータサブセットと前記更なるパリティデータとが別々の記憶場所（３８０）に記憶されるか、又は送信される。 （もっと読む）

【課題】ＩＤコードをより確実に切り替えるＣＰＵポート設定方法を提供する。
【解決手段】
ＣＰＵポート設定方法は、２つのＩＤコードを４つのビット値の組で各々冗長に表現し、該組の各々は４つのビットで相互に値が異なり、ＣＰＵ２の入力ポートの一部分をＩＤポート１０(a、b、c、d)として割り当て、２つのＩＤコードのうち１つに対応するビット値の組をＣＰＵ２に読み取り可能に設定し、ＩＤポート１０を介してビット値の組を読み込み、読み込んだビット値の組が２つのＩＤコードのいずれのビット値の組に一致するかを判定し、一致した場合、当該ＩＤコードを採用し、読み込まれたビット値の組が２つのＩＤコードのいずれかのビット値の組から１ビットで値が異なっている場合、読み込まれたビット値の組を、異なる当該ＩＤコードのビット値の組に訂正し、該ＩＤコードを採用する、各工程を備える。 （もっと読む）

【課題】データの完全性を保守するための方法および装置が提供される。
【解決手段】ある局面の方法に従うと、物理的なチェックサム計算がデータブロック上で行なわれる（４０４）。物理的なチェックサム計算を行なった後、論理チェックが、データブロック内に含まれるデータ上で行なわれる（４０６）。データブロックが論理チェックをパスすると、データブロックは不揮発性メモリに書込まれ得る（４１０）。その後、データブロックが不揮発性メモリから読出されると、物理的なチェックサム検証手順がデータブロック上で行なわれて（４１２）、データブロック内に含まれるデータ上で論理チェックが行なわれた後にデータブロックが破損したかが判断される。 （もっと読む）

【課題】複数の符号化率に対応する低密度パリティ検査符号において、回路規模を縮小しつつ、かつ、パンクチャの適用による性能の劣化を抑えることの可能な，情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法を提供する。
【解決手段】検査行列により定義される低密度パリティ検査符号を符号化する情報符号化装置１００において、パンクチャ開始位置を記憶するパンクチャ開始位置記憶部１７６と、パンクチャ終了位置を記憶するパンクチャ終了位置記憶部１７７と、所定の検査行列により定義される低密度パリティ検査符号の符号化をする符号化部１５５と、パンクチャ開始位置からパンクチャ終了位置の範囲の符号語データを削除する符号語データ削除部１５６とを備え、検査行列は、列方向に行重みと同数となるように複数の部分行列に分割すると、１つの部分行列の行重みが全て１となるものである。 （もっと読む）

【課題】ブートプログラムのオンライン書き替えに、端末機能を確保し、操作者の過失等にもプログラムの破損を回避および自動修復を可能にする。
【解決手段】フラッシュＲＯＭにはブートプログラム・コア１Ｃとブートプログラム本体１Ａ、１Ｂおよびチェックサムを書き込み、ＲＡＭ上にコピーされたプログラム本体１Ａは、新ブートプログラムと新チェックサムを受信してその正当性を確認し（Ｓ３）、プログラム本体１Ｂとそのチェックサムを消去し（Ｓ４）、この部分に新ブートプログラムと新チェックサムへ書き替え（Ｓ５）、プログラム本体１Ａとそのチェックサムを消去し（Ｓ６）、この部分に新ブートプログラム本体と新アプリチェックサムへ書き替える（Ｓ７）。ブートプログラム・コア１Ｃは、プログラム本体１Ａに異常が見受けられた場合にプログラム本体１Ｂの正当性を判定し、プログラム本体１Ｂをプログラム本体１Ａにコピーすることを含む。 （もっと読む）

例えば、幅広螺旋における２次元記録に関してビット検出を実行するとき、幅広螺旋のビット行の検出は非常に複雑になる。この複雑度を低下させるために、隣接行のサブセットに関して、検出が実行される。全ての検出と共に、サブセットは、幅広螺旋の幅をカバーする検出を結果としてもたらす。単一の検出器を用いて連続して検出を実行することに代えて、複数の検出器が用いられ、ここでは、各々の検出器は隣接検出器から得られるサイド情報を用いる。サイド情報は検出の信頼度を改善し、幅広螺旋の全幅に亘る検出に到達するサブセットの検出に繋がる。
（もっと読む）

【課題】 ペア・アンド・スペア構成の２重化システムにおいて、誤り検出回路、通信インターフェイスおよび制御側システムと待機側システムを接続している通信路が２重化されていないために、これらの故障が発生すると誤ったデータをメモリに書き込んでしまうという課題があった。また、これらの全てを２重化すると、コスト、実装スペース共に増大してしまうという課題もあった。
【解決手段】 サブシステムのそれぞれに誤り検出回路を設け、これらの誤り検出回路で受信したデータからチェックコードを計算し、このチェックコードと受信したチェックコードが一致したときのみ、サブシステム内のメモリ装置にデータを書き込み、一致しないときにエラー処理を行うようにした。通信インターフェイスと通信路をも２重化しなくても、これらの故障によってシステムが誤動作することはない。 （もっと読む）

【課題】 データビットのエラーの発生を、自身のビットのみで容易に簡単に検出すること。
【解決手段】 データビットを差動インタフェース形式で伝送した場合、受信側において、差動アンプを介して受信してこの差動アンプ出力３０を、２つの比較器３１，３２により、互いに異なる閾値Ｖ１，Ｖ２によりそれぞれ比較し、これら比較結果をＥＸＯＲ回路３３にてＥＸＯＲ演算して一致判定し、一致している場合は、エラー無し、不一致の場合には、エラー有りとして、エラー検出有無信号４２１を出力するよう構成する。これにより、１ビットのエラーの有無が、自身のビットのみにより判定可能となる。 （もっと読む）