【課題】ＯＳによる処理内容を大きく変更することなく、仮想アドレス空間を利用した安全なアクセス制御を可能とするデータ処理装置を提供する。
【解決手段】データ処理装置（１、２、３）は、物理アドレスによってアクセスされ、仮想アドレスを用いてアクセス制御を行う回路モジュール（１１、３１、４１）が、仮想アドレスを物理アドレスにアドレス変換するための処理を行うメモリ管理部（１６、３６、４６）を介して中央処理装置により設定された条件にしたがって動作を開始した場合、前記中央処理装置によるそのときの仮想アドレス空間と物理アドレス空間の対応を変更する処理を抑止する。 （もっと読む）

【課題】キャッシュコントローラ内のキャッシュデータを破棄する際、プロセッサによる処理の負荷を軽減することができるキャッシュコントローラを提供する。
【解決手段】マスタからのアクセスが無効化範囲設定部１２１の条件に合致すると判定された場合、キャッシュコントローラ１１０は、無効化判定回路１２０及びタグメモリ改変部１２２により、タグメモリ１１１内の該当するアドレスのＶＡＬＩＤフラグ１１３を強制的にリセットする。これにより、ＶＡＬＩＤフラグがリセットされた、該当するアドレスのキャッシュデータはメモリ１０４に書き戻されることなく破棄される。そして、マスタによってアクセスされるデータが該当するアドレスに従って上書きされる。 （もっと読む）

【課題】光ディスク装置とフラッシュメモリ等の高速アクセス可能なメモリを組み合わせたハイブリッドドライブ装置において、より大容量の高速アクセス可能なメモリを追加出来る拡張メモリ付きハイブリッドドライブ装置を提供すること。
【解決手段】光ディスク装置と、該光ディスク装置の制御部５０に接続された高速アクセス可能なＳＤＲＡＭとを有するハイブリッドドライブ装置において、インターフェース変換回路２０を介して大容量メモリ３０を追加する。インターフェース変換回路２０は、ＦＰＧＡを用いたＳＤＲＡＭ−ｅＭＭＣ Ｂｒｉｇｅであり、大容量メモリ３０のアドレスは、大容量メモリアドレス指定用レジスタによって指定される。 （もっと読む）

【課題】各制御装置から各カードにアクセスできるアドレス空間領域の大きさを制御装置の数に依存せずに維持したまま、競合を回避する制御手順を省略し、カード制御にかかる時間を短縮することができるバス変換回路を実現する。
【解決手段】複数の制御装置が接続される第１のバスとこの第１のバスとは異なる種類の第２のバスとの間に配置され、第１のバスを介して入力された制御装置からのパケットに含まれる第１のアドレスを第２のバスの第２のアドレスに変換するバス変換回路において、制御装置毎に第２のバスのベースアドレスを記憶し、パケットに含まれる制御装置を特定する固有値に応じて、制御装置に対応したベースアドレスを用いて第１のアドレスを第２のバスの第２のアドレスに変換する。 （もっと読む）

【課題】ＩＯ ＴＬＢ（I/O Translation Look aside Buffer）でキャッシュミスした場合にＤＭＡが待たされることを防止する。
【解決手段】ＩＯＶ（I/O Virtualization） ＨＢＡ（Host Bus Adapter）に対応したＤＭＡ（Direct Memory Access）セキュリティチェック回路が、ＨＢＡからのＤＭＡリード要求に対しディスクリプタフェッチを検知した場合に、当該ＤＭＡリード要求のリプライデータの中から抽出した論理アドレスと、当該リプライデータに含まれるリクエストＩＤとが同じゲスト空間のものであるかを判定し、同じゲスト空間のものである場合に当該リプライデータに含まれるアドレスが適切であると判断する。 （もっと読む）

【課題】TLBの機能をキャッシュメモリ上で実現して、回路量の削減を図ることができ、さらにタスク切り替えの応答性が向上したプロセッサを提供する。
【解決手段】仮想アドレスキャッシュメモリは、TLBの書き換えが発生したときにエントリデータの書き換えを行うTLB仮想ページメモリ２１と、仮想ページタグ又はページオフセットをキャッシュインデックスとしてキャッシュデータを保持するデータメモリ２３と、キャッシュインデックスに対応して前記データメモリに記憶された前記キャッシュデータのキャッシュステートを保持するキャッシュステートメモリ２４と、TLBの書き換えが発生したときに、保持している物理アドレスの書き換えを行う第１の物理アドレスメモリ２２と、TLBの書き換えの発生後、データメモリへの前記キャッシュデータを書き込むときに保持している物理アドレスの書き換えを行う第２の物理アドレスメモリ２５とを有する。 （もっと読む）

【課題】ＣＰＵからメモリへのアクセス時間を短縮する。
【解決手段】内部メモリ２０６は外部メモリ２０３に格納されているデータの複製を所定サイズのデータブロック単位で格納している。読み出し対象データの複製が内部メモリ２０６に格納されていない場合に、メモリアクセス制御プログラム２１０は、読み出し対象データを外部メモリ２０３から読み出し、読み出した読み出し対象データをＣＰＵ２０１の読み出し要求元に供給し、その後、メモリアクセス制御プログラム２１０は、読み出し対象データを含むデータブロックを外部メモリ２０６から読み出し、ＤＭＡコントローラ７０３を用いて、読み出したデータブロックを内部メモリ２０６に格納する。 （もっと読む）

【課題】ユーザー空間で確保されたメインメモリ領域であって、物理アドレス空間においては離散的にマッピングされるメインメモリ領域に高速に取り溢しなくデータを転送する。
【解決手段】ユーザー空間でデータの転送先となるメモリ領域を確保した時点でその領域に対応する物理アドレスをカーネル空間で取得し、ＤＭＡ転送制御装置３００が具備するディスクリプタ格納メモリ３０４に予め総ページ数、各ページの先頭物理アドレス、各ページの転送サイズ情報をデータの転送に必要な転送情報として記録してからＤＭＡ転送を開始する。ＤＭＡ転送制御装置３００はページ単位の転送が完了したタイミングで残りページ数をデクリメントするとともに、次ページの転送情報をディスクリプタ格納メモリ３０４から取得できるので、ＣＰＵがページ単位の転送完了を認識する必要はなく、高速なデータ転送が可能となる。 （もっと読む）

【課題】データプロセッサにおいて、ＣＰＵからの転送条件の設定に従ったデータ転送制御に際し、信頼性の高い記憶保護を行う。
【解決手段】データプロセッサ（１０）において、データの転送制御を行う転送制御装置（１０５）は中央処理装置（１０１）の転送制御を行うメモリ管理部（１１５）で記憶保護に利用される識別情報を保持する。前記転送制御装置は前記中央処理装置の設定にしたがって転送用のアドレスを生成するとき、転送用のアドレスに対応した識別情報と転送条件等設定時の中央処理装置の識別情報との一致を条件に転送開始を開始する。 （もっと読む）

【課題】キャッシュメモリと実メモリのデータ一貫性を保つとともに、ＣＰＵの処理の負荷を減らすことができるようにする。
【解決手段】キャッシュ機能を備えたマイクロプロセッサシステムにおけるデータ転送を制御するＤＭＡ（Direct Memory Access）コントローラであって、キャッシュラインサイズのアラインメント情報に基づく転送制御を行う転送制御手段を有するようにして、ＤＭＡ転送時、キャッシュメモリとメモリ装置との一貫性を保つために、一貫性棄権領域をＣＰＵによる計算処理によって算出する負荷を無くすことができるようにする。 （もっと読む）

【解決手段】
コンピュータシステムのシステムメモリへのＩ／Ｏデバイスによる要求を制御するためのＩＯＭＭＵは、制御論理及びキャッシュメモリを含む。制御論理は、Ｉ／Ｏデバイスからの要求において受信されるアドレスをトランスレートしてよい。要求が処理アドレス空間識別子（ＰＡＳＩＤ）プレフィックスを伴うトランザクション層プロトコル（ＴＬＰ）パケットを含む場合には、制御論理は２レベルのゲストトランスレーションを実行してよい。従って、制御論理は、ゲストページテーブルのセットにアクセスして、要求において受信されるアドレスをトランスレートしてよい。最後のゲストページテーブル内のポインタは、入れ子にされたページテーブルのセット内の第１のテーブルを指し示す。制御論理は、入れ子にされたページテーブルのセットにアクセスしてシステムメモリ内の物理ページに対応するシステム物理アドレス（ＳＰＡ）を得るために、最後のゲストページテーブル内のポインタを用いてよい。キャッシュメモリは完了したトランスレーションを記憶する。 （もっと読む）

【解決手段】
Ｉ／Ｏデバイスによるシステムメモリへの要求を制御するように構成される入力／出力メモリ管理ユニット（ＩＯＭＭＵ）は、システムメモリ内に記憶されるトランスレーションデータを用いてＩ／Ｏデバイス生成の要求に関連するアドレスをトランスレートするために２レベルのゲストトランスレーションを行い得る制御論理を含む。トランスレーションデータは、幾つかのエントリを有するデバイステーブルを含む。制御論理は、所与の要求を生成するＩ／Ｏデバイスに対応するデバイス識別子を用いることによって、その要求に対するデバイステーブルエントリを選択してよい。トランスレーションデータはまた、ゲストページテーブルのセットと、入れ子にされたページテーブルのセットとを含むＩ／Ｏページテーブルの第１のセットを含んでいてよい。所与の要求に対して選択されたデバイステーブルエントリは、ゲストトランスレーションテーブルのセットへのポインタを含んでいてよく、そして最後のゲストトランスレーションテーブルは、入れ子にされたページテーブルのセットへのポインタを含む。 （もっと読む）

【課題】 画像形成装置において、大容量の画像データ等を扱うための連続した大容量のメモリ空間の確保を容易にすること。
【解決手段】 従来の仮想メモリシステムでは、ＯＳがメモリ空間を管理するために、取得するメモリの容量制限やＯＳ管理におかれたメモリ取得・解放動作によって引き起こされたフラグメンテーション等により、連続した大容量のメモリを取得することが困難であったが、物理メモリ空間をＯＳ管理領域とＯＳ非管理領域に分けて仮想メモリ空間に割当て前記ＯＳ非管理領域へのアプリケーションプログラムからのアクセスを可能とするＯＳ非管理メモリ領域管理部を有することにより課題を解決した。さらに、ＯＳメモリ領域管理部はウィンドウ領域を経由して、デバッグ用途などでのカーネルから非管理領域へのアクセスも可能となる。 （もっと読む）

【課題】 画像形成装置において、大容量の画像データ等を扱うための連続した大容量のメモリ空間の確保を容易にすること。
【解決手段】 従来の仮想メモリシステムでは、ＯＳがメモリ空間を管理するために、取得するメモリの容量制限やＯＳ管理におかれたメモリ取得・解放動作によって引き起こされたフラグメンテーション等により、連続した大容量のメモリを取得することが困難であったが、物理メモリ空間をＯＳ管理領域とＯＳ非管理領域に分けて仮想アドレス空間に割当て、前記ＯＳ非管理領域へのアプリケーションプログラムからのアクセスを可能とするＯＳ非管理メモリ領域管理部を有することにより課題を解決した。 （もっと読む）

【解決手段】
グラフィクスメモリ（ビデオメモリ２１２とも称される）を非グラフィクス関連タスクに対して使用するための方法及び装置の実施形態がここに開示される。実施形態においては、グラフィクス処理ユニット（ＧＰＵ３０２）は、中央処理ユニット（ＣＰＵ）のためにの追加的なキャッシュ資源を提供し且つ管理するために、ハードウエア及びソフトウエアを伴うＶＲＡＭキャッシュモジュール（２０４）を含む。実施形態においては、ＶＲＡＭキャッシュモジュールは、ＣＰＵと共にレジスタ動作をし、ＣＰＵからの読み出し要求を受け入れ、そしてＶＲＡＭキャッシュを用いてその要求をサービスするＶＲＡＭキャッシュドライバ（４０４）を含む。種々の実施形態においては、ＶＲＡＭキャッシュは、ＧＰＵキャッシュのみであるとして構成可能であり、あるいは代替的には、第１レベルキャッシュ、第２レベルキャッシュ等であるとして構成可能である。 （もっと読む）

【課題】ＣＳ／ＤＳキャッシュ統合のバッテリバックアップメモリを備えたストレージ制御装置において、ブロックデータ保護（ＬＡ／ＬＲＣ）、Ｃａｃｈｅ二重書き（ユ一ザデータ、制御データ）を実現し、データ入出力の制御時の信頼性を確保する。
【解決手段】ストレージ装置のキャッシュメモリをＣＰＵ側システムメモリと統合しバッテリバックアップした記憶装置を備えたストレージ制御装置において、仮想ウィンドウ機能を持つＡＳＩＣをシステムに付加し、フロントエンドやバックエンドのＩ／Ｏを仮想ウィンドウ経由で行うことによりデータ保証コード（ＬＡ／ＬＲＣ）の付加、データの自動二重化を行う。 （もっと読む）

【課題】通信経路上で障害が発生した場合の迅速な通信経路の切り替え動作を維持しながら、従来の自明な通信経路冗長化方式が持つ問題を解決する。
【解決手段】正常動作時には、冗長化された通信経路のうちの１つだけを使用してホストＡ、Ｂ間でのデータ転送を行う。ホストＡでは、データがディスクから読み出され主メモリ上のセグメント（ＲＤＭＡ領域）に格納されていくとともに、ＬＭＲ群１を用いて通信経路１経由でＲＤＭＡによりそれらのデータがホストＢへ転送される。ホストＢでは、ＬＭＲ群１を用いて通信経路１から受信したデータを主メモリに格納する。通信経路１に障害が発生すると、ホストＡ、ＢはＲＤＭＡに使用するＬＭＲ群を１から２へ切り替え、まだホストＢへ転送していない主メモリ上のセグメントから、ＲＤＭＡによるデータ転送を再開する。 （もっと読む）

【課題】本発明は、メモリアクセスのオーバーヘッドを削減すると共に、メモリやＣＰＵ、メモリにデータ供給する外部デバイス等の利用効率を上げ、システム全体の性能を向上させることの出来るキャッシュメモリシステム、ＣＰＵコア及びキャッシュメモリ制御方法を提供することを課題とする。
【解決手段】上位メモリデータ格納装置２４は、ＣＰＵコア１１が参照したデータが前記更新されるデータであるとき、更新されたデータを下位メモリ階層１２から読み出し、上位メモリ階層１５にデータを格納する。メモリロック装置２３は、上位メモリ格納部２４が上位メモリ階層１５にデータを格納したとき、上位メモリ階層１５をロックする。 （もっと読む）

【課題】スループットを向上させることが可能なデータ転送制御装置を提供することを目的としている。
【解決手段】本発明は、入力されたアドレスに対応したデータがキャッシュメモリ１５０に存在しないと判定された場合、このアドレスの直前に入力されたアドレスに対応したデータの出力を待たずに、このアドレスに対応したデータを読み出すためのコマンドを生成することにより、スループットを向上させる。 （もっと読む）

【課題】アドレス変換にかかるオーバヘッドを抑制することができるといった効果を有するメモリ制御装置を提供する。
【解決手段】複数のページに区画されたデータ格納領域１０と、ページを示す物理アドレスと論理アドレスとの対応を１つのレコードとするページテーブルを格納するテーブル格納領域１１とを有し、物理アドレスでデータ格納領域１０にアクセスされるメモリ２と、メモリ２に向けて論理アドレスでアクセスの要求を行うデバイス３と、ページテーブルの複数のレコードを一時記憶するためのキャッシュ１２を有し、キャッシュ１２に記憶されたレコードが表す対応にしたがって論理アドレスを物理アドレスに変換することにより、デバイス３から要求されたアクセスをメモリ２に要求するメモリ制御部４とを備え、メモリ制御部４は、キャッシュ１２でミスヒットが発生したときに、キャッシュ１２に記憶された全てのレコードを更新する。 （もっと読む）