ハイブリッドドライブ装置
【課題】光ディスク装置とフラッシュメモリ等の高速アクセス可能なメモリを組み合わせたハイブリッドドライブ装置において、より大容量の高速アクセス可能なメモリを追加出来る拡張メモリ付きハイブリッドドライブ装置を提供すること。
【解決手段】光ディスク装置と、該光ディスク装置の制御部５０に接続された高速アクセス可能なＳＤＲＡＭとを有するハイブリッドドライブ装置において、インターフェース変換回路２０を介して大容量メモリ３０を追加する。インターフェース変換回路２０は、ＦＰＧＡを用いたＳＤＲＡＭ−ｅＭＭＣ Ｂｒｉｇｅであり、大容量メモリ３０のアドレスは、大容量メモリアドレス指定用レジスタによって指定される。
【解決手段】光ディスク装置と、該光ディスク装置の制御部５０に接続された高速アクセス可能なＳＤＲＡＭとを有するハイブリッドドライブ装置において、インターフェース変換回路２０を介して大容量メモリ３０を追加する。インターフェース変換回路２０は、ＦＰＧＡを用いたＳＤＲＡＭ−ｅＭＭＣ Ｂｒｉｇｅであり、大容量メモリ３０のアドレスは、大容量メモリアドレス指定用レジスタによって指定される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク装置等の大容量ではあるがアクセスに比較的長時間を要する記憶装置と、アクセスが早いフラッシュメモリ等のメモリを組み合わせたハイブリッドドライブ装置に関する。
【背景技術】
【０００２】
現在、ＢＤ（ブルーレイディスク）等の大容量光ディスクを用いる記録再生装置（以下、光ディスク装置という。）や、ＢＤレコーダ内蔵のテレビが普及しているが、光ディスクへの記録・再生には、そのための準備時間が必要であり、必ずしも使い勝手のよいものではなかった。
【０００３】
特許文献１には、上記光ディスク装置における使い勝手を改善するためのキャッシュ装置であって、ＤＲＡＭ等よりなる１次キャッシュメモリとＨＤＤ或いはフラッシュメモリ等の不揮発性メモリよりなる２次キャッシュメモリを設けたキャッシュ装置が記載されている。
【０００４】
また、従来、光ディスク装置にＳＤＲＡＭ（Synchronous Dynamic ＲＡＭ）を組み合わせ、使い勝手を改善したハイブリッドドライブ装置が提案されている。
【０００５】
図６は、光ディスク装置にキャッシュメモリとして使用されるＳＤＲＡＭを組み合わせた従来のハイブリッドドライブ装置の例を示す図である。図６（ａ）は、光ディスク装置の駆動部６０を示す図であり、図６（ｂ）は、前記駆動部６０と、前記駆動部６０を制御するための制御部５０を備えた光ディスク装置７０に対して、更に、ＳＤＲＡＭ装置４０を組み込んだハイブリッドドライブ装置１００を示す図であり、図６（ｃ）は、前記ＳＤＲＡＭ装置４０の詳細を示したハイブリッドドライブ装置１００を示す図である。
【０００６】
図６（ａ）において、光ディスク装置の駆動部６０は、レーザ素子６３を有する光ピックアップ６４と、前記光ピックアップ６４をガイドレール６２に沿って駆動するための水平駆動用モータ６１と、光ディスク６８を回転駆動するスピンドルモータ６５とを有しており、レーザ素子６３からのレーザ光を、レンズアクチュエータ６６によって光ディスク上に焦点を結ぶ光ビーム６７として光ディスク６８に照射して、信号の記録を行い、また、光ディスクからの反射光を受けて信号の再生を行う。
【０００７】
図６（ｂ）には、前述のとおり光ディスク装置７０と、キャッシュメモリとして動作するＳＤＲＡＭ装置４０とを有するハイブリッドドライブ装置１００の詳細が示されており、更に、このハイブリッドドライブ装置１００に対して、テレビ等の上位システムのホスト８０がインターフェース部１０１を介して接続されているものが示されている。
【０００８】
前記光ディスク装置７０の駆動部６０を制御するための制御部５０自体は既に公知の構成であり、その動作についての詳細な説明は省くが、制御部５０は、ハイブリッドドライブ装置１００全体の制御を行うＣＰＵ５１、制御用のプログラム等が書きこまれたＰＲＯＭ５２、ＣＰＵ５１のワークメモリとして使用されるＲＡＭ５３の外、メカ／サーボ制御部５４、サーボ制御部５５を有し、更に、バス５９を介して接続された、変調／復調回路及びＥＣＣ処理部５８と、この変調／復調回路及びＥＣＣ処理部５８に接続された再生制御部５６、記録制御部５７を有している。また、前記制御部５０のバス５９にはＳＤＲＡＭバス４８を介してＳＤＲＡＭ４１が接続されている。なお、ここでは、ＳＤＲＡＭ４１とＳＤＲＡＭバス４８等を含めてＳＤＲＡＭ装置４０と称している。
【０００９】
図６（ｃ）は、ＳＤＲＡＭ装置４０の詳細を示している。ＳＤＲＡＭ装置４０は、ＳＤＲＡＭ４１と、ＳＤＲＡＭ４１へのデータ転送のための４つのＤＭＡＣＨ（ダイレクトメモリアクセス・チャンネル）４４、４５、４６、４７を有しており、更に、２つのリングバッファ４２、４３を有している。この構成自体も公知であり、動作の詳細な説明は省略するが、ホスト８０側からのデータは、ホストｉ／Ｆ１０１を介して、図６（ｃ）中に破線７３で示すように、ＤＭＡＣＨ０（ダイレクトメモリアクセス・チャンネル・０）４４、リングバッファ４３、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル・４）４５、リングバッファ４２、ＤＭＡＣＨ３（ダイレクトメモリアクセス・チャンネル・３）
４６を経由し、変調／復調回路及びＥＣＣ回路５８、記録制御部５７（図６（ｂ）参照）を介して光ディスク６８に記録される。
【００１０】
また、光ディスク６８からの再生信号は、図６（ｂ）に示された再生制御部５６、変調／復調回路及びＥＣＣ回路５８を経由して、図６（ｃ）中に実線７４で示すように、ＤＭＡＣＨ２（ダイレクトメモリアクセス・チャンネル・２）４７、リングバッファ４２、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル・４）４５、リングバッファ４３、ＤＭＡＣＨ０（ダイレクトメモリアクセス・チャンネル・０）４４を介して、ホスト８０側に送られる。
【００１１】
図７は、図６（ｂ）に示したハイブリッドドライブ装置１００の動作の概略を示すフロー図である。図７（ａ）は、前記ハイブリッドドライブ装置１００を構成する光ディスク装置７０立上げ時の動作の概略を示しており、図７（ｂ）は、前記ハイブリッドドライブ装置１００における前記光ディスク６８からのデータ再生時のフローを示しており、図７（ｃ）は、前記光ディスク６８へのデータ記録時のフローを示している。
【００１２】
前記光ディスク装置７０の立上げは、図７（ａ）に示すとおり、電源がオン（ステップ１、以下単にＳ．１と記載する。）された後、光ディスク６８（以下、単にディスクという場合がある。）が挿入されると（Ｓ．２）、スピンドルモータが回転を開始して（Ｓ．３）、フォーカスサーボがオンになり（Ｓ．４）、次いで、ディスク種類の判別が行われ（Ｓ．５）、更に、トラッキングサーボがオンになる（Ｓ．６）。
【００１３】
ディスク／サーボの確定が確認された後（Ｓ．７）、ディスク６８の基本データが再生され（Ｓ．８）、上位システム（例えば、ハイブリッドドライブ装置１００が接続されたテレビ受像機等）による記録又は再生要請に対しての準備が完了して（Ｓ．９）、上位システムからの指令を受けて光ディスク６８への記録又は再生が行われる（Ｓ．１０）ことになる。
【００１４】
図７（ｂ）は、前記ハイブリッドドライブ装置１００における光ディスク再生時のデータの流れを示しており、光ディスク６８からの再生データはＳＤＲＡＭ４１を介して（Ｓ．１１）、前記テレビ受像機等の上位システムのホスト８０に転送される（Ｓ．１２）。
【００１５】
図７（ｃ）は、上位システムからのデータを光ディスク６８へ記録する際のデータの流れを示す図である。上位システムからは、コマンドと共にデータが送られてくる（Ｓ．１３）ので、このデータ付きのコマンドはＳＤＲＡＭ４１経由（Ｓ．１４）で光ディスク装置７０に送られ、光ディスク６８にデータが記録される。なお、既に説明したとおり、図７（ｂ）に示す場合も図７（ｃ）に示す場合も、何れもＳＤＲＡＭ４１は、バッファ的な役割（ディスクからの再生速度とホストｉＦの転送速度の調整・整合）とキャッシュメモリとしての役割を果たすことになる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平７−２２５７１４号公報（平成７年８月２２日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１７】
特許文献１に記載の技術には、一次キャッシュと二次キャッシュとを設けることは記載されているが、これを実現するための具体的な手法等は記述されていない。また、格別に消費電力の低下を目指すものでもない。
【００１８】
また、図６、図７に示された技術によれば、ＳＤＲＡＭをキャッシュとして用いることが記載されているが、通常、ＳＤＲＡＭへのデータのリード／ライトを行うためのアドレスは、８ＭＢから１６ＭＢ程度であって、ギガバイトまではリニアに割り付けることができないという課題を有する。また、そのため、大量のデータ保存等は不可能であり、使い勝手を改善するための根本的な解決にはなっていないという課題を有する。更に、仮に、従来構成でギガバイトオーダーまでのアクセスを実現しようとすれば、多くの付加回路が必要となって高コストとなり、現実性のないシステムとならざるを得ないという課題をも有する。
【課題を解決するための手段】
【００１９】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、光ディスク装置と、キャッシュメモリと、前記キャッシュメモリに追加された拡張メモリとを有する拡張メモリ付きハイブリッドドライブ装置であって、前記拡張メモリは、インターフェース変換回路を介して追加されたメモリであることを特徴としている。
【００２０】
これによれば、従来構成を特段変更することなく、容易に大容量の拡張メモリを追加することができ、ハイブリッドドライブ装置の使い勝手を向上させることが出来る。
【００２１】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、上記インターフェース変換回路は、ＦＰＧＡによって構成されていることを特徴としている。
【００２２】
これによれば、容易に入手可能でしかも設計の自由度の高いＦＰＧＡを利用することでコストを抑えながら、高機能な拡張メモリ付きのハイブリッドドライブ装置を得ることが出来る。
【００２３】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、前記キャッシュメモリは、ＳＤＲＡＭであり、前記インターフェース変換回路を介して追加された拡張メモリは、揮発性メモリでもいいし不揮発性メモリでもよいメモリで、ここでは、ｅＭＭＣメモリと称するものであることを特徴としている。
【００２４】
これによれば、いずれも入手が容易であり、且つ安価なメモリを利用することで、コストを抑えながら、高機能な拡張メモリ付きのハイブリッドドライブ装置を得ることが出来る。ｅＭＭＣメモリによれば、飛躍的に大容量、例えば、アプリケーションで必要ならば、ＢＤ１枚から複数枚をも保存可能にできる能力を有するという特徴を持つ。
【００２５】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、前記インターフェース回路を介して追加された拡張メモリにアクセスする際には、前記キャッシュメモリに対してデータリードの排他制御を行うことを特徴としている。
【００２６】
これによれば、前記キャッシュメモリと拡張メモリとを切り分けて利用可能であり、本発明に係る拡張メモリ付きのハイブリッドドライブ装置の有用性を更に高くすることが出来る。なお、ここで排他制御とは、同時に別のバスから同じＳＤＲＡＭをアクセスすることを禁止する制御方法をいう。
【００２７】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、前記キャッシュメモリへのアクセス及び前記拡張メモリへのアクセスは、ＤＭＡ（ダイレクトメモリアクセス）であることを特徴としている。
【００２８】
これによれば、大量のデータを一括して処理することが可能であり、高速のデータ転送が可能となる。
【００２９】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、前記キャッシュメモリへのアクセスは、４つのＤＭＡチャンネルと、２つのリングバッファによってなされるものであり、前記拡張メモリへのアクセスは、前記ＤＭＡチャンネルを共有することによってなされるものであることを特徴としている。
【００３０】
これによれば、拡張メモリの追加が容易であり、且つ、高速動作が可能な拡張メモリ付きのハイブリッドドライブ装置を提供することが出来る。なお、この４つのＤＭＡチャンネルと、２つのリングバッファを有するものは、例示であり、本願発明ではこれに限られるものではないことはいうまでもない。
【発明の効果】
【００３１】
以上に述べたとおり、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、光ディスク装置と、キャッシュメモリと、前記キャッシュメモリに追加された拡張メモリとを有する拡張メモリ付きハイブリッドドライブ装置であって、前記拡張メモリは、インターフェース変換回路を介して追加されたメモリであることを特徴としている。
【００３２】
上記の本発明によれば、コストを抑えながら、高機能な拡張メモリ付きのハイブリッドドライブ装置を得ることが出来るという効果を有する。
【図面の簡単な説明】
【００３３】
【図１】本発明に係る拡張メモリ付きハイブリッドドライブ装置の原理的な考え方を説明するための図である。
【図２】大容量メモリを接続した本発明に係る拡張メモリ付きハイブリッドドライブ装置の全体構成を示す図である。
【図３】拡張メモリとして動作する大容量メモリの接続状況の詳細を示す図である。
【図４】本発明に係る拡張メモリ付きハイブリッドドライブ装置における大容量メモリへのアクセス状況を説明する図である。
【図５】本発明に係る拡張メモリ付きハイブリッドドライブ装置の動作の概要を示すフロー図である。
【図６】光ディスク装置にＳＤＲＡＭを組み合わせた従来のハイブリッドドライブ装置の例を示す図である。
【図７】従来のハイブリッドドライブ装置における光ディスク再生時のデータの流れを示す図である。
【発明を実施するための形態】
【００３４】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下の説明では本発明を実施するために好ましい種々の限定が付与されているが、本発明の技術的範囲は以下の実施例及び図面の記載に限定されるものではない。
【実施例】
【００３５】
始めに、図１を用いて本発明に係る拡張メモリ付きハイブリッドドライブ装置の原理的な考え方を説明し、次いで、図２、図３を用いて本発明に係る拡張メモリ付きハイブリッドドライブ装置の構成を説明する。更に、図４、図５を用いて、本発明に係る拡張メモリ付きハイブリッドドライブ装置の動作の概要を説明する。
【００３６】
図１（ａ）において、１０は、本発明に従って、キャッシュメモリを備えた従来のハイブリッドドライブ装置に新たに追加された大容量メモリ装置であり、ＦＰＧＡ（Field Programmable Gate Array）を用いたインターフェース変換回路２０と拡張メモリとして働く大容量メモリ３０とによって構成されている。この拡張メモリとして働く大容量メモリ３０は、例えばｅＭＭＣ（Embedded Multi Media Card）等を用いることができるが、これに限られることなく光ディスクより高速に動作可能なメモリであれば良い。また、不揮発性のメモリに限られることなく、揮発性のメモリであっても良い。
【００３７】
ＦＰＧＡ（Field Programmable Gate Array）自体は、きわめて容易に入手可能であって、しかも設計の自由度が高く、従って、コストを抑えながら、高機能な拡張メモリ付きのハイブリッドドライブ装置を得ることが出来る。また、ｅＭＭＣ（Embedded Multi Media Card）も同じく入手が容易で安価であり、コストを抑えながら高機能な拡張メモリ付きのハイブリッドドライブ装置を実現することが出来る。ｅＭＭＣメモリによれば、飛躍的に大容量、例えば、アプリケーションで必要ならば、ＢＤ１枚から複数枚をも保存可能にできる能力を有するという特徴を持つ。
【００３８】
図１（ａ）において、４０は、図６において説明したキャッシュメモリとして動作するＳＤＲＡＭ装置であり、ＳＤＲＡＭ４１を有している。また、図１（ａ）において、５０は図６において説明した光ディスク装置７０の駆動部６０を制御するための制御部である。図１（ａ）の記載から明らかなように、本願の発明では、図６で説明した従来のハイブリッドドライブ装置１００において、インターフェース変換回路２０と拡張メモリとして働く大容量メモリ３０とを有する大容量メモリ装置１０を追加したものである。即ち、ＳＤＲＡＭバス４８を介して接続されたインターフェース変換回路２０によって、従来のＳＤＲＡＭにおけるインターフェースとは異なるインターフェースの大容量のメモリへのアクセスを可能にするものである。
【００３９】
図１（ｂ）は、拡張メモリとして働く大容量メモリ３０としてｅＭＭＣを用いた場合のインターフェース変換回路２０をより詳細に示した図であり、ＳＤＲＡＭインターフェース２１と、ＦＩＦＯ２２と、ｅＭＭＣコントローラ２３とを有する。ＦＩＦＯ２２は、ＳＤＲＡＭインターフェース２１とｅＭＭＣコントローラ２３との間のバッファリングを行うもので、両者のスピード差等を吸収してデータのやり取りをスムースに達成する。即ち、このインターフェース変換回路２０は、ＳＤＲＡＭインターフェースと大容量メモリである例えばｅＭＭＣインターフェースとの橋渡しを行う、ＳＤＲＡＭ−ｅＭＭＣブリッジ
回路である。なお、図１（ａ）に示されるように、ｅＭＭＣ側にアクセスする時には、ＳＤＲＡＭ４１側へのアクセスを禁止するための排他制御が行われる。これによれば、前記キャッシュメモリと拡張メモリとを切り分けて利用可能であり、本発明に係る拡張メモリ付きのハイブリッドドライブ装置の有用性を更に高くすることが出来る。なお、ここで排他制御とは、同時に別のバスから同じＳＤＲＡＭをアクセスすることを禁止する制御方法をいう。
【００４０】
図２は、大容量メモリ装置１０を、ＳＤＲＡＭ４１を有する従来のハイブリッドドライブ装置１００に接続する際の詳細を示している。大容量メモリ装置１０は、図１を用いて説明したインターフェース変換回路２０の外、ＦＰＧＡ内の回路の制御を行うＦＰＧＡ内回路入力制御部３１、ハイブリッドドライブ装置１００が拡張メモリとして働く大容量メモリ３０にアクセスしている際にＳＤＲＡＭ４１へのアクセスを禁止するためのデータリードの排他回路３２、大容量メモリ３０のアドレスを指定するための大容量メモリアドレス指定用レジスタ３３を有しており、ＳＤＲＡＭ４１へのＳＤＲＡＭバス４８によってハイブリッドドライブ装置１００に接続されている。なお、データ転送する場合、予め、ＦＰＧＡ内の上記大容量メモリアドレス指定用レジスタ３３に、記録スタートのアドレスと長さ情報を指定してからＤＭＡ転送することになる。また、光ディスク装置７０の駆動部６０、制御部５０の構成は、図６と共に説明した従来例と同じ構成であり、ここでの説明は省略する。
【００４１】
図３は、従来のハイブリッドドライブ装置１００と大容量メモリ装置１０との接続の詳細を示している。図３に示すとおり、大容量メモリ装置１０の接続は、ＳＤＲＡＭ４１へのデータ転送のための４つのＤＭＡＣＨ（ダイレクトメモリアクセス・チャンネル）４４、４５、４６、４７を利用したＤＭＡ転送によって行われる。
【００４２】
物理的な接続は、図３に示されるように、前記４つのＤＭＡＣＨ（ダイレクトメモリアクセス・チャンネル）４４、４５、４６、４７の内の１つのチャンネルであるＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル４）４５と、大容量メモリ装置１０のインターフェース変換回路２０との接続によりなされる。即ち、ＤＭＡチャンネルを共有することによってなされている。ＤＭＡによるデータの転送は、大量のデータを一括して処理することが可能であり、従って、高速のデータ転送が可能であり、拡張メモリ付きハイブリッドドライブ装置の高速動作を可能にする。
【００４３】
この発明に従って、大容量メモリ装置１０中の大容量メモリ３０を利用する際には、データリードの排他回路３２からの指令によりＳＤＲＡＭ４１のメモリへのアクセスを禁止し、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル４）４５を介して、大容量メモリ３０にアクセスすることになる。
【００４４】
大容量メモリ３０へのデータの記録は、大容量メモリアドレス指定用レジスタ３３によって指定されたアドレスに記録されることになり、また、大容量メモリ３０からのデータの読出し（再生）は、大容量メモリアドレス指定用レジスタ３３を介して指定されたアドレスから読み出されることになる。即ち、従来のハイブリッドドライブ装置１００における制御用ＬＳＩのアドレスは、８ＭＢから１６ＭＢが一般的であり、ギガバイトまではリニアに割り付けることが出来ない。そのため、大容量メモリ３０のアドレスレジスタを構成し、アクセスしたい大容量メモリ３０のアドレスを先にレジスタに書き込んでから、実際のデータアクセスを行う。データのアクセスはバースト転送を行うことにより、高速性を損なうことなくアクセス可能となる。大容量メモリアドレス指定用レジスタ３３による大容量メモリ３０へのアクセスのための制御は、ＦＰＧＡ内回路入力制御部３１によって行われる。
【００４５】
上位システムのホスト８０からのデータを記録する際には、図３中に破線７３で示されるとおり、ホスト８０からのデータは、ＤＭＡＣＨ０（ダイレクトメモリアクセス・チャンネル０）４４、リングバッファ４３、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル４）４５、リングバッファ４１、ＤＭＡＣＨ３（ダイレクトメモリアクセス・チャンネル３）４６を経由して、光ディスク装置７０（図２参照）に送られ、光ディスクに記録されることになる。
【００４６】
光ディスク側からの再生信号は、図３中に実線７４で示されるとおり、ＤＭＡＣＨ２（ダイレクトメモリアクセス・チャンネル２）４７、リングバッフア４２、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル４）４５を介して、大容量メモリ装置１０のインターフェース変換回路２０に送られる。大容量メモリ装置１０側に送られたデータは、既に説明したとおり、大容量メモリアドレス指定用レジスタ３３によって指定された大容量メモリ３０のアドレスに記憶され、更に、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル４）４５、リングバッファ４３、ＤＭＡＣＨ０（ダイレクトメモリアクセス・チャンネル０）４４を介してホスト８０側に送られることになる。
【００４７】
図４は、大容量メモリ装置１０の大容量メモリ３０へのアクセスの状態を説明するための図である。図４（ａ）は、上位システムのホスト８０（図３参照）からの要求により光ディスク側にアクセス要求があった場合の状況を示している。光ディスクドライブは、最低一回のアクセスにて、現在停止状態であり、大容量メモリに要求されたデータがある限り、光ディスクドライブでの記録再生は不要である（Ｓ．１）。この場合、ＳＤＲＡＭデータの排他処理が行われ（Ｓ．２）、大容量メモリ３０に、１以上のディスクＩＤを持つデータが保存される（Ｓ．３）。そして、ホスト８０からの要求データが大容量メモリ３０内にある場合、光ディスクではなく、大容量メモリ３０からＳＤＲＡＭバス経由でＤＭＡ転送される。
【００４８】
図４（ｂ）は、従来のＳＤＲＡＭをバッファとして用いる場合の動作を示している。この場合、光ドライブは、アクセス中、常時動作状態である（Ｓ．１）。そして、従来のＳＤＲＡＭをバッファとして小容量単位の繰り返しデータ転送を行い（Ｓ．２）、要求データ転送完了を待つことになる（Ｓ．３）。ホスト８０（上位システム）は、従来のハイブリッドドライブ装置１００における制御用ＬＳＩのコマンドにより指定可能なアドレス単位（比較的小容量）でデータを完結的に転送・受理することになる。
【００４９】
なお、以上述べたように更に大容量メモリ装置１０が接続された装置も、ハイブリッドドライブ装置であることに変わりはないが、従来のハイブリッドドライブ装置１００のメモリを更に拡張して使用することとなるので、本発明では、特に、拡張メモリ付きハイブリッドドライブ装置という。
【００５０】
図５は、本発明に従った拡張メモリ付きハイブリッドドライブ装置の動作の概要を示すフロー図である。図５（ａ）は、拡張メモリ付きハイブリッドドライブ装置を構成する光ディスク装置７０立上げ時の動作の概略を示しており、図５（ｂ）は、前記拡張メモリ付きハイブリッドドライブ装置における光ディスクからのデータ再生時のフローを示しており、図５（ｃ）は、前記光ディスクへのデータ記録時のフローを示している。
【００５１】
本発明に係る拡張メモリ付きハイブリッドドライブ装置において、光ディスク装置７０を立ち上げる際の動作は、図７（ａ）と共に説明した従来のハイブリッドドライブ装置における光ディスク装置７０の立ち上げと同様であり、図５（ａ）に示すとおり、電源がオン（ステップ１、以下単にＳ．１と記載する。）された後、光ディスク（以下、単にディスクという場合がある。）が挿入されると（Ｓ．２）、スピンドルモータが回転を開始し（Ｓ．３）、フォーカスサーボがオンになって（Ｓ．４）、ディスク種類の判別が行われ（Ｓ．５）、更に、トラッキングサーボがオンになる（Ｓ．６）。
【００５２】
次いで、ディスク／サーボの確定が確認された後（Ｓ．７）、光ディスクの基本データが再生され（Ｓ．８）、上位システム（例えば、本発明による拡張メモリ付きハイブリッドドライブ装置が接続されたテレビ受像機等）による記録又は再生要請に対しての準備が完了して（Ｓ．９）、前記上位システムからの指令を受けてディスクへの記録又は再生が行われる（Ｓ．１０）ことになる。
【００５３】
図５（ｂ）は、本発明に係る拡張メモリ付きハイブリッドドライブ装置において、光ディスクからデータを再生する場合の動作を示している。
【００５４】
図５（ｂ）に示されるとおり、最初に光ディスクからデータが再生されると、再生データは、大容量メモリ３０に記憶される。光ディスクが複数枚再生された場合は、光ディスクのＩＤと共に全データが保存される（Ｓ．１1）。光ディスクの再生が終了すると、光ディスク装置は待機状態に移行され、光ディスク装置の駆動部自体の動作は停止される（
Ｓ．１２）。上位システムからの再生コマンドがあると（Ｓ．１3）、先ず、大容量メモリ３０にアクセスし、そこにデータが記憶されていれば、その大容量メモリ３０よりデータを読み出す。そして、この読み出したデータを上位システムに転送することになる（Ｓ．１４）。
【００５５】
図５（ｃ）は、本発明に係る拡張メモリ付きハイブリッドドライブ装置において、光ディスクへデータを記録する場合の動作を示している。
【００５６】
光ディスクにデータを記録させる場合、先ず、大容量メモリ３０に大量データを転送する（Ｓ．１５）。大容量メモリアドレス指定用レジスタ３３により大容量メモリ３０の先頭アドレスが指定され、大容量メモリ３０に大量データが記憶される（Ｓ．１６）。記録用の光ディスクが光ディスク装置７０の駆動部６０に装填されると、駆動部６０はスロー立上げされ（Ｓ．１７）、立上げ後、或いは、上位システム非アクセス時、空き時間に記録が実行され、記録後、光ディスク装置は停止される。
【００５７】
本発明では、以上に述べたとおり、光ディスク装置７０が待機状態に移行されると、光ディスク装置７０の駆動部６０自体の動作が停止されるため、省電力化に寄与することとなる。一般に、光ディスク装置７０の立上時には、比較的長時間を要することから消費電力が大きくなり、更には、アクセススピードを上げるために、高スピードの立上げを行うことから高消費電力となる。それに対して、本発明によれば、大容量メモリ３０に大量のデータを記録しておくことができることと相まって、光ディスク装置７０の駆動部６０を停止しておく期間が存在することになり、更には、アクセススピードの低下を招くことなく駆動部６０をスロー立上げすることも可能であり、これらによる省電力化の効果は大きい。また、光ディスク装置よりアクセスが早い大容量メモリ３０からのデータ読出しが行われるため、光ディスク立上までの時間を待つ必要がなくなり、きわめて使い勝手の良い拡張メモリ付きハイブリッドドライブ装置を得ることが出来る。
【００５８】
また、本発明によれば、従来のハイブリッドドライブ装置に対して、ＦＰＧＡを用いたインターフェース変換回路を付加することによって容易に大容量のメモリを追加できることとなり、ハイブリッドドライブ装置の使い勝手を大きく改善することが出来る。
【産業上の利用可能性】
【００５９】
本発明は、光ディスク装置にキャッシュメモリを追加したハイブリッドドライブ装置に対して、更に大容量メモリを追加出来る、きわめて使い勝手の良い拡張メモリ付きハイブリッドドライブ装置を提供するものであり、産業上の利用可能性は高い。
【符号の説明】
【００６０】
１０ 大容量メモリ装置
２０ インターフェース変換回路
３０ 大容量メモリ
３１ ＦＰＧＡ内回路入力制御部
３２ データリードの排他回路
３３ 大容量メモリアドレス指定用レジスタ
４０ ＳＤＲＡＭ装置
４１ ＳＤＲＡＭ
４２、４３ リングバッファ
４４、４５、４６、４７ ＤＭＡＣＨ（ダイレクトメモリアクセス・チャンネル）
５０ 光ディスク装置の制御部
５１ ＣＰＵ
５２ ＰＲＯＭ
５３ ＲＡＭ
５４ メカ／サーボ制御部
５５ サーボ制御部
５６ 再生制御部
５７ 記録制御部
５８ 変／復調回路 ＥＣＣ処理部
６０ 光ディスク装置の駆動部
８０ 上位システムのホスト
１００ ハイブリッドドライブ装置
【技術分野】
【０００１】
本発明は、光ディスク装置等の大容量ではあるがアクセスに比較的長時間を要する記憶装置と、アクセスが早いフラッシュメモリ等のメモリを組み合わせたハイブリッドドライブ装置に関する。
【背景技術】
【０００２】
現在、ＢＤ（ブルーレイディスク）等の大容量光ディスクを用いる記録再生装置（以下、光ディスク装置という。）や、ＢＤレコーダ内蔵のテレビが普及しているが、光ディスクへの記録・再生には、そのための準備時間が必要であり、必ずしも使い勝手のよいものではなかった。
【０００３】
特許文献１には、上記光ディスク装置における使い勝手を改善するためのキャッシュ装置であって、ＤＲＡＭ等よりなる１次キャッシュメモリとＨＤＤ或いはフラッシュメモリ等の不揮発性メモリよりなる２次キャッシュメモリを設けたキャッシュ装置が記載されている。
【０００４】
また、従来、光ディスク装置にＳＤＲＡＭ（Synchronous Dynamic ＲＡＭ）を組み合わせ、使い勝手を改善したハイブリッドドライブ装置が提案されている。
【０００５】
図６は、光ディスク装置にキャッシュメモリとして使用されるＳＤＲＡＭを組み合わせた従来のハイブリッドドライブ装置の例を示す図である。図６（ａ）は、光ディスク装置の駆動部６０を示す図であり、図６（ｂ）は、前記駆動部６０と、前記駆動部６０を制御するための制御部５０を備えた光ディスク装置７０に対して、更に、ＳＤＲＡＭ装置４０を組み込んだハイブリッドドライブ装置１００を示す図であり、図６（ｃ）は、前記ＳＤＲＡＭ装置４０の詳細を示したハイブリッドドライブ装置１００を示す図である。
【０００６】
図６（ａ）において、光ディスク装置の駆動部６０は、レーザ素子６３を有する光ピックアップ６４と、前記光ピックアップ６４をガイドレール６２に沿って駆動するための水平駆動用モータ６１と、光ディスク６８を回転駆動するスピンドルモータ６５とを有しており、レーザ素子６３からのレーザ光を、レンズアクチュエータ６６によって光ディスク上に焦点を結ぶ光ビーム６７として光ディスク６８に照射して、信号の記録を行い、また、光ディスクからの反射光を受けて信号の再生を行う。
【０００７】
図６（ｂ）には、前述のとおり光ディスク装置７０と、キャッシュメモリとして動作するＳＤＲＡＭ装置４０とを有するハイブリッドドライブ装置１００の詳細が示されており、更に、このハイブリッドドライブ装置１００に対して、テレビ等の上位システムのホスト８０がインターフェース部１０１を介して接続されているものが示されている。
【０００８】
前記光ディスク装置７０の駆動部６０を制御するための制御部５０自体は既に公知の構成であり、その動作についての詳細な説明は省くが、制御部５０は、ハイブリッドドライブ装置１００全体の制御を行うＣＰＵ５１、制御用のプログラム等が書きこまれたＰＲＯＭ５２、ＣＰＵ５１のワークメモリとして使用されるＲＡＭ５３の外、メカ／サーボ制御部５４、サーボ制御部５５を有し、更に、バス５９を介して接続された、変調／復調回路及びＥＣＣ処理部５８と、この変調／復調回路及びＥＣＣ処理部５８に接続された再生制御部５６、記録制御部５７を有している。また、前記制御部５０のバス５９にはＳＤＲＡＭバス４８を介してＳＤＲＡＭ４１が接続されている。なお、ここでは、ＳＤＲＡＭ４１とＳＤＲＡＭバス４８等を含めてＳＤＲＡＭ装置４０と称している。
【０００９】
図６（ｃ）は、ＳＤＲＡＭ装置４０の詳細を示している。ＳＤＲＡＭ装置４０は、ＳＤＲＡＭ４１と、ＳＤＲＡＭ４１へのデータ転送のための４つのＤＭＡＣＨ（ダイレクトメモリアクセス・チャンネル）４４、４５、４６、４７を有しており、更に、２つのリングバッファ４２、４３を有している。この構成自体も公知であり、動作の詳細な説明は省略するが、ホスト８０側からのデータは、ホストｉ／Ｆ１０１を介して、図６（ｃ）中に破線７３で示すように、ＤＭＡＣＨ０（ダイレクトメモリアクセス・チャンネル・０）４４、リングバッファ４３、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル・４）４５、リングバッファ４２、ＤＭＡＣＨ３（ダイレクトメモリアクセス・チャンネル・３）
４６を経由し、変調／復調回路及びＥＣＣ回路５８、記録制御部５７（図６（ｂ）参照）を介して光ディスク６８に記録される。
【００１０】
また、光ディスク６８からの再生信号は、図６（ｂ）に示された再生制御部５６、変調／復調回路及びＥＣＣ回路５８を経由して、図６（ｃ）中に実線７４で示すように、ＤＭＡＣＨ２（ダイレクトメモリアクセス・チャンネル・２）４７、リングバッファ４２、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル・４）４５、リングバッファ４３、ＤＭＡＣＨ０（ダイレクトメモリアクセス・チャンネル・０）４４を介して、ホスト８０側に送られる。
【００１１】
図７は、図６（ｂ）に示したハイブリッドドライブ装置１００の動作の概略を示すフロー図である。図７（ａ）は、前記ハイブリッドドライブ装置１００を構成する光ディスク装置７０立上げ時の動作の概略を示しており、図７（ｂ）は、前記ハイブリッドドライブ装置１００における前記光ディスク６８からのデータ再生時のフローを示しており、図７（ｃ）は、前記光ディスク６８へのデータ記録時のフローを示している。
【００１２】
前記光ディスク装置７０の立上げは、図７（ａ）に示すとおり、電源がオン（ステップ１、以下単にＳ．１と記載する。）された後、光ディスク６８（以下、単にディスクという場合がある。）が挿入されると（Ｓ．２）、スピンドルモータが回転を開始して（Ｓ．３）、フォーカスサーボがオンになり（Ｓ．４）、次いで、ディスク種類の判別が行われ（Ｓ．５）、更に、トラッキングサーボがオンになる（Ｓ．６）。
【００１３】
ディスク／サーボの確定が確認された後（Ｓ．７）、ディスク６８の基本データが再生され（Ｓ．８）、上位システム（例えば、ハイブリッドドライブ装置１００が接続されたテレビ受像機等）による記録又は再生要請に対しての準備が完了して（Ｓ．９）、上位システムからの指令を受けて光ディスク６８への記録又は再生が行われる（Ｓ．１０）ことになる。
【００１４】
図７（ｂ）は、前記ハイブリッドドライブ装置１００における光ディスク再生時のデータの流れを示しており、光ディスク６８からの再生データはＳＤＲＡＭ４１を介して（Ｓ．１１）、前記テレビ受像機等の上位システムのホスト８０に転送される（Ｓ．１２）。
【００１５】
図７（ｃ）は、上位システムからのデータを光ディスク６８へ記録する際のデータの流れを示す図である。上位システムからは、コマンドと共にデータが送られてくる（Ｓ．１３）ので、このデータ付きのコマンドはＳＤＲＡＭ４１経由（Ｓ．１４）で光ディスク装置７０に送られ、光ディスク６８にデータが記録される。なお、既に説明したとおり、図７（ｂ）に示す場合も図７（ｃ）に示す場合も、何れもＳＤＲＡＭ４１は、バッファ的な役割（ディスクからの再生速度とホストｉＦの転送速度の調整・整合）とキャッシュメモリとしての役割を果たすことになる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平７−２２５７１４号公報（平成７年８月２２日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１７】
特許文献１に記載の技術には、一次キャッシュと二次キャッシュとを設けることは記載されているが、これを実現するための具体的な手法等は記述されていない。また、格別に消費電力の低下を目指すものでもない。
【００１８】
また、図６、図７に示された技術によれば、ＳＤＲＡＭをキャッシュとして用いることが記載されているが、通常、ＳＤＲＡＭへのデータのリード／ライトを行うためのアドレスは、８ＭＢから１６ＭＢ程度であって、ギガバイトまではリニアに割り付けることができないという課題を有する。また、そのため、大量のデータ保存等は不可能であり、使い勝手を改善するための根本的な解決にはなっていないという課題を有する。更に、仮に、従来構成でギガバイトオーダーまでのアクセスを実現しようとすれば、多くの付加回路が必要となって高コストとなり、現実性のないシステムとならざるを得ないという課題をも有する。
【課題を解決するための手段】
【００１９】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、光ディスク装置と、キャッシュメモリと、前記キャッシュメモリに追加された拡張メモリとを有する拡張メモリ付きハイブリッドドライブ装置であって、前記拡張メモリは、インターフェース変換回路を介して追加されたメモリであることを特徴としている。
【００２０】
これによれば、従来構成を特段変更することなく、容易に大容量の拡張メモリを追加することができ、ハイブリッドドライブ装置の使い勝手を向上させることが出来る。
【００２１】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、上記インターフェース変換回路は、ＦＰＧＡによって構成されていることを特徴としている。
【００２２】
これによれば、容易に入手可能でしかも設計の自由度の高いＦＰＧＡを利用することでコストを抑えながら、高機能な拡張メモリ付きのハイブリッドドライブ装置を得ることが出来る。
【００２３】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、前記キャッシュメモリは、ＳＤＲＡＭであり、前記インターフェース変換回路を介して追加された拡張メモリは、揮発性メモリでもいいし不揮発性メモリでもよいメモリで、ここでは、ｅＭＭＣメモリと称するものであることを特徴としている。
【００２４】
これによれば、いずれも入手が容易であり、且つ安価なメモリを利用することで、コストを抑えながら、高機能な拡張メモリ付きのハイブリッドドライブ装置を得ることが出来る。ｅＭＭＣメモリによれば、飛躍的に大容量、例えば、アプリケーションで必要ならば、ＢＤ１枚から複数枚をも保存可能にできる能力を有するという特徴を持つ。
【００２５】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、前記インターフェース回路を介して追加された拡張メモリにアクセスする際には、前記キャッシュメモリに対してデータリードの排他制御を行うことを特徴としている。
【００２６】
これによれば、前記キャッシュメモリと拡張メモリとを切り分けて利用可能であり、本発明に係る拡張メモリ付きのハイブリッドドライブ装置の有用性を更に高くすることが出来る。なお、ここで排他制御とは、同時に別のバスから同じＳＤＲＡＭをアクセスすることを禁止する制御方法をいう。
【００２７】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、前記キャッシュメモリへのアクセス及び前記拡張メモリへのアクセスは、ＤＭＡ（ダイレクトメモリアクセス）であることを特徴としている。
【００２８】
これによれば、大量のデータを一括して処理することが可能であり、高速のデータ転送が可能となる。
【００２９】
上記の課題を解決するために、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、前記キャッシュメモリへのアクセスは、４つのＤＭＡチャンネルと、２つのリングバッファによってなされるものであり、前記拡張メモリへのアクセスは、前記ＤＭＡチャンネルを共有することによってなされるものであることを特徴としている。
【００３０】
これによれば、拡張メモリの追加が容易であり、且つ、高速動作が可能な拡張メモリ付きのハイブリッドドライブ装置を提供することが出来る。なお、この４つのＤＭＡチャンネルと、２つのリングバッファを有するものは、例示であり、本願発明ではこれに限られるものではないことはいうまでもない。
【発明の効果】
【００３１】
以上に述べたとおり、本発明に係る拡張メモリ付きハイブリッドドライブ装置では、光ディスク装置と、キャッシュメモリと、前記キャッシュメモリに追加された拡張メモリとを有する拡張メモリ付きハイブリッドドライブ装置であって、前記拡張メモリは、インターフェース変換回路を介して追加されたメモリであることを特徴としている。
【００３２】
上記の本発明によれば、コストを抑えながら、高機能な拡張メモリ付きのハイブリッドドライブ装置を得ることが出来るという効果を有する。
【図面の簡単な説明】
【００３３】
【図１】本発明に係る拡張メモリ付きハイブリッドドライブ装置の原理的な考え方を説明するための図である。
【図２】大容量メモリを接続した本発明に係る拡張メモリ付きハイブリッドドライブ装置の全体構成を示す図である。
【図３】拡張メモリとして動作する大容量メモリの接続状況の詳細を示す図である。
【図４】本発明に係る拡張メモリ付きハイブリッドドライブ装置における大容量メモリへのアクセス状況を説明する図である。
【図５】本発明に係る拡張メモリ付きハイブリッドドライブ装置の動作の概要を示すフロー図である。
【図６】光ディスク装置にＳＤＲＡＭを組み合わせた従来のハイブリッドドライブ装置の例を示す図である。
【図７】従来のハイブリッドドライブ装置における光ディスク再生時のデータの流れを示す図である。
【発明を実施するための形態】
【００３４】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下の説明では本発明を実施するために好ましい種々の限定が付与されているが、本発明の技術的範囲は以下の実施例及び図面の記載に限定されるものではない。
【実施例】
【００３５】
始めに、図１を用いて本発明に係る拡張メモリ付きハイブリッドドライブ装置の原理的な考え方を説明し、次いで、図２、図３を用いて本発明に係る拡張メモリ付きハイブリッドドライブ装置の構成を説明する。更に、図４、図５を用いて、本発明に係る拡張メモリ付きハイブリッドドライブ装置の動作の概要を説明する。
【００３６】
図１（ａ）において、１０は、本発明に従って、キャッシュメモリを備えた従来のハイブリッドドライブ装置に新たに追加された大容量メモリ装置であり、ＦＰＧＡ（Field Programmable Gate Array）を用いたインターフェース変換回路２０と拡張メモリとして働く大容量メモリ３０とによって構成されている。この拡張メモリとして働く大容量メモリ３０は、例えばｅＭＭＣ（Embedded Multi Media Card）等を用いることができるが、これに限られることなく光ディスクより高速に動作可能なメモリであれば良い。また、不揮発性のメモリに限られることなく、揮発性のメモリであっても良い。
【００３７】
ＦＰＧＡ（Field Programmable Gate Array）自体は、きわめて容易に入手可能であって、しかも設計の自由度が高く、従って、コストを抑えながら、高機能な拡張メモリ付きのハイブリッドドライブ装置を得ることが出来る。また、ｅＭＭＣ（Embedded Multi Media Card）も同じく入手が容易で安価であり、コストを抑えながら高機能な拡張メモリ付きのハイブリッドドライブ装置を実現することが出来る。ｅＭＭＣメモリによれば、飛躍的に大容量、例えば、アプリケーションで必要ならば、ＢＤ１枚から複数枚をも保存可能にできる能力を有するという特徴を持つ。
【００３８】
図１（ａ）において、４０は、図６において説明したキャッシュメモリとして動作するＳＤＲＡＭ装置であり、ＳＤＲＡＭ４１を有している。また、図１（ａ）において、５０は図６において説明した光ディスク装置７０の駆動部６０を制御するための制御部である。図１（ａ）の記載から明らかなように、本願の発明では、図６で説明した従来のハイブリッドドライブ装置１００において、インターフェース変換回路２０と拡張メモリとして働く大容量メモリ３０とを有する大容量メモリ装置１０を追加したものである。即ち、ＳＤＲＡＭバス４８を介して接続されたインターフェース変換回路２０によって、従来のＳＤＲＡＭにおけるインターフェースとは異なるインターフェースの大容量のメモリへのアクセスを可能にするものである。
【００３９】
図１（ｂ）は、拡張メモリとして働く大容量メモリ３０としてｅＭＭＣを用いた場合のインターフェース変換回路２０をより詳細に示した図であり、ＳＤＲＡＭインターフェース２１と、ＦＩＦＯ２２と、ｅＭＭＣコントローラ２３とを有する。ＦＩＦＯ２２は、ＳＤＲＡＭインターフェース２１とｅＭＭＣコントローラ２３との間のバッファリングを行うもので、両者のスピード差等を吸収してデータのやり取りをスムースに達成する。即ち、このインターフェース変換回路２０は、ＳＤＲＡＭインターフェースと大容量メモリである例えばｅＭＭＣインターフェースとの橋渡しを行う、ＳＤＲＡＭ−ｅＭＭＣブリッジ
回路である。なお、図１（ａ）に示されるように、ｅＭＭＣ側にアクセスする時には、ＳＤＲＡＭ４１側へのアクセスを禁止するための排他制御が行われる。これによれば、前記キャッシュメモリと拡張メモリとを切り分けて利用可能であり、本発明に係る拡張メモリ付きのハイブリッドドライブ装置の有用性を更に高くすることが出来る。なお、ここで排他制御とは、同時に別のバスから同じＳＤＲＡＭをアクセスすることを禁止する制御方法をいう。
【００４０】
図２は、大容量メモリ装置１０を、ＳＤＲＡＭ４１を有する従来のハイブリッドドライブ装置１００に接続する際の詳細を示している。大容量メモリ装置１０は、図１を用いて説明したインターフェース変換回路２０の外、ＦＰＧＡ内の回路の制御を行うＦＰＧＡ内回路入力制御部３１、ハイブリッドドライブ装置１００が拡張メモリとして働く大容量メモリ３０にアクセスしている際にＳＤＲＡＭ４１へのアクセスを禁止するためのデータリードの排他回路３２、大容量メモリ３０のアドレスを指定するための大容量メモリアドレス指定用レジスタ３３を有しており、ＳＤＲＡＭ４１へのＳＤＲＡＭバス４８によってハイブリッドドライブ装置１００に接続されている。なお、データ転送する場合、予め、ＦＰＧＡ内の上記大容量メモリアドレス指定用レジスタ３３に、記録スタートのアドレスと長さ情報を指定してからＤＭＡ転送することになる。また、光ディスク装置７０の駆動部６０、制御部５０の構成は、図６と共に説明した従来例と同じ構成であり、ここでの説明は省略する。
【００４１】
図３は、従来のハイブリッドドライブ装置１００と大容量メモリ装置１０との接続の詳細を示している。図３に示すとおり、大容量メモリ装置１０の接続は、ＳＤＲＡＭ４１へのデータ転送のための４つのＤＭＡＣＨ（ダイレクトメモリアクセス・チャンネル）４４、４５、４６、４７を利用したＤＭＡ転送によって行われる。
【００４２】
物理的な接続は、図３に示されるように、前記４つのＤＭＡＣＨ（ダイレクトメモリアクセス・チャンネル）４４、４５、４６、４７の内の１つのチャンネルであるＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル４）４５と、大容量メモリ装置１０のインターフェース変換回路２０との接続によりなされる。即ち、ＤＭＡチャンネルを共有することによってなされている。ＤＭＡによるデータの転送は、大量のデータを一括して処理することが可能であり、従って、高速のデータ転送が可能であり、拡張メモリ付きハイブリッドドライブ装置の高速動作を可能にする。
【００４３】
この発明に従って、大容量メモリ装置１０中の大容量メモリ３０を利用する際には、データリードの排他回路３２からの指令によりＳＤＲＡＭ４１のメモリへのアクセスを禁止し、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル４）４５を介して、大容量メモリ３０にアクセスすることになる。
【００４４】
大容量メモリ３０へのデータの記録は、大容量メモリアドレス指定用レジスタ３３によって指定されたアドレスに記録されることになり、また、大容量メモリ３０からのデータの読出し（再生）は、大容量メモリアドレス指定用レジスタ３３を介して指定されたアドレスから読み出されることになる。即ち、従来のハイブリッドドライブ装置１００における制御用ＬＳＩのアドレスは、８ＭＢから１６ＭＢが一般的であり、ギガバイトまではリニアに割り付けることが出来ない。そのため、大容量メモリ３０のアドレスレジスタを構成し、アクセスしたい大容量メモリ３０のアドレスを先にレジスタに書き込んでから、実際のデータアクセスを行う。データのアクセスはバースト転送を行うことにより、高速性を損なうことなくアクセス可能となる。大容量メモリアドレス指定用レジスタ３３による大容量メモリ３０へのアクセスのための制御は、ＦＰＧＡ内回路入力制御部３１によって行われる。
【００４５】
上位システムのホスト８０からのデータを記録する際には、図３中に破線７３で示されるとおり、ホスト８０からのデータは、ＤＭＡＣＨ０（ダイレクトメモリアクセス・チャンネル０）４４、リングバッファ４３、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル４）４５、リングバッファ４１、ＤＭＡＣＨ３（ダイレクトメモリアクセス・チャンネル３）４６を経由して、光ディスク装置７０（図２参照）に送られ、光ディスクに記録されることになる。
【００４６】
光ディスク側からの再生信号は、図３中に実線７４で示されるとおり、ＤＭＡＣＨ２（ダイレクトメモリアクセス・チャンネル２）４７、リングバッフア４２、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル４）４５を介して、大容量メモリ装置１０のインターフェース変換回路２０に送られる。大容量メモリ装置１０側に送られたデータは、既に説明したとおり、大容量メモリアドレス指定用レジスタ３３によって指定された大容量メモリ３０のアドレスに記憶され、更に、ＤＭＡＣＨ４（ダイレクトメモリアクセス・チャンネル４）４５、リングバッファ４３、ＤＭＡＣＨ０（ダイレクトメモリアクセス・チャンネル０）４４を介してホスト８０側に送られることになる。
【００４７】
図４は、大容量メモリ装置１０の大容量メモリ３０へのアクセスの状態を説明するための図である。図４（ａ）は、上位システムのホスト８０（図３参照）からの要求により光ディスク側にアクセス要求があった場合の状況を示している。光ディスクドライブは、最低一回のアクセスにて、現在停止状態であり、大容量メモリに要求されたデータがある限り、光ディスクドライブでの記録再生は不要である（Ｓ．１）。この場合、ＳＤＲＡＭデータの排他処理が行われ（Ｓ．２）、大容量メモリ３０に、１以上のディスクＩＤを持つデータが保存される（Ｓ．３）。そして、ホスト８０からの要求データが大容量メモリ３０内にある場合、光ディスクではなく、大容量メモリ３０からＳＤＲＡＭバス経由でＤＭＡ転送される。
【００４８】
図４（ｂ）は、従来のＳＤＲＡＭをバッファとして用いる場合の動作を示している。この場合、光ドライブは、アクセス中、常時動作状態である（Ｓ．１）。そして、従来のＳＤＲＡＭをバッファとして小容量単位の繰り返しデータ転送を行い（Ｓ．２）、要求データ転送完了を待つことになる（Ｓ．３）。ホスト８０（上位システム）は、従来のハイブリッドドライブ装置１００における制御用ＬＳＩのコマンドにより指定可能なアドレス単位（比較的小容量）でデータを完結的に転送・受理することになる。
【００４９】
なお、以上述べたように更に大容量メモリ装置１０が接続された装置も、ハイブリッドドライブ装置であることに変わりはないが、従来のハイブリッドドライブ装置１００のメモリを更に拡張して使用することとなるので、本発明では、特に、拡張メモリ付きハイブリッドドライブ装置という。
【００５０】
図５は、本発明に従った拡張メモリ付きハイブリッドドライブ装置の動作の概要を示すフロー図である。図５（ａ）は、拡張メモリ付きハイブリッドドライブ装置を構成する光ディスク装置７０立上げ時の動作の概略を示しており、図５（ｂ）は、前記拡張メモリ付きハイブリッドドライブ装置における光ディスクからのデータ再生時のフローを示しており、図５（ｃ）は、前記光ディスクへのデータ記録時のフローを示している。
【００５１】
本発明に係る拡張メモリ付きハイブリッドドライブ装置において、光ディスク装置７０を立ち上げる際の動作は、図７（ａ）と共に説明した従来のハイブリッドドライブ装置における光ディスク装置７０の立ち上げと同様であり、図５（ａ）に示すとおり、電源がオン（ステップ１、以下単にＳ．１と記載する。）された後、光ディスク（以下、単にディスクという場合がある。）が挿入されると（Ｓ．２）、スピンドルモータが回転を開始し（Ｓ．３）、フォーカスサーボがオンになって（Ｓ．４）、ディスク種類の判別が行われ（Ｓ．５）、更に、トラッキングサーボがオンになる（Ｓ．６）。
【００５２】
次いで、ディスク／サーボの確定が確認された後（Ｓ．７）、光ディスクの基本データが再生され（Ｓ．８）、上位システム（例えば、本発明による拡張メモリ付きハイブリッドドライブ装置が接続されたテレビ受像機等）による記録又は再生要請に対しての準備が完了して（Ｓ．９）、前記上位システムからの指令を受けてディスクへの記録又は再生が行われる（Ｓ．１０）ことになる。
【００５３】
図５（ｂ）は、本発明に係る拡張メモリ付きハイブリッドドライブ装置において、光ディスクからデータを再生する場合の動作を示している。
【００５４】
図５（ｂ）に示されるとおり、最初に光ディスクからデータが再生されると、再生データは、大容量メモリ３０に記憶される。光ディスクが複数枚再生された場合は、光ディスクのＩＤと共に全データが保存される（Ｓ．１1）。光ディスクの再生が終了すると、光ディスク装置は待機状態に移行され、光ディスク装置の駆動部自体の動作は停止される（
Ｓ．１２）。上位システムからの再生コマンドがあると（Ｓ．１3）、先ず、大容量メモリ３０にアクセスし、そこにデータが記憶されていれば、その大容量メモリ３０よりデータを読み出す。そして、この読み出したデータを上位システムに転送することになる（Ｓ．１４）。
【００５５】
図５（ｃ）は、本発明に係る拡張メモリ付きハイブリッドドライブ装置において、光ディスクへデータを記録する場合の動作を示している。
【００５６】
光ディスクにデータを記録させる場合、先ず、大容量メモリ３０に大量データを転送する（Ｓ．１５）。大容量メモリアドレス指定用レジスタ３３により大容量メモリ３０の先頭アドレスが指定され、大容量メモリ３０に大量データが記憶される（Ｓ．１６）。記録用の光ディスクが光ディスク装置７０の駆動部６０に装填されると、駆動部６０はスロー立上げされ（Ｓ．１７）、立上げ後、或いは、上位システム非アクセス時、空き時間に記録が実行され、記録後、光ディスク装置は停止される。
【００５７】
本発明では、以上に述べたとおり、光ディスク装置７０が待機状態に移行されると、光ディスク装置７０の駆動部６０自体の動作が停止されるため、省電力化に寄与することとなる。一般に、光ディスク装置７０の立上時には、比較的長時間を要することから消費電力が大きくなり、更には、アクセススピードを上げるために、高スピードの立上げを行うことから高消費電力となる。それに対して、本発明によれば、大容量メモリ３０に大量のデータを記録しておくことができることと相まって、光ディスク装置７０の駆動部６０を停止しておく期間が存在することになり、更には、アクセススピードの低下を招くことなく駆動部６０をスロー立上げすることも可能であり、これらによる省電力化の効果は大きい。また、光ディスク装置よりアクセスが早い大容量メモリ３０からのデータ読出しが行われるため、光ディスク立上までの時間を待つ必要がなくなり、きわめて使い勝手の良い拡張メモリ付きハイブリッドドライブ装置を得ることが出来る。
【００５８】
また、本発明によれば、従来のハイブリッドドライブ装置に対して、ＦＰＧＡを用いたインターフェース変換回路を付加することによって容易に大容量のメモリを追加できることとなり、ハイブリッドドライブ装置の使い勝手を大きく改善することが出来る。
【産業上の利用可能性】
【００５９】
本発明は、光ディスク装置にキャッシュメモリを追加したハイブリッドドライブ装置に対して、更に大容量メモリを追加出来る、きわめて使い勝手の良い拡張メモリ付きハイブリッドドライブ装置を提供するものであり、産業上の利用可能性は高い。
【符号の説明】
【００６０】
１０ 大容量メモリ装置
２０ インターフェース変換回路
３０ 大容量メモリ
３１ ＦＰＧＡ内回路入力制御部
３２ データリードの排他回路
３３ 大容量メモリアドレス指定用レジスタ
４０ ＳＤＲＡＭ装置
４１ ＳＤＲＡＭ
４２、４３ リングバッファ
４４、４５、４６、４７ ＤＭＡＣＨ（ダイレクトメモリアクセス・チャンネル）
５０ 光ディスク装置の制御部
５１ ＣＰＵ
５２ ＰＲＯＭ
５３ ＲＡＭ
５４ メカ／サーボ制御部
５５ サーボ制御部
５６ 再生制御部
５７ 記録制御部
５８ 変／復調回路 ＥＣＣ処理部
６０ 光ディスク装置の駆動部
８０ 上位システムのホスト
１００ ハイブリッドドライブ装置
【特許請求の範囲】
【請求項１】
光ディスク装置と、キャッシュメモリと、前記キャッシュメモリに追加された拡張メモリとを有する拡張メモリ付きハイブリッドドライブ装置であって、
前記拡張メモリは、インターフェース変換回路を介して追加されたメモリであることを特徴とする拡張メモリ付きハイブリッドドライブ装置。
【請求項２】
前記インターフェース変換回路は、ＦＰＧＡによって構成されていることを特徴とする請求項１に記載の拡張メモリ付きハイブリッドドライブ装置。
【請求項３】
前記キャッシュメモリは、ＳＤＲＡＭであり、前記インターフェース変換回路を介して追加された拡張メモリは、ｅＭＭＣメモリであることを特徴とする請求項１または２に記載の拡張メモリ付きハイブリッドドライブ装置。
【請求項４】
前記インターフェース変換回路を介して追加された拡張メモリにアクセスする際には、前記キャッシュメモリに対してデータリードの排他制御を行うことを特徴とする請求項１〜３のいずれか一項に記載の拡張メモリ付きハイブリッドドライブ装置。
【請求項５】
前記キャッシュメモリへのアクセス及び前記拡張メモリへのアクセスは、ＤＭＡであることを特徴とする請求項１〜４のいずれか一項に記載の拡張メモリ付きハイブリッドドライブ装置。
【請求項６】
前記キャッシュメモリへのアクセスは、４つのＤＭＡチャンネルと、２つのリングバッファによってなされるものであり、前記拡張メモリへのアクセスは、前記ＤＭＡチャンネルを共有することによってなされるものであることを特徴とする請求項１〜５のいずれか一項に記載の拡張メモリ付きハイブリッドドライブ装置。
【請求項１】
光ディスク装置と、キャッシュメモリと、前記キャッシュメモリに追加された拡張メモリとを有する拡張メモリ付きハイブリッドドライブ装置であって、
前記拡張メモリは、インターフェース変換回路を介して追加されたメモリであることを特徴とする拡張メモリ付きハイブリッドドライブ装置。
【請求項２】
前記インターフェース変換回路は、ＦＰＧＡによって構成されていることを特徴とする請求項１に記載の拡張メモリ付きハイブリッドドライブ装置。
【請求項３】
前記キャッシュメモリは、ＳＤＲＡＭであり、前記インターフェース変換回路を介して追加された拡張メモリは、ｅＭＭＣメモリであることを特徴とする請求項１または２に記載の拡張メモリ付きハイブリッドドライブ装置。
【請求項４】
前記インターフェース変換回路を介して追加された拡張メモリにアクセスする際には、前記キャッシュメモリに対してデータリードの排他制御を行うことを特徴とする請求項１〜３のいずれか一項に記載の拡張メモリ付きハイブリッドドライブ装置。
【請求項５】
前記キャッシュメモリへのアクセス及び前記拡張メモリへのアクセスは、ＤＭＡであることを特徴とする請求項１〜４のいずれか一項に記載の拡張メモリ付きハイブリッドドライブ装置。
【請求項６】
前記キャッシュメモリへのアクセスは、４つのＤＭＡチャンネルと、２つのリングバッファによってなされるものであり、前記拡張メモリへのアクセスは、前記ＤＭＡチャンネルを共有することによってなされるものであることを特徴とする請求項１〜５のいずれか一項に記載の拡張メモリ付きハイブリッドドライブ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−２３８１１４（Ｐ２０１１−２３８１１４Ａ）
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願番号】特願２０１０−１１０３１１（Ｐ２０１０−１１０３１１）
【出願日】平成２２年５月１２日（２０１０．５．１２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願日】平成２２年５月１２日（２０１０．５．１２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]