【課題】異なるキャッシュ・コヒーレンス・ドメイン内のエージェント間での情報共有を可能にする。
【解決手段】ある実施形態では、グラフィック装置が、情報を記憶または読み出しするために一つまたは複数の処理コアによって使用される一つまたは複数のキャッシュを使用しうる。前記一つまたは複数のキャッシュは、前記グラフィック装置に関するプログラミングおよびコヒーレンス規則に影響しない仕方で、一つまたは複数の処理コアによってアクセスされうる。 （もっと読む）

【課題】処理パイプライン内の処理バブルの低減が可能なデータ処理装置を提供する。
【解決手段】グラフィクス処理ユニットは、第１パイプライン部分１８と第２パイプライン部分２０とを有するテクスチャパイプライン６を含む。第１パイプライン部分１８内の主題命令は、その主題命令によりメモリからロードされる記述子データが、共有記述子キャッシュ内に貯えられるまで、第１パイプライン部分１８内で再循環される。記述子が、共有キャッシュ内に保存されている場合、主題命令は、追加の処理操作が実行される第２パイプライン部分２０に渡され、それらの追加の処理操作が完了するまで再循環される。記述子データは、その記述子データを利用するのに必要とされるテクスチャパイプライン６内の係属中の主題命令がなくなるまで、共有記述キャッシュ内に固定される。 （もっと読む）

【課題】 画像処理装置において、プロセッサーやメモリーなどのリソースに対する負荷を小さくしつつ、属性データと画像データとを仮想アドレス空間内でそれぞれ連続させる。
【解決手段】 画像形成装置１において、データ生成部２２は、複数ページ画像のそれぞれについて、ページ画像内の各画素の色および／または階調を示す画像データとページ画像内の各画素の属性を示す属性データとを、順番に生成しＲＡＭ１２に記憶する。そして、マッピング設定部２３は、複数ページ画像についての属性データが仮想アドレス空間で連続するように、また、複数ページ画像についての画像データが仮想アドレス空間で連続するように、マッピングデータ２１ａを設定する。 （もっと読む）

【課題】少ないメモリ容量で高速な処理を行う画像処理装置を得る。
【解決手段】処理対象画像のサイズおよび各画素のデータサイズなどの画像情報を設定する画像情報設定部２２と、プラットホーム３に搭載されたキャッシュ３２の構成およびサイズなどのキャッシュ情報を設定するキャッシュ情報設定部２１と、画像情報設定部２２が設定した画像情報から、処理対象画像の行方向のデータサイズおよび列方向のデータサイズを特定し、当該行方向および列方向のデータサイズを有する画像領域３１ａを生成すると共に、画像情報設定部２２が設定した画像情報およびキャッシュ情報設定部２１が設定したキャッシュ情報から、所定のサイズを行方向のデータサイズとし、処理対象画像の行方向のデータサイズを列方向のデータサイズとした作業領域３１ｂを生成し、生成した画像領域３１ａおよび作業領域３１ｂを画像処理プログラムに割り付けるメモリ割付部２３とを備える。 （もっと読む）

【課題】 データ処理の領域を分割して複数のプロセッサに並列処理させる際に、分割の最小単位を小さくする。
【解決手段】 データ処理装置が、第一のデータ処理を複数のプロセッサに並列処理させ、並列処理されたデータを記憶部に格納する際に、複数のプロセッサのデータキャッシュのサイズに基づいて記憶部のアドレスを変換して格納する。そして、記憶部に格納されたデータを読み出し、読み出したデータに対して第二のデータ処理を行う。 （もっと読む）

【課題】シングルポートのＳＲＡＭを用いて画像処理装置の処理効率を改善する。
【解決手段】画像処理装置１０は、複数の変換前画素値を記憶するメインメモリ３０と、複数のキャッシュブロックを有するキャッシュメモリ２０とに接続される。カウンタと、座標決定部と、メモリコントローラと、キャッシュアクセス部と、画素値計算部と、出力部とを備える。メモリコントローラは、メインメモリ３０に記憶された複数の変換前画素値をそれぞれ、変換前座標に応じたキャッシュブロックへ転送する。キャッシュアクセス部は、複数のキャッシュブロックから、変換後画素値の計算に必要な全ての変換前画素値を１回のキャッシュアクセスで読み出す。画素値計算部は、キャッシュアクセス部が読み出した変換前画素値を参照して、変換後画素値を計算する。出力部は、変換後画素値を出力する。 （もっと読む）

【課題】キャッシュ技術を用いて画像変形処理を行う際に、処理速度を向上させる。
【解決手段】入力画像を入力する。入力画像をブロック単位で格納する。領域を出力画像内に設定し、設定した領域内のそれぞれの画素について、画素に対応する入力画像内の画素を含むブロックを特定した場合に、特定されたブロックのデータ量の合計がキャッシュメモリの容量以下となるように、部分領域の大きさを決定する。出力画像の画像領域を複数の部分領域に分割する。複数の部分領域のそれぞれについて順に部分画像を生成する。部分画像で構成される出力画像を出力する。 （もっと読む）

【課題】キャッシュメモリに記憶されたピクセルデータの利用率向上を可能とするキャッシュメモリ装置を提供する。
【解決手段】本発明は、表示する画像データの幅がWピクセルであり、2次元方形領域の幅がaピクセル及び縦がbピクセルの場合、横方向のエントリ数がW/aである数pであり、縦方向のエントリ数が[a×2^{（１／２）}/b]の整数値に2を加えた数qであるエントリマトリクスのキャッシュメモリと、表示画面の座標系の表示アドレスを、表示メモリの画像データの座標系へ角度θで座標変換が行われた、2次元方形領域のメモリアドレスから、エントリアドレスを生成するエントリアドレス生成部と、表示メモリからメモリアドレスを用いた角度θのラスタースキャンで分割画像データを読み出し、キャッシュメモリに書き込む書込制御部と、表示される画像データの全走査線に対応するピクセルデータを順次読み出す読出制御部とを有する。 （もっと読む）

【課題】アクセラレータとＣＰＵとの一貫性を維持しながら通信によるノード間の帯域幅の消費を低減する。
【解決手段】ＣＰＵ２１０およびアクセラレータ２２０はマルチプロセッシング環境において個別のノードにクラスターできる。共有メモリ・デバイス２１２、２２２を収容する各ノード０、１は、他のノードでキャッシュされたかもしれない共有メモリのブロックを追跡するディレクトリを維持できる。そのため、コマンドとアドレスは、メモリ位置があるノード以外でキャッシュされたときに限り、他のノードのプロセッサおよびアクセラレータに送信できる。加えて、アクセラレータは一般的にＣＰＵと同じデータにはアクセスしないため、最初の読み出し、書き込み、および同期の操作のみを他のノードに送信できる。データへの中間アクセスは一貫性を保たないで行える。その結果、一貫性を維持するために消費するチップ間の帯域幅を低減できる。 （もっと読む）

【課題】文書要素の画像データのための記憶領域をキャッシュメモリ内に確保する際に、使用中でない画像データをキャッシュメモリから追い出すだけよりも更に多くの空き容量を作ることができるようにする。
【解決手段】キャッシュ管理部１３０はＲＩＰ部１２０から領域確保要求を受けた場合、エントリ管理テーブル１３２を参照し、その要求の対象の文書要素よりもキャッシュ優先度が低く且つ使用されていない文書要素の画像データをキャッシュメモリ１４０から追い出す。これでも空き容量が足りない場合は、その要求の対象の文書要素よりもキャッシュ優先度が低く且ついずれのデータ処理装置からも使用中でないすべての文書要素の画像データをキャッシュメモリ１４０から追い出すことで空き容量を増大させる。追い出される画像データを使用中のＲＩＰ部１２０のために、キャッシュメモリ１４０の容量を一時的にオーバーフローして領域確保するなどの対処を行う。 （もっと読む）

【課題】あるデータ処理装置が、ある文書要素の画像データがキャッシュメモリに存在するかどうかを問い合わせた場合に、別のデータ処理装置がその画像データを作成中であれば、その旨を知って対応できるようにする。
【解決手段】キャッシュ管理部１３０は、いずれかのＲＩＰ部１２０からオブジェクトについての問合せを受けた場合、エントリ管理テーブル１３２に記録されたそのオブジェクトのステージ（キャッシュ状態）を調べ、そのステージが、他のＲＩＰ部１２０が当該オブジェクトのキャッシュデータを作成中であることを示す「作成中」状態（“New chache”）である場合、その旨を示す「作成中」応答（“creating”）を返す。「作成中」応答を受け取ったＲＩＰ部１２０は、設定に従い、他のＲＩＰ部１２０による当該オブジェクトのキャッシュデータの作成完了を待つか、待たずに当該オブジェクトのＰＤＬデータをＲＩＰ処理するかの制御を行う。 （もっと読む）

【課題】文書要素の画像データがキャッシュメモリにないことがキャッシュメモリに記憶する価値が低いためなのか否かを、データ処理装置が知って対処する。
【解決手段】キャッシュ管理部１３０はＲＩＰ部１２０から文書要素の問合せを受けた場合、エントリ管理テーブル１３２にてその文書要素のキャッシュ状態を調べ、キャッシュメモリ１４０に画像データが記憶されている各文書要素よりもキャッシュ優先度が高いにも関わらず画像データがキャッシュメモリ１４０にない第１の状態（例えばCaching）であれば第１の応答(Miss)を、キャッシュメモリに１４０に画像データが記憶されている各文書要素よりもキャッシュ優先度が低いために画像データがキャッシュメモリ１４０にないことを示す第２の状態（Cached Out）であれば第２の応答(Deleted)を返す。ＲＩＰ部１２０は、第２の応答を受けた場合、作成した画像データをキャッシュメモリ１４０に登録しない。 （もっと読む）

【課題】タイル式メモリからデータを読み取るための方法、装置、システムおよび媒体を提供する。
【解決手段】一つのタイル式X方式キャッシュ読み取り要求について、そのタイル式X方式キャッシュ読み取り要求を分解することなくタイル式メモリから二つのキャッシュ・ラインを要求する段階３０５と、二つの要求されたキャッシュ・ラインに関連付けられたデータを返す段階３２５とを含む。また、二つのキャッシュ・ラインを並列に割り当てる段階３１０と、二つのキャッシュ・ラインの整合性を並列に維持する段階３１５と、二つのキャッシュ・ラインに関連付けられたデータをデータ・キャッシュから並列に読む段階３２０を含む。 （もっと読む）

【課題】画像の回転処理時に、キャッシュメモリのスペックに応じた矩形領域を設定することで、高速な回転処理を実施可能にする。
【解決手段】ＣＰＵ２０は、キャッシュメモリ２２のデータ書き込み可能な領域の記憶容量に応じて得られる入力用メモリ空間１１ａ上で特定される矩形形状の領域の大きさを、入力用メモリ空間１１ａ上に記憶された画像を該領域を単位として分割したときにその分割された各領域の画像を構成するデータの幅が同等になるように調整し、入力用メモリ空間１１ａに記憶された画像を調整した矩形形状の領域を単位として分割しながら、分割した領域単位でデータを順次キャッシュメモリ２２に書き込み、キャッシュメモリ２２に書き込んだデータを、分割した領域単位で該キャッシュメモリ２２から読み出し、出力用メモリ空間１１ｂの予め設定した領域に書き込むことで回転した画像を生成する。 （もっと読む）

【課題】メインメモリから同じデータを２度読み出さない形で画像処理を実行可能な、大容量のキャッシュメモリを内蔵させることなく低消費電力で実現できるプロセッサシステムを、提供する。
【解決手段】プロセッサシステム１０は、或るブロックのデータの掃き出し時にそのデータの書戻要求を発行するキャッシュメモリ１２と、キャッシュメモリ１２からの書戻要求に基づき、再度キャッシュメモリ１２内に読み込ませることが必要なデータをローカルメモリ１４上に用意し、キャッシュメモリ１２からのリード要求にローカルメモリ１４上のデータを利用して応答するインターコネクト１３とを備える。 （もっと読む）

【課題】データ処理の高速化を可能とすること。
【解決手段】キャッシュ制御部３２のキャッシュ判定部３３は、カウンタ部２２のカウント値ＣＴに対応するアドレスＡＤＲをキャッシュ判定する。基準値算出部４９は、アドレスＡＤＲに対するキャッシュヒットのヒット率ＨＲと、キャッシュミスのときにカウント値ＣＴに対応するアドレスＡＤＲに対するキャッシュミスのミス率ＭＲとに基づいて、カウンタ部２２がカウント値ＣＴをカウントするための基準値ｍ，ｎを変更する。 （もっと読む）

【課題】プロセッサと組み合わせて使用した時に、プロセッサによるバスアクセス回数を低減して、バスアクセスにかかるオーバーヘッドを削減できるキャッシュメモリの実現。
【解決手段】データ格納部21と、データ転送装置14によりまとめて転送されるライトデータを書き込むライト部22,24と、プロセッサ11からのリードアクセスに対してデータを読み出すリード部23,25と、転送される予定のライトデータの転送終了アドレスおよび実際に転送が行われたアドレスの先頭位置を保持するレジスタ26,28,31と、を備え、リード部は、先頭位置と先頭位置からリードデータがデータ格納部に記憶されている場合には読み出しを行い、転送終了アドレスと先頭位置との間の場合には対象データがデータ格納部に書き込まれるまで待機し、それ以外の場合は、ＭＩＳＳを通知するキャッシュメモリ。 （もっと読む）

【課題】カウンタフロー・パイプラインを用いて、データを確実且つ柔軟に比較する。
【解決手段】複数の第１ノードを有し、第１方向にある第１ノードへ当該第１ノードの保持する第１データを移動させる第１パイプラインと、第１パイプラインの第１ノードの各々に対応する複数の第２ノードを有し、第１方向と逆の第２方向にある第２ノードへ当該第２ノードの保持する第２データを移動させる第２パイプラインと、第１ノードの１つを着目ノードとして、当該着目ノードに保持されている第１データと、第２ノードに保持されている第２データと、を比較する比較手段と、を有するデータ処理装置を複数備える演算装置において、外部装置から第１データと第２データとを取得する取得手段と、第１データを複製して第１パイプラインへ入力する第１入力手段と、第２データを第２パイプラインへ入力する第２入力手段と、を更に備え、複数のデータ処理装置を直列に接続する。 （もっと読む）

【課題】 データ処理装置において、ストレージへのデータバッファリングに起因する後段処理の遅延を低減する。
【解決手段】 メインコントローラー２は、書込側スレッド３１ａから読出側スレッド３２ａへ、ＨＤＤ４におけるファイルの識別子を通知した後に、書込側スレッド３１ａで一連の複数のバンドデータのそれぞれについてのデータ書込要求を順番にキューイングし、ファイル書込スレッド３１ｂを用いて、キューイングされたデータ書込要求の順番で、ＨＤＤコントローラー１４に一連の複数のバンドデータを書き込ませ、読出側スレッド３２ａで、ファイルのファイル識別子を受領すると、一連の複数のバンドデータのそれぞれについてのデータ読出要求を順番にキューイングし、ファイル読出スレッド３２ｂを用いて、キューイングされたデータ読出要求の順番で、ＨＤＤコントローラー１４に一連の複数のバンドデータを読み出させる。 （もっと読む）

【課題】プロセス間通信を行うことなく、並列動作する複数の変換モジュール間のキャッシュ効率の低下を防ぐ。
【解決手段】ＲＩＰモジュール制御部２００は、ＲＩＰモジュール３００を１つのプロセスとして起動する。ＲＩＰモジュール３００は、内部で複数のページ変換処理スレッド３１２−１，３１２−２，…３１２−Ｎを走らせ、それら各スレッドにより複数のページを並列的にＲＩＰ処理する。ページ割り当て部３１４は、各ページ変換処理スレッド３１２に対して、印刷文書データのうちのそれぞれ異なるページを割り当てる。複数のページ変換処理スレッド３１２は、同じメモリ空間内にある共有キャッシュ３２０を利用することで、プロセス間通信を行うことなく、共有キャッシュ３２０内にある他のページ変換処理スレッド３１２の変換結果を再利用する。 （もっと読む）