【課題】ページ属性サポートのある仮想アドレスから物理アドレスへの変換のためのシステム、方法及び装置を提供する。
【解決手段】仮想メモリ・ポインタをあるメモリ位置についての物理的なメモリ・アドレスに変換する命令を受領する段階５０２と、仮想メモリ・ポインタをページ・テーブル情報に基づいて物理的なメモリ・アドレスに変換する段階５０４と、物理的なメモリ・アドレスおよび一つまたは複数のページ属性を返す段階５０６を含む。 （もっと読む）

【課題】仮想マシンにおける効率的なアドレス変換が可能な手法を提供する。
【解決手段】プロセッサ３１８は、仮想化に基づくシステムのゲストの物理アドレス（ゲスト物理アドレス）から仮想化に基づくシステムのホストの物理アドレス（ホスト物理アドレス）までの翻訳ルックアサイドバッファ（ＴＬＢ）３２３に格納されたマッピングを仮想化に基づくシステムの拡張ページングテーブル（ＥＰＴ）３２８に格納された対応するマッピングを同期させる命令を実行するロジック３２２を含む。 （もっと読む）

【課題】親プロセッサアドレス変換をメディアプロセッサのアドレス変換に整合させ、複数のメディアプロセッサに別々の変換テーブル情報によって同時共有メモリアクセスを与えるための方法および装置を提供する。
【解決手段】所定メディアアプリケーションに対するページディレクトリは、メディアアプリケーションが親プロセッサおよびメディアプロセッサ上で実行されるメディアアプリケーションによって共有されるべきメモリを割り当てる場合にメディアプロセッサのページディレクトリにコピーされる。 （もっと読む）

【解決手段】
コンピュータシステムのシステムメモリへのＩ／Ｏデバイスによる要求を制御するためのＩＯＭＭＵは、制御論理及びキャッシュメモリを含む。制御論理は、Ｉ／Ｏデバイスからの要求において受信されるアドレスをトランスレートしてよい。要求が処理アドレス空間識別子（ＰＡＳＩＤ）プレフィックスを伴うトランザクション層プロトコル（ＴＬＰ）パケットを含む場合には、制御論理は２レベルのゲストトランスレーションを実行してよい。従って、制御論理は、ゲストページテーブルのセットにアクセスして、要求において受信されるアドレスをトランスレートしてよい。最後のゲストページテーブル内のポインタは、入れ子にされたページテーブルのセット内の第１のテーブルを指し示す。制御論理は、入れ子にされたページテーブルのセットにアクセスしてシステムメモリ内の物理ページに対応するシステム物理アドレス（ＳＰＡ）を得るために、最後のゲストページテーブル内のポインタを用いてよい。キャッシュメモリは完了したトランスレーションを記憶する。 （もっと読む）

【解決手段】
Ｉ／Ｏデバイスによるシステムメモリへの要求を制御するように構成される入力／出力メモリ管理ユニット（ＩＯＭＭＵ）は、システムメモリ内に記憶されるトランスレーションデータを用いてＩ／Ｏデバイス生成の要求に関連するアドレスをトランスレートするために２レベルのゲストトランスレーションを行い得る制御論理を含む。トランスレーションデータは、幾つかのエントリを有するデバイステーブルを含む。制御論理は、所与の要求を生成するＩ／Ｏデバイスに対応するデバイス識別子を用いることによって、その要求に対するデバイステーブルエントリを選択してよい。トランスレーションデータはまた、ゲストページテーブルのセットと、入れ子にされたページテーブルのセットとを含むＩ／Ｏページテーブルの第１のセットを含んでいてよい。所与の要求に対して選択されたデバイステーブルエントリは、ゲストトランスレーションテーブルのセットへのポインタを含んでいてよく、そして最後のゲストトランスレーションテーブルは、入れ子にされたページテーブルのセットへのポインタを含む。 （もっと読む）

【課題】ＣＰＵ等の負担なしに効果的に必要な保護レベルの設定と、汎用性の向上とソフトウェア開発の効率化を提供する。
【解決手段】ＭＭＵを有するＣＰＵに搭載可能にされるオペレーティングシステムである。第１物理アドレスに対応した第１論理アドレス空間を割り当てる第１ＴＬＢを作成して第１保護レベルとする。上記第１物理アドレスを含んでそれよりも大きな第２物理アドレスに対応した第２論理アドレス空間を割り当てる第２ＴＬＢを作成して第２保護レベルとする。タスクの生成時に、そのタスクに指定された保護レベルに対応したＴＬＢに対応した論理アドレス空間をアクセスする。タスクの切り替え時に、切り替わったタスクの保護レベルに対応したＴＬＢに切り替えて当該論理アドレス空間をアクセスする。実行中のタスクに指定された保護レベルに対応した論理アドレス空間に違反したメモリアクセスを検出してメモリアクセス違反処理を行う。 （もっと読む）

【課題】 強化型動的アドレス変換ファシリティを提供すること。
【解決手段】 一実施形態において、変換すべき仮想アドレスが最初に取得され、変換テーブル階層構造の変換テーブルの初期基点アドレスが取得される。取得された初期基点に基づいて、セグメント・テーブル・エントリが取得される。セグメント・テーブル・エントリは、フォーマット制御及びアクセス妥当性フィールドを含むように構成される。フォーマット制御及びアクセス妥当性フィールドがイネーブルであれば、セグメント・テーブル・エントリは、アクセス制御フィールド、フェッチ保護フィールド、及びセグメント・フレーム絶対アドレスをさらに含む。ストア動作は、アクセス制御フィールドが、プログラム・ステータス・ワード又は実行中のプログラム命令のオペランドのうちのいずれか１つによって与えられるプログラム・アクセス・キーに一致した場合にのみ許可される。フェッチ動作は、仮想アドレスに関連付けられたプログラム・アクセス・キーが、セグメント・アクセス制御フィールドと等しい場合に許可される。 （もっと読む）

【課題】 強化型動的アドレス変換ファシリティを提供すること。
【解決手段】 一実施形態において、変換すべき仮想アドレス、及び変換テーブル階層構造の変換テーブルの初期基点アドレスが取得される。仮想アドレスのインデックス部分を用いて、変換テーブル内のエントリを参照する。フォーマット制御フィールドがイネーブルであれば、主ストレージ内の大データ・ブロックのフレーム・アドレスが変換テーブル・エントリから取得される。大データ・ブロックは少なくとも１Ｍバイトのサイズのブロックである。次いで、フレーム・アドレスを仮想アドレスのオフセット部分と組み合わせて、主ストレージ内の大データ・ブロック内の所望のデータ・ブロックの変換アドレスを形成する。次いで、変換アドレスによってアドレス指定される所望の大データ・ブロックにアクセスする。 （もっと読む）

【課題】仮想アドレス・スペースを有する情報処理システムの共用仮想記憶を管理する。
【解決手段】６４ビット仮想アドレス・スペース２０２は、最大５レベルの動的アドレス変換（ＤＡＴ）テーブル３０２を必要とする。仮想アドレス３０４の１以上の共用範囲は、複数の仮想アドレス・スペース２０２のそれぞれに対して、共通する１セットの実アドレス３０６にマップされる。オペレーティング・システム１０６は、アドレス変換のために共用アドレス・スペースで使用される共用された１セットのＤＡＴテーブルを参照するシステム・レベルＤＡＴテーブルで共用範囲を管理する。仮想アドレスの共用範囲は、異なる第３レベルＤＡＴテーブルで用いられる範囲間の２⁴²バイト境界を跨ぎ、個々のアドレス・スペースが低位専用範囲および３レベルのＤＡＴテーブルのみに使用される共用範囲の両方をマップできるように、低位専用範囲と高位専用範囲との間に位置する。 （もっと読む）

【課題】 仮想計算機上で稼動するゲストＯＳがゲストページＰＴアドレスの更新する際の、ＶＭＭによるシャドウＰＴ操作から冗長性を削減し、仮想計算機を高速化する。
【解決手段】 ＶＭＭが、複数のシャドウＰＴを、基にしたゲストＰＴと対応付けて保存する。そして、ＶＭＭがゲストＰＴアドレスの更新を検出した際に、更新後のゲストＰＴに対応するシャドウＰＴを検索する。対応するシャドウＰＴが存在する場合は、ＶＭＭはシャドウＰＴの書き換えを省略し、当該シャドウＰＴのアドレスをＣＰＵに登録する。対応するシャドウＰＴが存在しない場合は、メモリを確保してシャドウＰＴを作成し、作成したシャドウＰＴのアドレスをＣＰＵに登録し、更新後のゲストＰＴと作成したシャドウＰＴの対応関係を記録する。 （もっと読む）

【課題】メモリカードの大容量化（２ギガバイト超）に伴い、旧来のＦＡＴ１６のメモリカード制御装置は対応できない。
【解決手段】コマンドを解析し論理アドレスを出力するコマンド解析手段と、複数の論理物理変換テーブルの中から論理アドレスにより使用する論理物理変換テーブルを判定・選択する使用テーブル判定出力手段と、論理アドレス、及び、使用テーブル判定出力手段からの変換テーブルから論理アドレスを物理アドレスへ変換するアドレス変換手段とを備え、論理アドレスに応じて、論理物理変換テーブルを変更する事により、旧来のＦＡＴ１６のメモリカード制御装置や、大容量に対応したメモリカード制御装置のどちらでも使用可能なメモリカードを提供できる。 （もっと読む）

【課題】
ゲストプログラムが複数のアドレス変換モードで動作可能であり且つ各アドレス変換モードにおいて同一ゲスト仮想アドレスが別ホスト実アドレスへ変換される場合、同一のページテーブルに重複登録され不正なアドレス変換によりホスト実アドレスにアクセスするのを避けかつアドレス変換機構を効率よく動作させる。
【解決手段】
主記憶に複数のホストページテーブル作成し、ゲストプログラムのアドレス変換モードが替わるのに応じてホストページテーブルの１つを選択し、ＰＴＡレジスタへ該選択したテーブルの先頭アドレスを設定してホストページテーブルを切り替える。 （もっと読む）

【課題】 最適な論理プロセッサと物理プロセッサの対応を設定したデータ処理を実現する装置および方法を提供する。
【解決手段】 論理プロセッサを物理プロセッサに対応付けてデータ処理を行なう構成において、論理パーティションアドレス（仮想物理アドレス）空間を物理アドレス空間に変換する第１変換テーブルと、仮想アドレス空間を物理アドレス空間に変換する第２変換テーブルとを適用して、テーブルのエントリ設定、および更新処理を実行することで、論理プロセッサと物理プロセッサとの対応関係を変更する。本構成により、ハードウェアの負荷、データ処理プログラムの態様を考慮した最適な論理プロセッサと物理プロセッサの対応を設定したデータ処理が可能となる。 （もっと読む）

【課題】
コンピュータ・システムにおけるメモリ管理を改善する。
【解決手段】
アドレス変換情報のサブセットが、ＣＰＵによる高速アクセスのためにそのようなアドレス変換情報を保存するために予約されたキャッシュ・メモリにおける他のタイプのアドレス変換情報によって置換されないようにする。このようにして、ＣＰＵは、キャッシュに保存されたアドレス変換情報のサブセットを識別することができる。
（もっと読む）

【課題】複数階層からなるＴＬＢを備えた情報処理装置においてプリフェッチ命令を効果的に実行すること。
【解決手段】情報処理装置１０は、プリフェッチ命令を実行するにあたってＴＬＢをもちいてフェッチ対象の領域のアドレスを仮想アドレスから物理アドレスへ変換する必要がある。μＴＬＢ５３０をもちいてアドレス変換できなかった場合、プリフェッチ動作は中止するが、ｍＴＬＢ５４０をもちいたアドレス変換をおこない、アドレス変換ができた場合は、μＴＬＢ５３０へアドレス情報を登録しておく。これにより、次回同じ領域を対象としたプリフェッチ命令を実行する場合は、プリフェッチが成功することになる。 （もっと読む）

メモリへのアクセスを管理するためのシステム及び方法を提供する。メモリ管理ユニット（ＭＭＵ）及び変換索引バッファ（ＴＬＢ）を用いる。ＴＬＢは、最近アクセスしたページのアドレスを格納する。ＭＭＵは、論理アドレスにリンクされたメモリ・ページの物理アドレスを格納するＭＭＵテーブルの仮想マップを含む。仮想マップは線形アドレス空間に格納され、ＭＭＵは、ＴＬＢに格納されるアドレスを、ＭＭＵテーブルで行われたメモリ・アクセスに応答して、更新することができる。ＭＭＵテーブルは、少なくとの第１及び第２レベルのテーブル・エントリを含む。第１レベルのテーブル・エントリは、論理アドレスを第２レベルのテーブル・エントリにマッピングするためのデータを格納する。第２レベルのテーブル・エントリは、論理アドレスをメモリの物理アドレスにマッピングするためのデータを格納する。
（もっと読む）