【課題】プログラムを高速に実行する手法を提供する。
【解決手段】ロード命令の追い越しの許可／不許可を示す追い越し許可フラグをもつストア命令、ロード命令の追い越しをブロックする命令を含む命令セットをもつＣＰＵと、そのフラグを設定する追い越し許可フラグ設定手段、その命令を生成する追い越しブロック命令生成手段をもつコンパイラと、追い越しをブロックする命令を命令リオーダバッファに登録する追い越しブロック命令登録手段、追い越し許可フラグの設定されたストア命令を参照しながら、メモリアクセス命令を命令リオーダバッファに登録する命令バイパス手段をもつ命令リオーダユニットを有する。 （もっと読む）

【課題】マイクロアーキテクチャの性能をモニタリングし、そのモニタリングされた性能に基づいてマイクロアーキテクチャをチューニングする方法及び装置を提供する。
【解決手段】シミュレーション、解析上の推論、リタイアメントプッシュアウト測定、全体実行時間、およびインスタンス当たりのイベントコストを決定する他の方法によって性能がモニタリングされる。インスタンス当たりのイベントコストに基づき、マイクロアーキテクチャおよび／または実行ソフトウェアは、性能を強化すべくチューニングされる。 （もっと読む）

【課題】無駄な時間の発生を抑制して性能を向上させる。
【解決手段】情報処理装置１は、互いに依存関係にある２以上の命令を発行する命令発行制御部１０と、実行パイプライン２０と、を備える。命令発行制御部１０は、命令デコード部１１と、命令が使用するリソースの使用状態を管理するリソース管理部１３と、リソースの使用状態に基づきデコード済み命令が使用するリソースが現在から何サイクル後に使用可能になるのかを判断し、デコード済み命令の発行タイミングとして決定し、リソースの使用状態を更新しリソースの割り当てを行う発行タイミング決定＆リソース割り当て部１２と、発行タイミングの決定及びリソースの割り当てが行われた命令を、その発行タイミングとなるまでの間バッファリングして保持し、その発行タイミングで実行パイプライン２０に発行する発行確定命令待機バッファ１４と、を備える。 （もっと読む）

【課題】追い越し機能が正常に動作しているか否かを信頼性よく試験することができる、コンピュータシステム、試験装置、試験方法、及び試験プログラムを提供する。
【解決手段】試験装置２と、先行命令のアクセス先仮想メモリアドレスが、後続命令のアクセス先仮想メモリアドレスと重複するか否かを判定し、重複しない場合に、前記後続命令が前記先行命令を追い越して実行されるように、処理装置によるメモリへのアクセス動作を制御する、命令追い越し回路１２と、前記後続命令の追い越しが発生した場合に、前記後続命令を特定する情報を生成し、追い越し結果情報として保存する、追い越しトレーサ回路１３とを具備する。前記試験装置２は、設定変更部５と、試験命令列生成部６と、追い越し判別部７と、試験命令列変更部８と、ＳＷシミュレータ実行部９と、実行結果判定部１０とを備える。 （もっと読む）

【課題】メモリアクセスの性能及びプログラムの処理速度への影響を抑えた上で、リストベクトルの追い越し制御を実現すること。
【解決手段】本発明にかかるベクトル命令制御回路は、外部から受け付けた複数の命令に関する情報を、アクセス先のメモリのアドレスを含めて命令単位に受け付け順に保持する命令保持回路と、受け付けた複数の命令のうち複数のアドレスの指定を含むリストアドレスを有するリストベクトル命令について、当該リストアドレス内のアドレスを比較して最大アドレス及び最小アドレスを抽出し、当該抽出された最大アドレス及び最小アドレスを当該リストベクトル命令に対応付けて、命令保持回路に格納するアドレス抽出回路と、命令保持回路に格納された最大アドレス及び最小アドレスに基づき、リストベクトル命令と、当該リストベクトル命令の後続命令との追い越し判定を行う追い越し判定回路と、を備える。 （もっと読む）

【課題】 任意にグループ分けした命令グループ間での追い越し制御を行う。
【解決手段】 複数の命令グループにグループ分けした、主記憶メモリにアクセスする複数のメモリアクセス命令の制御を行うメモリアクセス制御部１０２を備え、メモリアクセス制御部１０２が、所定の命令グループのメモリアクセス命令が先行する他の命令グループのメモリアクセス命令を追い越して実行可能か否かを示す設定情報に基づいて、命令グループ間のメモリアクセス命令の追い越し制御を行う。
（もっと読む）

【課題】キャッシュミスの修復などの長い待ち時間のオペレーションに依存する命令をパイプラインフローから逸らし、スループットを増加させる。
【解決手段】長い待ち時間のオペレーションに依存する命令をプロセッサパイプラインフローから逸らし、長い待ち時間のオペレーションが完了すると、それらの命令をフローに再び導入することによって、プロセッサのスループットを比較的増加させ、プロセッサのスケジューラ及びレジスタファイルに対する圧力を取り除く。このように、これらの命令は資源を拘束せず、パイプラインの全体的な命令スループットは比較的増加する。 （もっと読む）

【課題】マルチサイクル動作をする複数のパイプラインを備えた、安価に製造可能な演算ユニットであって、複雑な構成のスケジューラを搭載しなくても、各パイプラインを効率的に動作させることが出来る演算ユニットを、提供する
【解決手段】演算ユニット１０は、第１種処理の実行機能と第２種処理の実行機能とを有する１つ以上の第１パイプライン、及び、第１種処理の実行機能と第３種処理の実行機能とを有する１つ以上の第２パイプラインを含む、マルチサイクル動作をする複数のパイプラインｐ０〜ｐ３と、新たな処理を開始できる状態にある第２パイプラインに、或る第１パイプラインが既に開始している，第１種処理を複数回実行することにより完了する第１種ループ処理を引き継がせる機能を有する制御回路（スケジューラ１２、ＭＵＸ２４₀〜
２４₃等）とを備える。 （もっと読む）

【課題】互いに非同期の関係にある複数の前段処理の処理結果を１つの後段処理が同期的に入力して処理するための実装方式を、複数の実装方式の中から選択して自動的に再構成可能回路に実装できるようにする。
【解決手段】対象処理のソースコードを解析し、複数の実装方式の各々に従って実装した場合のコンフィギュレーションデータをそれぞれ作成しておき、ＤＲＰ内蔵システムのローカルメモリ３６に記憶しておく。対象処理の実行を開始する際に、実装方式判定処理３２２が、それら各実装方式のコンフィギュレーションを採用した場合の推定処理時間を計算し、この推定処理時間と当該コンフィギュレーションの回路規模との組み合わせに基づき、それら複数の実装方式の中から最適なものを判定する。 （もっと読む）

【課題】面積削減と動作周波数削減を図ることができるプロセッサ及びその制御方法を提供する。
【解決手段】プロセッサは、第１命令乃至第４命令と、第５命令乃至第８命令のうち最大で８個の命令を並列実行するプロセッサであり、第１乃至第８命令のいずれかが入力され実行する第１乃至第ｍ演算ユニット１４２〜１４８と、第１乃至第ｍ演算ユニット１４２＝１４８にそれぞれ対応して設けられ、第１乃至第ｍ命令のいずれかの命令を選択して第１乃至第ｍ演算ユニット１４２〜１４８に入力する選択器とを有する。第１乃至第４命令は、第１乃至８選択器のそれぞれに入力され、第５乃至第８命令は、それぞれ第５乃至第８以降の選択器に入力される。 （もっと読む）

【課題】画像形成処理にかかるパイプラインが深く並列性の高い処理ユニットのソフトウェア資産を流用しつつ、分岐命令による処理速度の低下に対処する。
【解決手段】パイプライン方式の処理ユニットにおいて、画像形成処理特有の描画種情報に関連付けられる属性情報を基に、画像形成処理中の分岐命令に続く処理を予測し、分岐アドレスを確定する前に、分岐命令と並行的に分岐先の命令を、各処理ユニットにおいて投機的に実行することで処理時間を短縮する。 （もっと読む）

【課題】アウト・オブ・オーダプロセッサで投機的にロック命令を実行する方法及び装置の提供。
【解決手段】１実施の形態では、所与のロック命令が実際に競合するかについて予測が行われる。競合しない場合、ロック命令は投機的に実行された通常のロードマイクロ動作を有するとして扱われる。モニタロジックは、ロック命令が実際に競合することの示唆を探す。かかる示唆が発見されない場合、投機的なロードマイクロ動作及びロック命令に対応する他のマイクロ動作がリタイアとなる。しかし、かかる示唆が実際に発見された場合、ロック命令が再始動され、予測メカニズムがアップデートされる。 （もっと読む）

【解決手段】
複数の処理コアによって共有されるメモリ（１４０）にアクセスすると共に複数のメモリアクセス動作をトランザクショナルモードで単一のアトミックトランザクションとして実行するように構成され且つプログラム制御転送等の暗黙サスペンド条件を決定することに応答してトランザクショナルモードをサスペンドするように構成されるコンピュータプロセッサ（１０２）のための装置及び方法が開示される。トランザクションを実行することの一部として、プロセッサは、投機的メモリアクセス動作によってアクセスされるデータを投機的データ（２２０）であるとしてマークする。サスペンド条件を決定すること（実行中のスレッドにおける制御転送を検出することによるものを含む）（２３０）に応答して、プロセッサはトランザクショナルモードの実行をサスペンドし、このことはサスペンドフラグ（２４０）をセットすることと投機的データ（２５０）のマーキングをサスペンドすることとを含む。後でプロセッサが再開条件（例えば制御転送からのリターンに対応するリターン制御転送）を検出した場合には、プロセッサは、投機的データのマーキングを再開するように構成される。 （もっと読む）

【課題】メモリアクセスをアウトオブオーダで処理する情報処理装置において、不要な命令再実行を確実に抑止し、処理性能の低下を招くことなく確実にＴＳＯ保証を実現する。
【解決手段】ロード命令の対象データがキャッシュ２１２から演算器４００に転送された後にキャッシュ２１２のデータに対する無効化要求を受信し、受信した無効化要求の対象アドレスのキャッシュインデクスと一致するキャッシュインデクスを有するロード命令が命令ポート２１０に存在する場合、第１判定部２１４Ａは、第１フラグ（ＲＩＭ）を有効化する。命令ポート２１０のエントリに保持されたロード命令の対象データについてキャッシュミスした後に対象データが転送されてきたと判定した場合、第２判定部２１５Ａは第２フラグ（ＲＩＦ）を有効化する。命令再実行判定部２１６は、第１フラグおよび第２フラグがいずれも有効化されている場合に命令の再実行を指示する。 （もっと読む）

【課題】簡易な処理によって、処理効率の向上を実現することが可能なマルチスレッド処理装置、及びその制御方法を提供すること。
【解決手段】命令格納手段と、命令フェッチ手段と、各スレッドの命令を少なくとも１単位含む１サイクルの命令を蓄積する蓄積手段と、蓄積手段に蓄積された命令に基づいて命令実行制御を行う命令実行制御手段と、を備えるマルチスレッド処理装置であって、命令実行制御手段は、蓄積手段に蓄積された１サイクルの命令についてメモリアクセス命令が連続しているか否かを判定し、メモリアクセス命令が連続している場合は、連続するメモリアクセス命令のうち先に蓄積手段に蓄積された命令を次回のサイクルに繰り下げ、且つ、１サイクルの命令中にメモリアクセス命令が存在するスレッドについて、スレッドのメモリアクセス命令以降の命令を次回のサイクルに繰り下げるように命令実行制御を行うことを特徴とする。 （もっと読む）

【課題】 パイプライン部の負荷分散を効率的に行う演算処理装置を提供することを目的とする。
【解決手段】 入力される第１の命令を実行する第１のパイプライン部と、入力される第２の命令を実行する第２のパイプライン部と、第１のパイプライン部が第１の命令を完了できない場合又は第２のパイプライン部が第２の命令を完了できない場合に、完了できない第１の命令又は第２の命令を登録する登録部と、第１のパイプライン部と第２のパイプライン部とのうち、負荷が低いパイプライン部を決定する決定部と、登録部に登録された命令を、決定部が決定したパイプライン部に入力する入力部とを有する。 （もっと読む）

【課題】インオーダ処理の命令スケジューリングの簡潔さを損なうことなく、並列度を向上することができるスーパースカラプロセッサ及び命令処理方法を提供する。
【解決手段】命令メモリ１０１から読み出した命令を命令バッファ１０３に格納する前に事前にスケジューリングパターンを生成するプレスケジューラ１１０と、プレスケジューラ１１０で生成したスケジューリングパターンに基づき、命令バッファ１０３に格納された命令の依存関係をチェックし複数の命令デコーダ１０５、１０６に命令の発行を行うと共に、複数の実行ユニット１０７、１０８での命令の実行順序を決定するスケジューラ１０４とを備える。 （もっと読む）

【課題】ベクトルギャザー命令やベクトルスキャッター命令に対して、動的な追い越し制御が行えるベクトル型計算機を提供する。
【解決手段】最小値最大値判定器２１でベクトルギャザー命令又はベクトルスキャッター命令に対するアドレスの依存元命令を実行する固定小数点演算器１２の演算結果を用いてベクトル要素の最小値及び最大値を判定する最小値最大値判定し、この最小値及び最大値を最小値／最大値レジスタ部３１に保持しておく。ベクトルギャザー命令又は前記ベクトルスキャッター命令を実行する際に、保持されている最小値及び最大値から、前記ベクトルギャザー命令又は前記ベクトルスキャッター命令のアドレスのアクセス範囲を特定し、ベクトルギャザー命令又はベクトルスキャッター命令の追い越し制御を行う。 （もっと読む）

【課題】動作クロックが向上してビジーフラグの更新が遅れる場合でも、パイプライン演算器の使用効率を低下させずに処理できる情報処理装置を提供する。
【解決手段】第１命令部２０２は、第１命令をパイプライン処理実行部へ発行し、第１命令の情報である命令発行確定信号を第２命令部２０３へ出力する。第２命令部２０３は、第１命令よりも優先順位の低い第２命令を格納する命令発行キューと、命令発行確定信号に基づいて第１命令の演算器使用サイクル数が１であると判定した場合、処理サイクル数１信号を出力する直前命令処理数認識部と、処理サイクル数１信号を受け取り、命令発行抑止信号を出力しないように制御する命令発行抑止信号生成部とを備える。第２命令部２０３は、第１クロックで命令発行抑止信号を出力しないことによって、第１クロックに連続する第２クロックで、パイプライン処理実行部へ第２命令を発行する。 （もっと読む）

個々のクロックサイクルで複数の命令を発行できるマルチスレッドプロセッサにおいて、複数の利用可能な命令から個々のクロックサイクルでどの命令を発行すべきかを動的に決定する方法を提供し、この方法は、複数の利用可能な命令から最も優先度が高い命令を決定するステップと、最も優先度が高い命令と残りの利用可能な命令の各々との互換性を判断するステップと、最も優先度が高い命令を、最も優先度が高い命令と互換性があるとともに互いに互換性がある他の命令とともに同じクロックサイクルで発行するステップとを含み、最も優先度が高い命令を投機的命令とすることはできない。この方法の効果は、投機的命令が常に少なくとも１つの非投機的命令とともにしか発行されないことである。 （もっと読む）