【課題】記憶装置で発生したエラーに対して、簡易かつ的確にエラーを解析し、エラーの状況を取得できるようにする。
【解決手段】故障解析回路は、故障がある記憶領域に記憶された故障データと交替レジスタのデータとを比較する比較回路と、比較回路による比較結果データからエラービット位置を特定する位置特定回路と、を備える。 （もっと読む）

【課題】Ｈ／Ｗの無駄が生じることがなく、高速に処理可能なメモリ制御装置を実現する。
【解決手段】メモリ制御装置１０００は、ペイロードをペイロード領域に格納し、パリティデータをパリティ領域に格納する実メモリ００４を制御する。ペイロード／パリティ領域アドレス計算部００１は、ペイロードとパリティデータのビット数の比をペイロード／パリティ比１０４として入力し、実メモリ００４の領域をペイロード／パリティ比に近似させてペイロード領域とパリティ領域とに分類した結果ペイロード領域に分類される領域の数を分割比１０３として入力し、実メモリ００４のメモリアドレス長１０２を入力し、ペイロードのメモリアドレス１０１を入力し、これらを用いて、当該ペイロードに対応するパリティデータのパリティ領域でのメモリアドレスを算出する。 （もっと読む）

【課題】ページ閉塞されたメモリエリアアドレス空間の再使用を可能にするとともに、障害の潜在化を防止することが可能なメモリ試験装置を提供する。
【解決手段】情報処理装置の運用中にメモリに訂正可能障害の発生を検知した際に、障害が発生したメモリアドレスが含まれているメモリエリアアドレス空間を障害発生ページとして登録しておき、当該情報処理装置の次の立ち上げ時に、登録された障害発生ページに対して所定の特別なメモリ試験を実施して（ステップＢ１０５）、障害が検知された場合（ステップＢ１０６のＹｅｓ）、該障害発生ページを立ち上げ後のＯＳが使用不可能なページ閉塞状態に設定し（ステップＢ１０７）、障害を検知したテスト情報を保持し（ステップＢ１０８）、一方、障害が検知されなかった場合（ステップＢ１０６のＮｏ）、該障害発生ページを正常なメモリエリアアドレス空間として立ち上げ後のＯＳが使用可能な状態に復帰させる。 （もっと読む）

【課題】障害の確率を利用したフラッシュメモリのデータ管理を提供する。
【解決手段】障害を誘発する動作に対するシステムの感度およびそのシステムによって実行される障害誘発動作の履歴を用いるフラッシュメモリシステムとデータ管理の方法が開示される。本発明のある実施形態において、障害誘発動作に対する感度は障害強度マトリクスに表され、このマトリクスには、選択された動作に、その動作がデータエラーの原因となる電荷の障害を引き起こす相対的な強度の推測である数値が関連付けられている。障害強度マトリクスにはまた、電荷の注入または消失のいずれかを示すエラーの方向も含むべきである。障害強度マトリクスは、デバイスがセルフテストを実行し、その中では、検出可能な変化が発生するまで選択された動作を実行することによって、測定された分散値の変化を起こすようにすることによっても決定できる。 （もっと読む）

【課題】障害の確率を利用したフラッシュメモリのデータ管理を提供する。
【解決手段】障害を誘発する動作に対するシステムの感度およびそのシステムによって実行される障害誘発動作の履歴を用いるフラッシュメモリシステムとデータ管理の方法が開示される。本発明のある実施形態において、障害誘発動作に対する感度は障害強度マトリクスに表され、このマトリクスには、選択された動作に、その動作がデータエラーの原因となる電荷の障害を引き起こす相対的な強度の推測である数値が関連付けられている。障害強度マトリクスにはまた、電荷の注入または消失のいずれかを示すエラーの方向も含むことができる。障害強度マトリクスは、デバイスがセルフテストを実行し、その中では、検出可能なエラーが発生するまで選択された動作を実行することによって、測定された障害誘発エラーを起こすようにすることによっても決定できる。 （もっと読む）

【課題】モジュールと本体側コネクタ間の接続不良に起因してモジュールが動作不良と判断されてしまうおそれがある。
【解決手段】サーバー１００は、複数の接点を介してメモリ装置１０が接続され、複数の接点を介してメモリ装置１０から複数ビットのデータが入力するコネクタ２０と、コネクタ２０を介して入力する複数ビットのデータに含まれるビットにエラーが生じているか否かを判断するビットエラー検出部４１と、ビットエラー検出部４１によりエラーが検出されたビットに対応する接点を含む第１配線と、ビットエラー検出部４１によりエラーが検出されなかったビットに対応する接点を含む第２配線と、に対してテスト波形を入力し、このテスト波形に応じて第１及び第２配線夫々にて生じる反射波のレベル差を評価することで第１配線の状態を判定する接続確認回路５０と、を備える。 （もっと読む）

【課題】 誤り訂正符号の誤り訂正能力を超えてエラーが発生した場合であっても、故障したメモリチップを特定することが可能な記録ユニット及び故障チップ特定方法を提供する。
【解決手段】 記録ユニットは、記録部、誤り検出符号付加部、書込み用バッファメモリ、誤り訂正符号付加部及びメモリコントローラを具備する。記録部は、所定の書込み容量単位でデータを書き込み可能な複数のメモリチップを備える。誤り検出符号付加部は、受信したデータストリームの所定容量のデータセグメント毎に誤り検出符号を付加する。書込み用バッファメモリは、誤り検出符号付加部からのデータストリームを一時的に保持して出力する。誤り訂正符号付加部は、書込み用バッファメモリからのデータストリームに誤り訂正符号を付加する。メモリコントローラは、データブロック及び誤り訂正符号が複数のメモリチップに並列して書き込まれるように制御する。 （もっと読む）

【課題】メモリモジュール処理装置は、メモリモジュールの特定データの書込みおよび検査、および半導体メモリなどの検査の作業を容易にすることができる。
【解決手段】メモリモジュール処理装置は、データ書込み検査制御装置１０と、書込み検査用装置２０と、マスタデータ部４０とを備える。書込み検査用装置２０は、ＳＰＤデータを記憶するデータ記憶部２３、データ制御部２４を備える。書込み検査用装置２０のデータ記憶部２３にＳＰＤデータを記憶しておき、通信用インターフェース３０のカートリッジ３１をメモリスロット１４に接続し、検査用ソケット３２にメモリモジュールＭＤをセットすれば、中央制御部１２からの書込み指令、および検査指令に基づいて、メモリモジュールＭＤの不揮発性メモリＭＤｂのＳＰＤデータが書込まれ、および半導体メモリＭＤａが検査される。 （もっと読む）

【課題】不揮発性記憶装置内部のコントローラが不揮発性メモリに印加されている電圧変動に起因する動作状態を正しく認識する。
【解決手段】不揮発性メモリ外部より読み出し可能なステータスを保持するステータス保持部とメモリセルアレイと読み書き制御部と外部インターフェース部と電源電圧検知部とリセット部を備え、不揮発性メモリに印加される電圧が、電源電圧検知部で所定の電圧値よりも小さいときにはリセット部は不揮発性メモリ全体をリセットし、不揮発性メモリに対するデータの書き込みおよび消去が不能になり、不揮発性メモリに印加される電圧が、電源電圧検知部で所定の電圧値以上であるときには、第二の状態に遷移するコマンドを受け付けた場合に不揮発性メモリに対するデータの書き込みおよび消去が可能になる。 （もっと読む）

【課題】不揮発性メモリに記憶されたデータがビット破壊しているか否かを検出する不揮発性メモリのデータ破壊検出装置を提供する。
【解決手段】不揮発性メモリ５は、アプリケーションの動作に使用するプログラムが書き込まれた使用アドレスとプログラムが書き込まれていない未使用アドレスとからなる。不揮発性メモリ５のデータ破壊検出装置６は、未使用アドレスに０／１の混合値と混合値の０／１が反転されたミラー値とを交互に書き込む書き込み部１１と、混合値とミラー値とを読み出してデータが破壊されているか否かを判定するデータ破壊判定部１２とを備えた。 （もっと読む）

【課題】メモリの負担軽減化を図ることができる記憶装置を提供すること。
【解決手段】制御部４６は、ユーザデータをユーザデータ用ブロックに書き込みを開始する時、管理用ブロックの第１ページに第１フラグを書き込み、ユーザデータの書き込みが終了した場合に、第１ページとは異なる第２ページに第２フラグを書き込む。制御部４６は、第１ページ及び第２ページにそれぞれ第１フラグと第２フラグが書き込まれている場合には、当該第１フラグに対応するユーザデータがユーザデータ用ブロックに正常に書き込まれていると判断して、当該ユーザデータが書き込まれているブロックに対して消去処理を行わず、第１ページには第１フラグが書き込まれているものの、第２ページには第２フラグが書き込まれていない場合には、当該第１フラグに対応するユーザデータがユーザデータ用ブロックに正常に書き込まれていないと推定する。 （もっと読む）

【課題】 制御データの安定性を担保して、安定的な動作制御の実現を可能にした制御装置を提供する。
【解決手段】 設定レジスタ１３は、ドライバ４，５に対して行われる制御内容に対応したオリジナル制御データ７ＡをＲＯＭ７から取得し、設定済制御データとして登録する。誤り検出検査符号作成回路１５は、設定済制御データに基づき所定の規則に従って設定済誤り検出検査符号を作成する。比較回路１６は、ノイズ検出回路１４において設定レジスタ１３の電源用電圧が所定の許可条件を逸脱する変動をした場合には、オリジナル制御データ７Ａに基づいて前記所定の規則に従って作成されたオリジナル誤り検出検査符号７ＢをＲＯＭ７から読み出し、前記設定済誤り検出検査符号との比較を行う。設定レジスタ１３は、前記両符号に齟齬が存在すればオリジナル制御データ７Ａを改めてＲＯＭ７から取得して設定済制御データとして再登録する。 （もっと読む）

【課題】メモリチェックで検出されるエラーが復旧不可能な故障であるかどうかを検出することができるメモリ装置およびそのセルフチェック制御方法を提供する。
【解決手段】２つのメモリ（１０１ａ、１０１ｂ）にそれぞれ対応するエラー検出機能（１０２ａ、１０３ａ、１０２ｂ、１０３ｂ）が設けられた二重化メモリ部（１００ａ、１００ｂ）と、二重化メモリ部のそれぞれのデータに対するエラー検出結果に基づいて、一方のメモリのデータでエラーが検出された場合に他方のメモリの対応したデータで修正するエラーチェック処理を各メモリの所定領域全体にわたって繰り返すセルフチェック部（１１０−１１２）と、エラーチェック処理を繰り返した際の異常判定回数CNT(X)が所定回数に達した時にデータ修正不可能と判定する判定部（１１０）と、を有する。 （もっと読む）

【課題】半導体記憶装置において、処理性能の向上が可能な制御技術を提供する。
【解決手段】命令解釈部６０は、コマンドを解釈し、セクタアドレスを抽出する。アドレス変換テーブル記憶部７０は、セクタアドレスの集合とページアドレスと管理情報とを対応付けて記憶する。特殊セクタ記憶部８０は、特殊セクタアドレスを記憶する。アドレス変換テーブル管理部６１は、コマンドがデータのアクセスを要求する場合、セクタアドレスを用いてアドレス変換テーブル記憶部７０の管理情報を参照して、ページ内に特殊セクタがあるか否かを判定する。判定結果が否定的であれば、アクセス制御部６４は、フラッシュメモリ素子にアクセスし、判定結果が肯定的であれば、特殊セクタ管理部６２は、セクタアドレスが特殊セクタアドレスとして特殊セクタ記憶部８０に記憶されているか否かを判定し、判定結果に応じて、特殊応答データ作成部６３は、応答データを作成する。 （もっと読む）

【課題】少なくとも４つ以上の信号線を介して受け取った信号の判定を行う、ロバスト性や冗長性を高めた信号判定回路を提供すること。
【解決手段】信号を判定する信号判定回路１は、少なくとも４つの信号線１００を介して信号を受け取り、受け取った全信号のうち、信号同士が同じ値をとる信号数が半数を超えない場合にはエラー信号を出力するエラー信号生成回路１０と、受け取った信号のいずれかの信号を選択し出力する出力選択回路３０とを含む。 （もっと読む）

【課題】全消去検出回路の出力と書き込みマークの有無に基づいて書き込み状態を制御回路によって判定することによって、正確に書き込み途中の電源遮断等の異常を検出することのできる信頼性の高い不揮発性記憶装置及びその書き込み判定方法を提供する。
【解決手段】不揮発性メモリから書き込み単位のデータを読み出す際に、全消去検出部によって読み出しデータが消去済みであるかどうかを判定すると共に、デスクランブル処理部によりデスクランブルされさらに誤り検出訂正部によって誤り訂正を行った後のデータの書き込み済みフラグ領域がフラグ書き込み済みであるかどうかを判別し、スクランブルパターン発生部によって生成される前記書き込み済みフラグ領域に対応するスクランブルパターンが、前記所定のビットパターンを消去済みの状態とは異なる状態にスクランブルする。 （もっと読む）

【課題】搭載した回路基板上の記憶装置の接合部における損傷を確実に推定することにより、記憶装置の信頼性を確保する。
【解決手段】半導体メモリ５０が搭載された複数個の半導体メモリパッケージ１３がプリント基板１５に接合部１４を介して実装された記憶装置１００であって、記憶装置１００の状態に関する物理量を計測するセンサ部１０と、物理量から接合部１４の損傷を推定するための損傷推定用モデルベースを蓄積したデータベース２０と、損傷推定用モデルベース２０を利用して、物理量から接合部１４の損傷の推定値を演算する損傷推定部３０と、前記推定値に応じて、前記接合部１４を介して実装されている前記半導体メモリパッケージ１３に搭載された前記半導体メモリ１２への電子データの書き込み、読み取り、消去を選択的に制御する制御部４０とを備える。 （もっと読む）

【課題】出荷後において記憶装置に不良領域が生じた場合でも継続して使用することができるメモリ制御装置、メモリモジュール及びメモリ制御方法の提供。
【解決手段】記憶領域を有する記憶装置へのアクセスを制御するメモリ制御装置であって、前記記憶領域に含まれる、データの格納が不可能な不良領域を検出し、検出された不良領域のアドレス情報を含んだ不良情報を所定の記憶領域に記憶し、前記不良領域への書込みが実行されたデータを、所定の記憶領域に記憶された不良情報に基づき、不良領域以外の記憶領域に書込む。 （もっと読む）

【課題】不揮発性メモリに対するデータチェックの異常時にデータチェックの再試行に要する時間を極力短くする電子制御装置を提供する。
【解決手段】ＲＯＭの記憶領域は複数の分割領域に分割されており、電子制御装置は、複数の分割領域のうち使用されている分割領域に対してデータチェックの加算が終了すると（Ｓ３２８：Ｙｅｓ）、この加算結果が、予め該当する分割領域に対して実施しておいた加算結果である所定値と一致するか否かを判定する（Ｓ３３２）。加算結果が所定値と一致せず（Ｓ３３２：Ｎｏ）、不一致が１回目の場合（Ｓ３３４：Ｎｏ）、電子制御装置は、加算結果が所定値と一致しない分割領域に対してだけデータチェックを再試行する（Ｓ３３８、Ｓ３２８、Ｓ３３０）。不一致が２回連続すると（Ｓ３３４：Ｙｅｓ）、電子制御装置は、データチェック中の分割領域のデータが異常であると判定する（Ｓ３３６）。 （もっと読む）

エラー訂正コード（ＥＣＣ）ユニットが、ソリッド・ステートの不揮発性メモリ装置における、補正可能でないエラーを見つけると、エラーを位置特定し、補正する試行における処理を使用し得る。前述の処理はまず、エラーが含まれている可能性が高い「低確信度」メモリ・セルを識別し、次いで、種々の基準に基づいて、前述のセルにおいて正しい可能性がより高いデータがどれであるかを求め得る。次いで、新たなデータをＥＣＣユニットによって検査して、何れかの残りのエラーをＥＣＣユニットが補正するために十分正しい旨を検証し得る。
（もっと読む）