不揮発性記憶装置および不揮発性メモリ
【課題】不揮発性記憶装置内部のコントローラが不揮発性メモリに印加されている電圧変動に起因する動作状態を正しく認識する。
【解決手段】不揮発性メモリ外部より読み出し可能なステータスを保持するステータス保持部とメモリセルアレイと読み書き制御部と外部インターフェース部と電源電圧検知部とリセット部を備え、不揮発性メモリに印加される電圧が、電源電圧検知部で所定の電圧値よりも小さいときにはリセット部は不揮発性メモリ全体をリセットし、不揮発性メモリに対するデータの書き込みおよび消去が不能になり、不揮発性メモリに印加される電圧が、電源電圧検知部で所定の電圧値以上であるときには、第二の状態に遷移するコマンドを受け付けた場合に不揮発性メモリに対するデータの書き込みおよび消去が可能になる。
【解決手段】不揮発性メモリ外部より読み出し可能なステータスを保持するステータス保持部とメモリセルアレイと読み書き制御部と外部インターフェース部と電源電圧検知部とリセット部を備え、不揮発性メモリに印加される電圧が、電源電圧検知部で所定の電圧値よりも小さいときにはリセット部は不揮発性メモリ全体をリセットし、不揮発性メモリに対するデータの書き込みおよび消去が不能になり、不揮発性メモリに印加される電圧が、電源電圧検知部で所定の電圧値以上であるときには、第二の状態に遷移するコマンドを受け付けた場合に不揮発性メモリに対するデータの書き込みおよび消去が可能になる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリ等の不揮発性メモリ、および不揮発性メモリとコントローラとで構成するメモリーカードやメモリーモジュール等の不揮発性記憶装置に関する。
【背景技術】
【０００２】
近年、書き換え可能な不揮発性メモリであるＮＡＮＤタイプのフラッシュメモリを搭載した不揮発性記憶装置としてのメモリーカードは、デジタルカメラや携帯電話の記憶媒体としてその市場を拡大している。
【０００３】
また、不揮発性記憶装置は、同時に半導体デバイスとしてもプロセスの微細化に伴いその記憶容量が増大していることから、ギガバイト帯の価格はＨＤＤよりも安価となっている。それに伴いＰＮＤ（Ｐｏｒｔａｂｌｅ Ｎａｖｉｇａｔｉｏｎ Ｄｅｖｉｃｅ）などの車載用途にも適用が拡がっている。
【０００４】
しかし、車載用途への用途の拡大は、より厳しい電圧環境での使用の拡大ということである。つまり、ＮＡＮＤフラッシュメモリ仕様の電圧範囲の規定を外れた電圧での使用が行われることになる。
【０００５】
一般的にメモリーカードは、ＮＡＮＤタイプのフラッシュメモリとコントローラからなる。仕様に規定される電圧範囲での使用で発生する課題を解決するために、フラッシュメモリとコントローラのそれぞれから対応が取られている。
【０００６】
また、フラッシュメモリは汎用部品であり、市場で調達可能である。従って、フラッシュメモリとコントローラの組み合わせは無限である。そのため、フラッシュメモリのデータを守るために、フラッシュメモリ内に電圧検知回路を搭載している。フラッシュメモリ内の電圧検知回路は、電圧がフラッシュメモリを動作させることが可能かどうかを判定する。電圧検知回路の判定結果によっては、フラッシュメモリは内部の動作を停止させて、データを破壊から守る。
【０００７】
さらに、コントローラは、フラッシュメモリのデータを守るために、コントローラに供給される電圧が低下した場合に一定期間フラッシュメモリに電圧を印加する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−１３３９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記に説明してきたように、フラッシュメモリおよびコントローラそれぞれでの電源変動に対する対策はされているが、メモリーカードのシステム全体としての対策はなされていない。その為に、メモリーカードのシステムとしてみた場合には、不具合が発生する可能性がある。
【００１０】
また、フラッシュメモリ自身の電圧検知回路によるフラッシュメモリのデータ保護について、コントローラは、フラッシュメモリのデータの書き込み・消去中における電圧検知回路での電圧低下の判定結果によって、正常動作が保証されない状態であることを認識する仕組みがない。その為、コントローラ側は、フラッシュメモリの処理が正常であると判断し、その結果、不具合につながる。
【００１１】
フラッシュメモリのプロセスの微細化によってフラッシュメモリの処理に要するパラメータが変化している。具体的には、消去処理に要する時間の増加や、消去処理に要する消費電流の増加がある。従って、コントローラでの電圧の保証に際して、電圧を保証すべき絶対時間が長くなると共に、供給すべき電流量も増加している。その為、コントローラ側で電圧を保証することが難しくなってきている。
【００１２】
本発明は、コントローラが、フラッシュメモリでの電圧変動に起因する動作状態を正しく認識することで、不具合の発生を回避することを目的とする。
【課題を解決するための手段】
【００１３】
この目的を達成するために、本発明の不揮発性メモリは、メモリセルアレイと、読み書き制御部と、外部インターフェース部と、電源電圧検知部とステータス保持部と、を備えた不揮発性メモリであって、前記ステータス保持部に保持されるステータスは、前記不揮発性メモリ外部より前記外部インターフェース部を通じて読み出し可能であり、前記電源電圧検知部において、前記不揮発性メモリに印加される電圧が所定の電圧値よりも低くなったことを検知したことを、第１の状態のステータスとして、前記ステータス保持部に保持し、前記不揮発性メモリに印加される電圧が所定の電圧値よりも高くなった後も、前記ステータス保持部に保持する。
【発明の効果】
【００１４】
本発明によれば、不揮発性メモリへの印加電圧の低下に対する不揮発性メモリの状態を、コントローラが不揮発性メモリから読み出すことで、不揮発性メモリとコントローラが同じ認識に基づいて処理を行うことで不具合の発生を回避することが出来る、信頼性の高い不揮発性記憶装置を実現することが可能になる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１の不揮発性メモリの構成を示した図
【図２】実施の形態１の不揮発性記憶装置の構成を示した図
【図３】実施の形態１の不揮発性記憶装置のコントローラの構成を示した図
【図４】実施の形態１の不揮発性メモリの状態遷移を示した図
【図５】実施の形態１の不揮発性記憶装置の書き込み処理のフローチャート
【図６】実施の形態１の不揮発性記憶装置への印加電圧と内部状態のタイミングチャートを示す図
【発明を実施するための形態】
【００１６】
（実施の形態１）
図面を参照して実施の形態１の不揮発性記憶装置について説明する。
【００１７】
図１は不揮発性メモリの構成を示した図である。フラッシュメモリ１０１は、不揮発でデータを記憶する不揮発性メモリである。外部インターフェース部１０２は、フラッシュメモリ１０１外部のコントローラと、フラッシュメモリ１０１に対するデータの読み出しや書き込みのデータや制御信号をやり取りするインターフェースである。フラッシュメモリセルアレイ１０３は、フラッシュメモリ１０１内部においてデータを不揮発で記憶するメモリセルの複数からなる。バッファメモリ１０４は、外部インターフェース部１０２とフラッシュメモリセルアレイ１０３との間にある。バッファメモリ１０４は、フラッシュメモリ１０１外部のコントローラからフラッシュメモリ１０１への書き込みデータをフラッシュメモリセルアレイ１０３に書き込む際や、フラッシュメモリセルアレイ１０３に書き込まれたデータを読み出してフラッシュメモリ１０１外部に出力する際にデータを一時的に保存する。読み書き制御部１０５は、外部インターフェース部１０２を介したフラッシュメモリ１０１外部のコントローラからのコマンド入力を理解して、フラッシュメモリセルアレイ１０３を制御して、メモリセルに対するデータの読み出し、書き込み、消去を行う。電源電圧検知部１０６は、フラッシュメモリ１０１に印加される電圧のレベルが所定のレベルに対する高低を検知する回路である。所定のレベルとは、フラッシュメモリ１０１が正常に動作することが可能な電圧範囲の下限レベルである。リセット部１０７は、電源電圧検知部１０６の検知結果をもって、所定のレベル以下に電源電圧が低下した場合にフラッシュメモリ１０１内部における動作をリセットする。そうすることで、誤った書き込みが行われることを回避する。パワーステータス保持部１０８は、電源電圧検知部１０６によってフラッシュメモリ１０１に印加される電源電圧が所定のレベルより低下したことがあったかどうかの情報を保持する。パワーステータス保持部１０８は、外部インターフェース部１０２を介して、フラッシュメモリ１０１外部から参照可能である。
【００１８】
なお、詳細を図示していないが、実際のフラッシュメモリにおいては昇圧回路を含む他の構成が必要となるが、本発明との直接の関係はないのでここでは図示しない。
【００１９】
図２は本実施の形態の不揮発性記憶装置の構成を示した図である。フラッシュメモリ１０１は、図１に示した内部構成を持つ。メモリーカード２０１は、フラッシュメモリ１０１とコントローラ２０２からなる。コントローラ２０２は、メモリーカード２０１外部のホスト機器とメモリーカードインターフェース２０３、接地線２０４、フラッシュメモリ電源線２０５と、コントローラ電源線２０６とに接続される。コントローラ２０２は、フラッシュメモリ１０１とフラッシュメモリインターフェース２０７とに接続される。フラッシュメモリインターフェース２０７にはチップイネーブル信号ＣＥ，コマンドイネーブル信号ＣＬＥ，アドレスイネーブル信号ＡＬＥ，ライトイネーブル信号ＷＥ，リードイネーブル信号ＲＥ，データバスＩＯ１〜８，レディビジー信号Ｒ／Ｂ，ライトプロテクト信号ＷＰがある。フラッシュメモリ１０１の電源とグランドはそれぞれフラッシュメモリ電源線２０５、接地線２０４としてメモリーカード２０１外部と接続される。メモリーカード２０１外部からはコントローラ電源線２０６から１．８Ｖが、フラッシュメモリ電源線２０５から３．３Ｖが印加される。コントローラ２０２に接続されるコントローラ電源線２０５はフラッシュメモリ１０１とのフラッシュメモリインターフェース２０７用の電源として使用する。
【００２０】
図３はコントローラ２０２の構成を示した図である。コントローラ２０２は、制御部３０１と、フラッシュメモリ制御部３０２と、ホストインターフェース部３０３と、バッファメモリ３０４と、コントローラ電圧検知部３０５からなる。
【００２１】
なお、詳細を図示していないが、実際のコントローラにおいてはＥＣＣ回路を含む他の構成が必要となるが、本実施の形態との直接の関係はないので個々では図示しない。
【００２２】
制御部３０１は、コントローラ２０２内の全体を制御する。フラッシュメモリ制御部３０２は、フラッシュメモリインターフェース２０７を持ち、フラッシュメモリ１０１の制御を行う。フラッシュメモリ制御部３０２は、フラッシュメモリ１０１から読み出すデータおよびフラッシュメモリ１０１に書き込むデータをバッファメモリ３０４から転送する。ホストインターフェース部３０３は、メモリーカードインターフェース２０３を持ち、メモリーカード２０１外部のホスト機器との通信の制御を行う。ホストインターフェース部３０３は、ホスト機器からメモリーカード２０１に書き込まれるデータおよびメモリーカード２０１に読み出すデータをバッファメモリ３０４から転送する。コントローラ電圧検知部３０５はコントローラ２０２に印加されるコントローラ電源線２０６の電圧レベルが規定レベルを満たしているかどうかを判定する。例えば、コントローラ電源線２０６からの供給電圧１．８Ｖに対してコントローラ電圧検知部の検知レベルは１．６Ｖに設定される。
【００２３】
図４はフラッシュメモリ１０１の内部のステータスの遷移を示す図である。フラッシュメモリ１０１内部のステータスとは、パワーステータス保持部１０８に保持しているステータスのことである。メモリーカード２０１へ電圧が印加されると、ステータスは“ＰｏｗｅｒＯｎ”ステータスになる。この状態でコントローラ２０２はフラッシュメモリ１０１に対してステータス読み出しのコマンドを発行することで“ＰｏｗｅｒＯｎ”のステータスにあることを認識することができる。“ＰｏｗｅｒＯｎ”ステータスにおいてフラッシュメモリ１０１の外部インターフェース部１０２は、コントローラ２０２からの書き込み・消去のコマンドを無視して動作しない。
【００２４】
コントローラ２０２が、フラッシュメモリ１０１に対してステート遷移コマンドを発行することで、フラッシュメモリ１０１は“ＰｏｗｅｒＯｎ”ステータスから“Ｎｏｒｍａｌ”ステータスに遷移する。“Ｎｏｒｍａｌ”のステータスであること、かつライトプロテクト信号ＷＰで書き込みが禁止されていないことを条件として、フラッシュメモリ１０１の外部インターフェース部１０２は、コントローラ２０２からの書き込み・消去コマンドを無視せずに動作する。
【００２５】
“Ｎｏｒｍａｌ”ステータスの状態においてフラッシュメモリ電源線２０５から印加される電圧が低下して規定の電圧以下になると、リセット部１０７は電圧の低下を検出してフラッシュメモリ１０１内部における動作をリセットする。このリセットによってフラッシュメモリ１０１内部のステータスは“ＰｏｗｅｒＯｎ”に遷移する。
【００２６】
“ＰｏｗｅｒＯｎ”ステータスではコントローラ２０２はフラッシュメモリ１０１に対してデータの書き込み・消去を行うことが出来ない。
【００２７】
この後、フラッシュメモリ電源線２０５から印加される電圧が上昇して規定の電圧よりも高くなってもステータスは変化しない。
【００２８】
なお、ここでは“Ｎｏｒｍａｌ”ステータスから“ＰｏｗｅｒＯｎ”ステータスへの変化を、リセット部１０７による電圧の低下の検出とした。しかし、フラッシュメモリ１０１の読み書き制御部１０５による書き込み・消去コマンドの実行中のリセット部１０７による電圧の低下の検出でも構わない。本発明の目的は電圧変動による動作状態を正しく認識することなので、動作状態が変化しない期間の電圧低下に対してステータスは必ずしも変える必要はない。
【００２９】
また、ここでは“ＰｏｗｅｒＯｎ”ステータスでは、書き込み・消去のコマンドを無視するとした。これはフラッシュメモリ１０１に書き込まれたデータの保護のために冗長に行っている仕組みであり、本発明の目的である電圧変動による動作状態を正しく認識することに対しては、必ずしも必須の機能ではない。
【００３０】
図５はコントローラ２０２によるフラッシュメモリ１０１へのデータの消去・書き込みのフローチャートである。
【００３１】
フラッシュメモリセルアレイ１０３は複数の物理ブロックから構成され、物理ブロックは複数の物理ページから構成されるとする。また、フラッシュメモリ１０１はデータの消去単位を物理ブロックの単位とし、データの書き込み単位を物理ページ単位とする。
【００３２】
書き込み処理を行う前にコントローラ２０２はフラッシュメモリ１０１のステータスを“Ｎｏｒｍａｌ”にしている。
【００３３】
最初に処理５０１では、コントローラ２０２はフラッシュメモリ１０１に対して、データの書き込みを行う物理ブロックを指定してデータの消去コマンドを発行する。
【００３４】
判定処理５０２では、コントローラ２０２はフラッシュメモリ１０１からステータスを取得して、フラッシュメモリ１０１のステータスが“Ｎｏｒｍａｌ”であるかどうか、また処理５０１での消去処理が成功しているかどうかを判定する。ステータスが“ＰｏｗｅｒＯｎ”である場合には、フラッシュメモリ１０１がデータの消去をしている期間にフラッシュメモリ電源線２０５の供給電圧が規定電圧よりも低下し、消去処理が成功していない可能性がある。またさらに、フラッシュメモリ電源線２０５の供給電圧の低下により消去処理が成功しているかどうかの判定も正しく行えていない可能性があるために電源投入時処理へと遷移する。
【００３５】
ステータスが“Ｎｏｒｍａｌ”の場合には、フラッシュメモリ１０１がデータの消去をしている期間にフラッシュメモリ電源線２０５の供給電圧の低下がないことがわかる。この時には処理５０１での消去処理が失敗していれば処理５０６へ遷移し、成功していれば処理５０３へ遷移する。
【００３６】
処理５０３では、コントローラ２０２はフラッシュメモリ１０１に対して、物理ページを指定して物理ページ単位でデータの書き込みコマンドを発行する。
【００３７】
判定処理５０４では、コントローラ２０２はフラッシュメモリ１０１からステータスを取得して、フラッシュメモリ１０１のステータスが“Ｎｏｒｍａｌ”であるかどうか、また処理５０３での書き込み処理が成功しているかどうかを判定する。ステータスが“ＰｏｗｅｒＯｎ”である場合には、フラッシュメモリ１０１がデータの書き込みをしている期間にフラッシュメモリ電源線２０５の供給電圧が規定電圧よりも低下し、書き込み処理が成功していない可能性がある。またさらに、フラッシュメモリ電源線２０５の供給電圧の低下により書き込み処理が成功しているかどうかの判定も正しく行えていない可能性があるために電源投入時処理へと遷移する。
【００３８】
ステータスが“Ｎｏｒｍａｌ”の場合にはフラッシュメモリ１０１がデータの書き込みをしている期間にフラッシュメモリ電源線２０５の供給電圧の低下がないことがわかる。この時には処理５０１での書き込み処理が失敗していれば処理５０６へ遷移し、成功していれば処理５０３へ遷移する。
【００３９】
処理５０５ではコントローラ２０２は未書き込みデータが残っているかどうかを判定し、未書き込みデータがある場合には処理５０３への遷移し、全てのデータの書き込みが終了している場合には処理を終了する。
【００４０】
処理５０６では、消去または書き込み処理を失敗した物理ブロックを不良ブロックとして管理するように登録して、エラー終了する。
【００４１】
図６はメモリーカード２０１外部からの電源供給の変動に対するメモリーカード２０１内部の動作変化を示す図である。図６において、一番上の段は、コントローラ電源線２０６からメモリーカード２０１に印加される電源電圧を示している。２番目の段は、フラッシュメモリ電源線２０５からメモリーカード２０１に印加される電源電圧を示している。
【００４２】
その下の「リセット期間」は、フラッシュメモリ１０１内部のリセット部１０７がフラッシュメモリ１０１内部をリセットしている期間である。その下の「ステータス」は、フラッシュメモリ１０１内部のパワーステータス保持部１０８に保持するステータスを示す。その下の「ステート遷移コマンド」は、コントローラ２０２からフラッシュメモリ１０１へのステート遷移コマンドの発行を示している。
【００４３】
時間ｔ６０１から外部ホスト機器はメモリーカード２０１に対して電圧を印加し始める。
【００４４】
時間ｔ６０２にコントローラ電源線２０６から供給される電圧が規定の電圧に到達し、コントローラ２０２は動作し始める。コントローラ２０２は動作し始めると、フラッシュメモリ１０１に対してステータスの遷移コマンドと、ステータスの確認を繰り返し行う。時間ｔ６０２の段階では、フラッシュメモリ電源線２０５は電源電圧検知部１０６の検知レベルを下回っているために、フラッシュメモリ１０１はリセット状態にあり、フラッシュメモリ１０１のステータスは“ＰｏｗｅｒＯｎ”にある。従って、コントローラ２０２がフラッシュメモリ１０１に対してステータス遷移コマンドを発行してもフラッシュメモリ１０１のステータスは“ＰｏｗｅｒＯｎ”の状態のままであり、当然コントローラ２０２がフラッシュメモリ１０１から読み出すステータスも“ＰｏｗｅｒＯｎ”である。
【００４５】
時間ｔ６０３にフラッシュメモリ電源線２０５は電源電圧検知部１０６の検知レベルを上回るので、フラッシュメモリ１０１のリセット状態ではなくなり、フラッシュメモリ１０１のステータスは、コントローラ２０２からのステータス遷移コマンドを受けて“Ｎｏｒｍａｌ”の状態に遷移する。コントローラ２０２もフラッシュメモリ１０１からステータス“Ｎｏｒｍａｌ”を読み出してフラッシュメモリ１０１に対して書き込みや消去を行う準備が出来たことを確認できる。
【００４６】
この後、コントローラ２０２は外部ホスト機器からメモリーカード２０１に対するデータの書き込みや読み出しのコマンドを受けて、フラッシュメモリ１０１に対してデータの消去・書き込み・読み出しを行うことで動作する。
【００４７】
時間ｔ６０４では、フラッシュメモリ電源線２０５は電源電圧検知部１０６の検知レベルを下回る。フラッシュメモリ１０１はリセット状態になり、フラッシュメモリ１０１のステータスは“ＰｏｗｅｒＯｎ”に遷移する。コントローラ２０２は、フラッシュメモリ１０１に対して消去や書き込みを行った場合には、図５のフローチャートの判定処理５０２や判定５０４処理でフラッシュメモリ１０１のステータスが“ＰｏｗｅｒＯｎ”に遷移したことを確認し、直前の消去または書き込みが正常に行われなかった可能性があることを認識する。
【００４８】
コントローラは電源投入時の処理と同様に、フラッシュメモリ１０１に対してステータスの遷移コマンドと、ステータスの確認を繰り返し行う。
【００４９】
時間ｔ６０５では、フラッシュメモリ電源線２０５は電源電圧検知部１０６の検知レベルを上回り、コントローラ２０２からのステータス遷移コマンドを受けて、フラッシュメモリのステータスは“Ｎｏｒｍａｌ”に遷移する。
【産業上の利用可能性】
【００５０】
本発明は、不揮発性記憶装置のデータ信頼性を実効的に向上することが可能なユーザ利便性の高い不揮発性記憶装置に有用である。
【符号の説明】
【００５１】
１０１ フラッシュメモリ
１０２ 外部インターフェース部
１０３ フラッシュメモリセルアレイ
１０４ バッファメモリ
１０５ 読み書き制御部
１０６ 電源電圧検知部
１０７ リセット部
１０８ パワーステータス保持部
２０１ メモリーカード
２０２ コントローラ
２０３ メモリーカードインターフェース
２０４ 接地線
２０５ フラッシュメモリ電源線
２０６ コントローラ電源線
２０７ フラッシュメモリインターフェース
３０１ 制御部
３０２ フラッシュメモリ制御部
３０３ ホストインターフェース部
３０４ バッファメモリ
３０５ コントローラ電圧検知部
【技術分野】
【０００１】
本発明は、フラッシュメモリ等の不揮発性メモリ、および不揮発性メモリとコントローラとで構成するメモリーカードやメモリーモジュール等の不揮発性記憶装置に関する。
【背景技術】
【０００２】
近年、書き換え可能な不揮発性メモリであるＮＡＮＤタイプのフラッシュメモリを搭載した不揮発性記憶装置としてのメモリーカードは、デジタルカメラや携帯電話の記憶媒体としてその市場を拡大している。
【０００３】
また、不揮発性記憶装置は、同時に半導体デバイスとしてもプロセスの微細化に伴いその記憶容量が増大していることから、ギガバイト帯の価格はＨＤＤよりも安価となっている。それに伴いＰＮＤ（Ｐｏｒｔａｂｌｅ Ｎａｖｉｇａｔｉｏｎ Ｄｅｖｉｃｅ）などの車載用途にも適用が拡がっている。
【０００４】
しかし、車載用途への用途の拡大は、より厳しい電圧環境での使用の拡大ということである。つまり、ＮＡＮＤフラッシュメモリ仕様の電圧範囲の規定を外れた電圧での使用が行われることになる。
【０００５】
一般的にメモリーカードは、ＮＡＮＤタイプのフラッシュメモリとコントローラからなる。仕様に規定される電圧範囲での使用で発生する課題を解決するために、フラッシュメモリとコントローラのそれぞれから対応が取られている。
【０００６】
また、フラッシュメモリは汎用部品であり、市場で調達可能である。従って、フラッシュメモリとコントローラの組み合わせは無限である。そのため、フラッシュメモリのデータを守るために、フラッシュメモリ内に電圧検知回路を搭載している。フラッシュメモリ内の電圧検知回路は、電圧がフラッシュメモリを動作させることが可能かどうかを判定する。電圧検知回路の判定結果によっては、フラッシュメモリは内部の動作を停止させて、データを破壊から守る。
【０００７】
さらに、コントローラは、フラッシュメモリのデータを守るために、コントローラに供給される電圧が低下した場合に一定期間フラッシュメモリに電圧を印加する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−１３３９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記に説明してきたように、フラッシュメモリおよびコントローラそれぞれでの電源変動に対する対策はされているが、メモリーカードのシステム全体としての対策はなされていない。その為に、メモリーカードのシステムとしてみた場合には、不具合が発生する可能性がある。
【００１０】
また、フラッシュメモリ自身の電圧検知回路によるフラッシュメモリのデータ保護について、コントローラは、フラッシュメモリのデータの書き込み・消去中における電圧検知回路での電圧低下の判定結果によって、正常動作が保証されない状態であることを認識する仕組みがない。その為、コントローラ側は、フラッシュメモリの処理が正常であると判断し、その結果、不具合につながる。
【００１１】
フラッシュメモリのプロセスの微細化によってフラッシュメモリの処理に要するパラメータが変化している。具体的には、消去処理に要する時間の増加や、消去処理に要する消費電流の増加がある。従って、コントローラでの電圧の保証に際して、電圧を保証すべき絶対時間が長くなると共に、供給すべき電流量も増加している。その為、コントローラ側で電圧を保証することが難しくなってきている。
【００１２】
本発明は、コントローラが、フラッシュメモリでの電圧変動に起因する動作状態を正しく認識することで、不具合の発生を回避することを目的とする。
【課題を解決するための手段】
【００１３】
この目的を達成するために、本発明の不揮発性メモリは、メモリセルアレイと、読み書き制御部と、外部インターフェース部と、電源電圧検知部とステータス保持部と、を備えた不揮発性メモリであって、前記ステータス保持部に保持されるステータスは、前記不揮発性メモリ外部より前記外部インターフェース部を通じて読み出し可能であり、前記電源電圧検知部において、前記不揮発性メモリに印加される電圧が所定の電圧値よりも低くなったことを検知したことを、第１の状態のステータスとして、前記ステータス保持部に保持し、前記不揮発性メモリに印加される電圧が所定の電圧値よりも高くなった後も、前記ステータス保持部に保持する。
【発明の効果】
【００１４】
本発明によれば、不揮発性メモリへの印加電圧の低下に対する不揮発性メモリの状態を、コントローラが不揮発性メモリから読み出すことで、不揮発性メモリとコントローラが同じ認識に基づいて処理を行うことで不具合の発生を回避することが出来る、信頼性の高い不揮発性記憶装置を実現することが可能になる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１の不揮発性メモリの構成を示した図
【図２】実施の形態１の不揮発性記憶装置の構成を示した図
【図３】実施の形態１の不揮発性記憶装置のコントローラの構成を示した図
【図４】実施の形態１の不揮発性メモリの状態遷移を示した図
【図５】実施の形態１の不揮発性記憶装置の書き込み処理のフローチャート
【図６】実施の形態１の不揮発性記憶装置への印加電圧と内部状態のタイミングチャートを示す図
【発明を実施するための形態】
【００１６】
（実施の形態１）
図面を参照して実施の形態１の不揮発性記憶装置について説明する。
【００１７】
図１は不揮発性メモリの構成を示した図である。フラッシュメモリ１０１は、不揮発でデータを記憶する不揮発性メモリである。外部インターフェース部１０２は、フラッシュメモリ１０１外部のコントローラと、フラッシュメモリ１０１に対するデータの読み出しや書き込みのデータや制御信号をやり取りするインターフェースである。フラッシュメモリセルアレイ１０３は、フラッシュメモリ１０１内部においてデータを不揮発で記憶するメモリセルの複数からなる。バッファメモリ１０４は、外部インターフェース部１０２とフラッシュメモリセルアレイ１０３との間にある。バッファメモリ１０４は、フラッシュメモリ１０１外部のコントローラからフラッシュメモリ１０１への書き込みデータをフラッシュメモリセルアレイ１０３に書き込む際や、フラッシュメモリセルアレイ１０３に書き込まれたデータを読み出してフラッシュメモリ１０１外部に出力する際にデータを一時的に保存する。読み書き制御部１０５は、外部インターフェース部１０２を介したフラッシュメモリ１０１外部のコントローラからのコマンド入力を理解して、フラッシュメモリセルアレイ１０３を制御して、メモリセルに対するデータの読み出し、書き込み、消去を行う。電源電圧検知部１０６は、フラッシュメモリ１０１に印加される電圧のレベルが所定のレベルに対する高低を検知する回路である。所定のレベルとは、フラッシュメモリ１０１が正常に動作することが可能な電圧範囲の下限レベルである。リセット部１０７は、電源電圧検知部１０６の検知結果をもって、所定のレベル以下に電源電圧が低下した場合にフラッシュメモリ１０１内部における動作をリセットする。そうすることで、誤った書き込みが行われることを回避する。パワーステータス保持部１０８は、電源電圧検知部１０６によってフラッシュメモリ１０１に印加される電源電圧が所定のレベルより低下したことがあったかどうかの情報を保持する。パワーステータス保持部１０８は、外部インターフェース部１０２を介して、フラッシュメモリ１０１外部から参照可能である。
【００１８】
なお、詳細を図示していないが、実際のフラッシュメモリにおいては昇圧回路を含む他の構成が必要となるが、本発明との直接の関係はないのでここでは図示しない。
【００１９】
図２は本実施の形態の不揮発性記憶装置の構成を示した図である。フラッシュメモリ１０１は、図１に示した内部構成を持つ。メモリーカード２０１は、フラッシュメモリ１０１とコントローラ２０２からなる。コントローラ２０２は、メモリーカード２０１外部のホスト機器とメモリーカードインターフェース２０３、接地線２０４、フラッシュメモリ電源線２０５と、コントローラ電源線２０６とに接続される。コントローラ２０２は、フラッシュメモリ１０１とフラッシュメモリインターフェース２０７とに接続される。フラッシュメモリインターフェース２０７にはチップイネーブル信号ＣＥ，コマンドイネーブル信号ＣＬＥ，アドレスイネーブル信号ＡＬＥ，ライトイネーブル信号ＷＥ，リードイネーブル信号ＲＥ，データバスＩＯ１〜８，レディビジー信号Ｒ／Ｂ，ライトプロテクト信号ＷＰがある。フラッシュメモリ１０１の電源とグランドはそれぞれフラッシュメモリ電源線２０５、接地線２０４としてメモリーカード２０１外部と接続される。メモリーカード２０１外部からはコントローラ電源線２０６から１．８Ｖが、フラッシュメモリ電源線２０５から３．３Ｖが印加される。コントローラ２０２に接続されるコントローラ電源線２０５はフラッシュメモリ１０１とのフラッシュメモリインターフェース２０７用の電源として使用する。
【００２０】
図３はコントローラ２０２の構成を示した図である。コントローラ２０２は、制御部３０１と、フラッシュメモリ制御部３０２と、ホストインターフェース部３０３と、バッファメモリ３０４と、コントローラ電圧検知部３０５からなる。
【００２１】
なお、詳細を図示していないが、実際のコントローラにおいてはＥＣＣ回路を含む他の構成が必要となるが、本実施の形態との直接の関係はないので個々では図示しない。
【００２２】
制御部３０１は、コントローラ２０２内の全体を制御する。フラッシュメモリ制御部３０２は、フラッシュメモリインターフェース２０７を持ち、フラッシュメモリ１０１の制御を行う。フラッシュメモリ制御部３０２は、フラッシュメモリ１０１から読み出すデータおよびフラッシュメモリ１０１に書き込むデータをバッファメモリ３０４から転送する。ホストインターフェース部３０３は、メモリーカードインターフェース２０３を持ち、メモリーカード２０１外部のホスト機器との通信の制御を行う。ホストインターフェース部３０３は、ホスト機器からメモリーカード２０１に書き込まれるデータおよびメモリーカード２０１に読み出すデータをバッファメモリ３０４から転送する。コントローラ電圧検知部３０５はコントローラ２０２に印加されるコントローラ電源線２０６の電圧レベルが規定レベルを満たしているかどうかを判定する。例えば、コントローラ電源線２０６からの供給電圧１．８Ｖに対してコントローラ電圧検知部の検知レベルは１．６Ｖに設定される。
【００２３】
図４はフラッシュメモリ１０１の内部のステータスの遷移を示す図である。フラッシュメモリ１０１内部のステータスとは、パワーステータス保持部１０８に保持しているステータスのことである。メモリーカード２０１へ電圧が印加されると、ステータスは“ＰｏｗｅｒＯｎ”ステータスになる。この状態でコントローラ２０２はフラッシュメモリ１０１に対してステータス読み出しのコマンドを発行することで“ＰｏｗｅｒＯｎ”のステータスにあることを認識することができる。“ＰｏｗｅｒＯｎ”ステータスにおいてフラッシュメモリ１０１の外部インターフェース部１０２は、コントローラ２０２からの書き込み・消去のコマンドを無視して動作しない。
【００２４】
コントローラ２０２が、フラッシュメモリ１０１に対してステート遷移コマンドを発行することで、フラッシュメモリ１０１は“ＰｏｗｅｒＯｎ”ステータスから“Ｎｏｒｍａｌ”ステータスに遷移する。“Ｎｏｒｍａｌ”のステータスであること、かつライトプロテクト信号ＷＰで書き込みが禁止されていないことを条件として、フラッシュメモリ１０１の外部インターフェース部１０２は、コントローラ２０２からの書き込み・消去コマンドを無視せずに動作する。
【００２５】
“Ｎｏｒｍａｌ”ステータスの状態においてフラッシュメモリ電源線２０５から印加される電圧が低下して規定の電圧以下になると、リセット部１０７は電圧の低下を検出してフラッシュメモリ１０１内部における動作をリセットする。このリセットによってフラッシュメモリ１０１内部のステータスは“ＰｏｗｅｒＯｎ”に遷移する。
【００２６】
“ＰｏｗｅｒＯｎ”ステータスではコントローラ２０２はフラッシュメモリ１０１に対してデータの書き込み・消去を行うことが出来ない。
【００２７】
この後、フラッシュメモリ電源線２０５から印加される電圧が上昇して規定の電圧よりも高くなってもステータスは変化しない。
【００２８】
なお、ここでは“Ｎｏｒｍａｌ”ステータスから“ＰｏｗｅｒＯｎ”ステータスへの変化を、リセット部１０７による電圧の低下の検出とした。しかし、フラッシュメモリ１０１の読み書き制御部１０５による書き込み・消去コマンドの実行中のリセット部１０７による電圧の低下の検出でも構わない。本発明の目的は電圧変動による動作状態を正しく認識することなので、動作状態が変化しない期間の電圧低下に対してステータスは必ずしも変える必要はない。
【００２９】
また、ここでは“ＰｏｗｅｒＯｎ”ステータスでは、書き込み・消去のコマンドを無視するとした。これはフラッシュメモリ１０１に書き込まれたデータの保護のために冗長に行っている仕組みであり、本発明の目的である電圧変動による動作状態を正しく認識することに対しては、必ずしも必須の機能ではない。
【００３０】
図５はコントローラ２０２によるフラッシュメモリ１０１へのデータの消去・書き込みのフローチャートである。
【００３１】
フラッシュメモリセルアレイ１０３は複数の物理ブロックから構成され、物理ブロックは複数の物理ページから構成されるとする。また、フラッシュメモリ１０１はデータの消去単位を物理ブロックの単位とし、データの書き込み単位を物理ページ単位とする。
【００３２】
書き込み処理を行う前にコントローラ２０２はフラッシュメモリ１０１のステータスを“Ｎｏｒｍａｌ”にしている。
【００３３】
最初に処理５０１では、コントローラ２０２はフラッシュメモリ１０１に対して、データの書き込みを行う物理ブロックを指定してデータの消去コマンドを発行する。
【００３４】
判定処理５０２では、コントローラ２０２はフラッシュメモリ１０１からステータスを取得して、フラッシュメモリ１０１のステータスが“Ｎｏｒｍａｌ”であるかどうか、また処理５０１での消去処理が成功しているかどうかを判定する。ステータスが“ＰｏｗｅｒＯｎ”である場合には、フラッシュメモリ１０１がデータの消去をしている期間にフラッシュメモリ電源線２０５の供給電圧が規定電圧よりも低下し、消去処理が成功していない可能性がある。またさらに、フラッシュメモリ電源線２０５の供給電圧の低下により消去処理が成功しているかどうかの判定も正しく行えていない可能性があるために電源投入時処理へと遷移する。
【００３５】
ステータスが“Ｎｏｒｍａｌ”の場合には、フラッシュメモリ１０１がデータの消去をしている期間にフラッシュメモリ電源線２０５の供給電圧の低下がないことがわかる。この時には処理５０１での消去処理が失敗していれば処理５０６へ遷移し、成功していれば処理５０３へ遷移する。
【００３６】
処理５０３では、コントローラ２０２はフラッシュメモリ１０１に対して、物理ページを指定して物理ページ単位でデータの書き込みコマンドを発行する。
【００３７】
判定処理５０４では、コントローラ２０２はフラッシュメモリ１０１からステータスを取得して、フラッシュメモリ１０１のステータスが“Ｎｏｒｍａｌ”であるかどうか、また処理５０３での書き込み処理が成功しているかどうかを判定する。ステータスが“ＰｏｗｅｒＯｎ”である場合には、フラッシュメモリ１０１がデータの書き込みをしている期間にフラッシュメモリ電源線２０５の供給電圧が規定電圧よりも低下し、書き込み処理が成功していない可能性がある。またさらに、フラッシュメモリ電源線２０５の供給電圧の低下により書き込み処理が成功しているかどうかの判定も正しく行えていない可能性があるために電源投入時処理へと遷移する。
【００３８】
ステータスが“Ｎｏｒｍａｌ”の場合にはフラッシュメモリ１０１がデータの書き込みをしている期間にフラッシュメモリ電源線２０５の供給電圧の低下がないことがわかる。この時には処理５０１での書き込み処理が失敗していれば処理５０６へ遷移し、成功していれば処理５０３へ遷移する。
【００３９】
処理５０５ではコントローラ２０２は未書き込みデータが残っているかどうかを判定し、未書き込みデータがある場合には処理５０３への遷移し、全てのデータの書き込みが終了している場合には処理を終了する。
【００４０】
処理５０６では、消去または書き込み処理を失敗した物理ブロックを不良ブロックとして管理するように登録して、エラー終了する。
【００４１】
図６はメモリーカード２０１外部からの電源供給の変動に対するメモリーカード２０１内部の動作変化を示す図である。図６において、一番上の段は、コントローラ電源線２０６からメモリーカード２０１に印加される電源電圧を示している。２番目の段は、フラッシュメモリ電源線２０５からメモリーカード２０１に印加される電源電圧を示している。
【００４２】
その下の「リセット期間」は、フラッシュメモリ１０１内部のリセット部１０７がフラッシュメモリ１０１内部をリセットしている期間である。その下の「ステータス」は、フラッシュメモリ１０１内部のパワーステータス保持部１０８に保持するステータスを示す。その下の「ステート遷移コマンド」は、コントローラ２０２からフラッシュメモリ１０１へのステート遷移コマンドの発行を示している。
【００４３】
時間ｔ６０１から外部ホスト機器はメモリーカード２０１に対して電圧を印加し始める。
【００４４】
時間ｔ６０２にコントローラ電源線２０６から供給される電圧が規定の電圧に到達し、コントローラ２０２は動作し始める。コントローラ２０２は動作し始めると、フラッシュメモリ１０１に対してステータスの遷移コマンドと、ステータスの確認を繰り返し行う。時間ｔ６０２の段階では、フラッシュメモリ電源線２０５は電源電圧検知部１０６の検知レベルを下回っているために、フラッシュメモリ１０１はリセット状態にあり、フラッシュメモリ１０１のステータスは“ＰｏｗｅｒＯｎ”にある。従って、コントローラ２０２がフラッシュメモリ１０１に対してステータス遷移コマンドを発行してもフラッシュメモリ１０１のステータスは“ＰｏｗｅｒＯｎ”の状態のままであり、当然コントローラ２０２がフラッシュメモリ１０１から読み出すステータスも“ＰｏｗｅｒＯｎ”である。
【００４５】
時間ｔ６０３にフラッシュメモリ電源線２０５は電源電圧検知部１０６の検知レベルを上回るので、フラッシュメモリ１０１のリセット状態ではなくなり、フラッシュメモリ１０１のステータスは、コントローラ２０２からのステータス遷移コマンドを受けて“Ｎｏｒｍａｌ”の状態に遷移する。コントローラ２０２もフラッシュメモリ１０１からステータス“Ｎｏｒｍａｌ”を読み出してフラッシュメモリ１０１に対して書き込みや消去を行う準備が出来たことを確認できる。
【００４６】
この後、コントローラ２０２は外部ホスト機器からメモリーカード２０１に対するデータの書き込みや読み出しのコマンドを受けて、フラッシュメモリ１０１に対してデータの消去・書き込み・読み出しを行うことで動作する。
【００４７】
時間ｔ６０４では、フラッシュメモリ電源線２０５は電源電圧検知部１０６の検知レベルを下回る。フラッシュメモリ１０１はリセット状態になり、フラッシュメモリ１０１のステータスは“ＰｏｗｅｒＯｎ”に遷移する。コントローラ２０２は、フラッシュメモリ１０１に対して消去や書き込みを行った場合には、図５のフローチャートの判定処理５０２や判定５０４処理でフラッシュメモリ１０１のステータスが“ＰｏｗｅｒＯｎ”に遷移したことを確認し、直前の消去または書き込みが正常に行われなかった可能性があることを認識する。
【００４８】
コントローラは電源投入時の処理と同様に、フラッシュメモリ１０１に対してステータスの遷移コマンドと、ステータスの確認を繰り返し行う。
【００４９】
時間ｔ６０５では、フラッシュメモリ電源線２０５は電源電圧検知部１０６の検知レベルを上回り、コントローラ２０２からのステータス遷移コマンドを受けて、フラッシュメモリのステータスは“Ｎｏｒｍａｌ”に遷移する。
【産業上の利用可能性】
【００５０】
本発明は、不揮発性記憶装置のデータ信頼性を実効的に向上することが可能なユーザ利便性の高い不揮発性記憶装置に有用である。
【符号の説明】
【００５１】
１０１ フラッシュメモリ
１０２ 外部インターフェース部
１０３ フラッシュメモリセルアレイ
１０４ バッファメモリ
１０５ 読み書き制御部
１０６ 電源電圧検知部
１０７ リセット部
１０８ パワーステータス保持部
２０１ メモリーカード
２０２ コントローラ
２０３ メモリーカードインターフェース
２０４ 接地線
２０５ フラッシュメモリ電源線
２０６ コントローラ電源線
２０７ フラッシュメモリインターフェース
３０１ 制御部
３０２ フラッシュメモリ制御部
３０３ ホストインターフェース部
３０４ バッファメモリ
３０５ コントローラ電圧検知部
【特許請求の範囲】
【請求項１】
メモリセルアレイと、読み書き制御部と、外部インターフェース部と、電源電圧検知部とステータス保持部と、を備えた不揮発性メモリであって、
前記ステータス保持部に保持されるステータスは、前記不揮発性メモリ外部より前記外部インターフェース部を通じて読み出し可能であり、
前記電源電圧検知部において、前記不揮発性メモリに印加される電圧が所定の電圧値よりも低くなったことを検知したことを、第１の状態のステータスとして、前記ステータス保持部に保持し、
前記不揮発性メモリに印加される電圧が所定の電圧値よりも高くなった後も、前記ステータス保持部に保持する不揮発性メモリ。
【請求項２】
前記電源電圧検知部における電圧値の検知によるステータスの変化を、
不揮発性メモリがデータの書き込みおよび消去の処理を行っている期間のみ行われることを特徴とする、
請求項１に記載の不揮発性メモリ。
【請求項３】
前記不揮発性メモリに印加される電圧が所定の電圧値よりも高いときに、
前記不揮発性メモリ外部から、前記ステータス保持部のステータスを、第２の状態のステータスとして、第１の状態のステータスから変化させることが可能なことを特徴とする、
請求項２に記載の不揮発性メモリ。
【請求項４】
第１の状態から第２の状態への変化は、前記不揮発性メモリに印加する電圧低下させずに行うことが可能なことを特徴とする、
請求項３に記載の不揮発性メモリ。
【請求項５】
第１の状態では前記不揮発性メモリに対するデータの書き込みおよび消去が不能であり、
第２の状態では前記不揮発性メモリに対するデータの書き込みおよび消去が可能であることを特徴とする、
請求項３に記載の不揮発性メモリ。
【請求項６】
前記不揮発性メモリは、さらにリセット部を備え、
第２の状態から第１の状態に変化するタイミングで、
前記リセット部が前記不揮発性メモリ全体をリセットすることを特徴とする、
請求項５に記載の不揮発性メモリ。
【請求項７】
請求項１から６のいずれか１項に記載の不揮発性メモリと、前記不揮発性メモリを制御するコントローラからなる不揮発性記憶装置であって、
前記コントローラは、
前記不揮発性メモリに対して第２の状態に遷移するコマンドを入力し、さらに前記不揮発性メモリからステータスを読み出して第２の状態であることを確認した上で前記不揮発性メモリに対してデータの消去および書き込みを行うことを特徴とした不揮発性記憶装置。
【請求項１】
メモリセルアレイと、読み書き制御部と、外部インターフェース部と、電源電圧検知部とステータス保持部と、を備えた不揮発性メモリであって、
前記ステータス保持部に保持されるステータスは、前記不揮発性メモリ外部より前記外部インターフェース部を通じて読み出し可能であり、
前記電源電圧検知部において、前記不揮発性メモリに印加される電圧が所定の電圧値よりも低くなったことを検知したことを、第１の状態のステータスとして、前記ステータス保持部に保持し、
前記不揮発性メモリに印加される電圧が所定の電圧値よりも高くなった後も、前記ステータス保持部に保持する不揮発性メモリ。
【請求項２】
前記電源電圧検知部における電圧値の検知によるステータスの変化を、
不揮発性メモリがデータの書き込みおよび消去の処理を行っている期間のみ行われることを特徴とする、
請求項１に記載の不揮発性メモリ。
【請求項３】
前記不揮発性メモリに印加される電圧が所定の電圧値よりも高いときに、
前記不揮発性メモリ外部から、前記ステータス保持部のステータスを、第２の状態のステータスとして、第１の状態のステータスから変化させることが可能なことを特徴とする、
請求項２に記載の不揮発性メモリ。
【請求項４】
第１の状態から第２の状態への変化は、前記不揮発性メモリに印加する電圧低下させずに行うことが可能なことを特徴とする、
請求項３に記載の不揮発性メモリ。
【請求項５】
第１の状態では前記不揮発性メモリに対するデータの書き込みおよび消去が不能であり、
第２の状態では前記不揮発性メモリに対するデータの書き込みおよび消去が可能であることを特徴とする、
請求項３に記載の不揮発性メモリ。
【請求項６】
前記不揮発性メモリは、さらにリセット部を備え、
第２の状態から第１の状態に変化するタイミングで、
前記リセット部が前記不揮発性メモリ全体をリセットすることを特徴とする、
請求項５に記載の不揮発性メモリ。
【請求項７】
請求項１から６のいずれか１項に記載の不揮発性メモリと、前記不揮発性メモリを制御するコントローラからなる不揮発性記憶装置であって、
前記コントローラは、
前記不揮発性メモリに対して第２の状態に遷移するコマンドを入力し、さらに前記不揮発性メモリからステータスを読み出して第２の状態であることを確認した上で前記不揮発性メモリに対してデータの消去および書き込みを行うことを特徴とした不揮発性記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−２０９８２３（Ｐ２０１１−２０９８２３Ａ）
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願番号】特願２０１０−７４６７１（Ｐ２０１０−７４６７１）
【出願日】平成２２年３月２９日（２０１０．３．２９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願日】平成２２年３月２９日（２０１０．３．２９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]