【課題】データの正常性だけでなく、書き込みアドレスの正常性も確認する。
【解決手段】書き込み部１１は、メモリ１２にデータを書き込み、計算部１３は、書き込み部１１がメモリ１２に書き込んだデータのデータ・チェックサム値とデータを書き込んだアドレスのアドレス・チェックサム値とを計算し、データ・チェックサム値とアドレス・チェックサム値を合計したチェックサム合計値を計算する。表示部１４は、データ・チェックサム値とチェックサム合計値を表示する。 （もっと読む）

【課題】アドレスバスおよびデータバスの故障を検出する電子装置において、故障検出に係る処理負荷を低減し処理速度を向上する。
【解決手段】電子装置は、ＣＰＵとＲＯＭとを接続しアドレスを伝送する４つ以上のバスラインからなるアドレスバス２１を備える。電子装置は、アドレスバス検査用アドレスＡｄによって指定されるＲＯＭ領域１３ａから値を読み出し、読み出した値から計算した判定値Ｖｊと予め計算されたアドレスバス検査用正解値Ｖｔとを比較し、一致しない場合、アドレスバス２１が故障していると判定する。アドレスバス検査用アドレスＡｄは、４つ以上のバスラインに対応する４ビット以上の値であって、２ビット以上の０の値と２ビット以上の１の値とを有する値を含み、複数のバスライン間の短絡故障を同時に検出可能である。これにより、故障検出に必要な検査用アドレスＡｄの数を低減することができる。 （もっと読む）

【課題】出力するデータ量を増加させることなく、チップ間のアドレスの転送誤りを検出することができるメモリ回路を提供すること
【解決手段】本発明のメモリ回路は、アドレス毎にデータが対応付けられたメモリ１０３を搭載するメモリチップ１０２と、メモリチップ１０２に接続されメモリ１０３のアドレスを指定してアドレスに対応するデータを読み出すメインチップ１０１と、を備える。メモリチップ１０２は、メインチップ１０１において指定され入力されたアドレスを取得するアドレス情報取得部１０５と、メモリ１０３内のデータをアドレスを用いて暗号化し、メインチップ１０１へ出力する暗号部１０４を備え、メインチップ１０１は、暗号部１０４から出力された暗号化データを、指定したアドレスを用いて復号化する復号部１１３と、復号化されたデータに誤りがあるか否かを判定する判定部１１６とを備えるものである。 （もっと読む）

【課題】アドレスバスとデータバス夫々のバス幅の相対的な関係に依存せずにアドレスバスのテストをすること。
【解決手段】複数のメモリセルを有するメモリ装置２０へ伝送される複数ビットのアドレスパタンの伝送路であるアドレスバス１５ａのテスト方法は、次のステップを含む。全ビットが第１論理値であるアドレスパタンにより特定されるメモリセルに対して第１論理値を書き込み、あるビットがその他の全てのビットとは異なり第２論理値である複数のアドレスパタン夫々により特定されるメモリセルに対して第１論理値を書き込み（Ｓ１）、第１のアドレスパタンにより特定されるメモリセルに対して第１論理値とは異なる値の第２論理値を書き込み（Ｓ５）、第２のアドレスパタンにより特定され、かつ第１論理値が読み出されるべきメモリセルからの第２論理値の読み出しに基づいてアドレスバスの不良を検出する（Ｓ４）。 （もっと読む）

【課題】
試験時間の短縮化を図ったフラッシュメモリのアドレス線及び試験装置の試験方法及び試験装置を提供することを課題とする。
【解決手段】
全ての記憶を第１データ値にする第１工程と、特定のアドレス線を第１アドレス値に、その他のアドレス線を第２アドレス値に設定し、設定されたアドレスが示す記憶単位のうち特定の記憶を第２データ値とし、他の記憶は第１データ値とする書き込みを記憶単位に行う第２工程と、特定のアドレス線以外の他のアドレス線を第１アドレス値に設定し、特定の記憶と記憶単位上の位置が異なる記憶を第２データ値として、第２工程を行う第３工程と、第２工程と第３工程を繰り返し行った後に、全てのアドレス線を第２アドレス値に設定したアドレスが示す記憶単位を検査する第４工程とを有する。 （もっと読む）

【課題】
メモリとの接続故障の誤り訂正，検出方法が必要になってきた。
【解決手段】
プロセッサと、メモリ制御装置と、メモリ装置とを備えたコントローラにおいて、アドレスに対して任意のデータをライトアクセスするとき、アドレスと任意のデータから決定される誤り検出符号ＣＲＣと、誤り検出符号ＣＲＣと任意のデータから決定される誤り訂正符合ＥＣＣを生成し、任意のデータと伴に誤り検出符号ＣＲＣと誤り訂正符号ＥＣＣをメモリ装置に書き込み、プロセッサが任意のアドレスに対してリードアクセスするとき、メモリ装置に書き込まれている誤り訂正符号ＥＣＣと、誤り検出符号ＣＲＣとデータを読み出し、読み出した誤り訂正符号ＥＣＣに基づき読み出した誤り検出符号ＣＲＣと読み出したデータの誤りを訂正し、訂正された誤り検出符号ＣＲＣと読み出したデータに誤りが有るか検出する。 （もっと読む）

【課題】従来のメモリ検査方法では、異常が生じているアドレス信号線の位置を知ることができても、それが短絡しているのか開放しているのかは判別できないという問題があった。
【解決手段】メモリのアドレスを指定する複数のアドレス信号線を有するメモリの検査方法であって、前記基準アドレスと、検査アドレスと、検査隣接アドレスとを特定するビットを前記第１検査アドレス信号線のビットと、前記第２検査アドレス信号線のビットとの組合せが異なり、前記第１検査アドレス信号線のビット及び前記第２検査アドレス信号線のビットを除く他のビットは共通となるように決定するステップと、前記基準アドレスと、検査アドレスと、検査隣接アドレスにそれぞれ異なるデータを書き込むステップと、前記基準アドレスと、検査アドレスと、検査隣接アドレスからデータを読み取り、書き込んだデータと同一か否かを判断するステップとを有する。 （もっと読む）

【課題】メモリ２重化システムにおいて、障害情報に対してリアルタイムに対処するとともに、アドレス線のエラーを推定することでシステムダウンを防止することを課題とする。
【解決手段】ＬＤＸ＃１およびＬＤＸ＃０は、それぞれが所持するＥＣＣ情報（ＥＣＣチェックのための情報）を交換してＥＣＣチェックを行い、リクエストデータの一部についてそれぞれＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）チェックを行って、アドレス線にエラーが発生しているか否か推定する。具体的には、例えば、ＬＤＸ＃０は、リクエストデータの一部に関するＥＣＣチェック結果であるシンドローム（診断情報）を作成し、このシンドロームから把握されるリクエストデータの一部に関するエラーの状況に応じて、例えば、リクエストデータの大部分がアンコレクタブルエラーを起こしている場合には、アドレス線にエラーが発生しているものと推定する。 （もっと読む）

【課題】 半導体記憶装置及び半導体記憶装置を有する電子機器のアドレス、データバス、システムバスの検証に乱数で作成したアドレス、データを使用することで、クロストーク、ノイズの影響によるデータ化けを精度よく検出する。
【解決手段】 半導体記憶装置Ａー１、Ａー２、Ａ―ＸＸＸ，Ｂ−１、Ｂ−２、Ｂ―ＸＸＸ，Ｘ−１、Ｘ−２、Ｘ−ＸＸＸに擬似乱数発生器２で書込まれた乱数アドレスのデータを書込むと共に半導体記憶装置Ａー１、Ａー２、Ａ―ＸＸＸ，Ｂ−１、Ｂ−２、Ｂ―ＸＸＸ，Ｘ−１、Ｘ−２、Ｘ−ＸＸＸに書き込まれた乱数アドレスのデータを読出し、書込みデータと読出しデータは比較手段を介して比較することで特定のビット配列で生ずる機能障害を検出する半導体記憶装置及び半導体記憶装置機能検査方法並びに半導体記憶装置を有する電子機器を提供する。 （もっと読む）

【課題】 従来の記憶制御回路は、アドレスに関する多ビットエラーを検出することができないでいた。
【解決手段】 アドレスで指定される記憶領域にデータを格納する記憶部を有する記憶制御回路におけるアドレスエラーチェック方法であって、前記アドレスに付与する第１のコードを偶数ビットで符号化し、前記記憶部へ書き込まれるデータに付与する第２のコードを奇数ビットで符号化し、前記第１のコードと前記第２のコードとに基づき、チェックコードを生成して前記記憶部へ書き込まれるデータに対応付けて前記記憶部に格納し、前記記憶部から読み出されるデータと、該読み出されるデータに対応付けられたチェックコードと、読み出しアドレスとに基づき、エラーチェックを行うことにより、アドレスの多ビットエラーを検出する。 （もっと読む）

【課題】システム運用中の主記憶装置に固定故障検出データを書き込まずに、かつ効率的にアドレス線の固定故障を特定することができること。
【解決手段】任意のデータは、アドレスの誤り訂正符号を有し、データ読出部１０１は、複数のアドレス線の０固定故障を検出するアドレスである０固定故障検出アドレスおよび／または複数のアドレス線の１固定故障を検出するアドレスである１固定故障検出アドレスに基づいて主記憶装置３０から任意のデータを読み出し、誤り検出／訂正部１０２は、読み出された任意のデータが有する誤り訂正符号に基づいて０固定故障検出アドレスおよび／または１固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、固定故障判定部１０３は、誤り検出／訂正部１０２による誤り検出／訂正結果に基づいてアドレス線の０固定故障または１固定故障を判定する。 （もっと読む）

メモリ（４）内に、保護対象のデータ（Ｄ）の他に、このデータ（Ｄ）を用いて生成したチェックデータ（Ｐ）を保存している、プロセッサシステムでのメモリアクセスエラーを検出及び／又は訂正するための方法は、誤り検出及び訂正時において特に高い信頼性を達成可能な形態に改善することが求められている。このために、この発明では、チェックデータ（Ｐ）の生成の際に、保護対象のデータ（Ｄ）の他に、そのアドレスをも考慮している。
（もっと読む）

【課題】 本発明の課題は、上記問題点に鑑み、マージバッファのシステムキルエラーをプロセスキルエラーに変換する方法、装置及びシステムを提供することである。
【解決手段】 上記課題を解決するため、本発明は、データ及び該データが格納されるアドレスを有し、１以上のプロセスに係るストア命令を収集するバッファと、第１プロセスに係るストア命令を、前記バッファが第２プロセスに係るストア命令を収集する前に前記バッファから常にドレイン処理するバッファ制御とから構成されることを特徴とする装置を提供する。 （もっと読む）

【課題】 セグメント・レベルで予備化したメモリ・システムを提供する。
【解決手段】 このメモリ・システムはセグメント・レベルで予備化した、カスケード型相互接続システムを含んでいる。このカスケード型相互接続システムは少なくとも２つのメモリ・アセンブリとメモリ・バスを備えている。このメモリ・バスは複数のセグメントを備え、このメモリ・アセンブリは当該メモリ・バスを介して相互接続されている。 （もっと読む）

【課題】 バックアップメモリの信頼性を向上させることができる電気機器を提供する。
【解決手段】 データ書込部１１は、バックアップメモリ４０内におけるアドレスデータをバックアップデータに付加してバックアップメモリ４０に書き込み、データ読出部１２は、バックアップデータを読み出す前にアドレスデータを読み出し、バックアップメモリ４０の読み出し先のアドレスと、読み出されたアドレスデータとを比較し、両アドレスが一致する場合、バックアップデータを読み出す。 （もっと読む）