【課題】プログラムを高速に実行する手法を提供する。
【解決手段】ロード命令の追い越しの許可／不許可を示す追い越し許可フラグをもつストア命令、ロード命令の追い越しをブロックする命令を含む命令セットをもつＣＰＵと、そのフラグを設定する追い越し許可フラグ設定手段、その命令を生成する追い越しブロック命令生成手段をもつコンパイラと、追い越しをブロックする命令を命令リオーダバッファに登録する追い越しブロック命令登録手段、追い越し許可フラグの設定されたストア命令を参照しながら、メモリアクセス命令を命令リオーダバッファに登録する命令バイパス手段をもつ命令リオーダユニットを有する。 （もっと読む）

【課題】レジスタからのリードパスの数が増大することを抑制しつつ、演算性能を高める。
【解決手段】演算器１１は、２つのオペランドのそれぞれとしてレジスタからの読み出しデータと即値のいずれかの入力を受けることが可能である。演算器１２は、２つのオペランドのうち、一方のオペランドとしてレジスタからの読み出しデータと即値のいずれかの入力を受けることが可能であり、他方のオペランドとして即値のみが入力される。制御部１３は、入力された演算実行命令に基づき、この演算実行命令に係る演算における２つのオペランドのそれぞれがレジスタからの読み出しデータと即値のいずれであるかを判定し、判定結果に応じて、入力された演算実行命令に係る演算を演算器１１，１２のいずれかに実行させる。 （もっと読む）

【課題】ユーザーレベルのマルチスレッドを提供する方法およびシステムが開示される。
【解決手段】本技法に基づく方法は、命令セットアーキテクチャ（ISA）を介して一つまたは複数の共有リソース・スレッド（シュレッド）を実行するためのプログラミング命令を受け取ることを含む。一つまたは複数の命令ポインタがISAを介して構成設定され、前記一つまたは複数のシュレッドがマイクロプロセッサにより同時的に実行される。ここで、マイクロプロセッサは複数の命令シーケンサを含んでいる。 （もっと読む）

【課題】処理回路６、８と、受信した引数削減命令ＦＲＥＤＵＣＥ４、ＦＤＯＴ３Ｒに応答して、処理回路６、８を制御するための制御信号１６を生成するデコーダ回路１０とを備える、処理装置を提供する。
【解決手段】引数削減命令の作用は、入力ベクトルの各成分を、指数シフト値Ｃを入力ベクトル成分の指数に加算または減算するスケーリングの対象とすることである。指数シフト値Ｃは、この指数シフト値Ｃと、入力ベクトル成分のうちのいずれかの最大指数値Ｂとの合計が、第１の所定値と第２の所定値との間の範囲内にあるように選択される。この引数削減命令の実行の結果は、ドット積演算される場合、結果のベクトルが、浮動小数点のアンダーフローまたはオーバーフローに耐えるということである。 （もっと読む）

【課題】命令に応じた丸め処理の実行を提供する。
【解決手段】ある実施形態では、本発明は、プロセッサにおいて丸め命令および直接値を受領し、前記直接値の丸めモード・オーバーライド指標がアクティブであるかどうかを判定し、もしアクティブであれば、前記丸め命令に応答して、前記直接オペランドに記述されている丸めモードに従って前記プロセッサの浮動小数点ユニットにおいてソース・オペランドに対して丸め処理を実行することを含む方法を含む。他の実施形態も記載され、特許請求される。 （もっと読む）

【課題】プロセッサの構成を、実行中にユーザレベルで変更し、パフォーマンスを向上させる。
【解決手段】プロセッサ機構に対応するオーバーライドレジスタのエントリを、そのプロセッサ機構に対するプロセッサ構成設定をオーバーライドするようにセットし、そのエントリを使用してプロセッサ機構に対するプロセッサ構成設定をオーバーライドする方法を含む。エントリを、たとえばユーザレベルアプリケーションでセットしてもよい。 （もっと読む）

【課題】ＡＬＵアレイ回路における電力消費を低減する。
【解決手段】ＡＬＵアレイ回路は、ＡＬＵ１２を内包する単位回路１０ｃを複数個備え、複数のＡＬＵ１２を並列動作させる。各単位回路１０ｃでは、命令コードをデコードすることで演算制御信号ＯｐＣを生成し、これによってＡＬＵ１２での演算処理の内容を制御する。ＡＬＵ１２の前段にはラッチ素子２１及び２２が設けられる。ＡＬＵアレイ回路に設けられた複数の単位回路１０ｃの内、幾つかの単位回路１０ｃ中のＡＬＵ１２の演算動作は時として不要である。或るＡＬＵ１２の演算動作が不要であるとき、命令コードによって生成された演算休止信号（ｎｏｐ）をラッチ素子２１及び２２に与えて、そのＡＬＵ１２にデータ入力信号Ａ_IN及びＢ_INの変化が伝播することを阻止する。 （もっと読む）

【課題】実行可能な命令を増やした場合でも、高速に演算が可能なプロセッサを提供する。
【解決手段】プロセッサ１は、命令に応じて行われる処理の内容に基づいて、実行可能な命令を、Ｍタイプ命令、Ｒタイプ命令、Ｊタイプ命令、Ｂタイプ命令の４つの命令タイプに分類する命令デコーダCTRLを備える。またプロセッサ１は、命令タイプに対応して設けられたパイプラインレジスタ１１〜１４を備えている。命令デコーダCTRLは、命令に含まれる識別コードに基づいて、実行対象の命令の命令タイプを解読する。また命令デコーダCTRLは、命令の命令タイプに基づいて汎用レジスタブロックREGに格納されたデータや命令内のパラメータを対応するパイプラインレジスタに格納する。 （もっと読む）

【課題】別々の複数のｎビットの多項式を使用してデータ・ブロックに対して巡回冗長度検査（ＣＲＣ）演算を行うための方法及び装置を提供する。
【解決手段】フレキシブルＣＲＣ命令は、プログラム可能なｎビット多項式を使用してＣＲＣ演算を行う、ｎビット多項式は、２つのオペランドのうちの一方にｎビット多項式を記憶することにより、ＣＲＣ命令に供給される。 （もっと読む）

【課題】複数コプロセッサへの命令のビット空間をよりよい方法にする。
【解決手段】プロセッサに基づくシステム２２はメイン・プロセッサ２４および複数のコプロセッサ２６を含む。コプロセッサ２６によって実行されるデータ処理動作を指定するメイン・プロセッサ２４のコプロセッサ命令は、ターゲット・コプロセッサを識別するためのコプロセッサ識別フィールドを含む。データ要素はソース・レジスタからデスティネーション・レジスタへブロードキャストされる。データ要素のサイズ指定は、２つのビットがバイト（８ビット），ハーフ・ワード（１６ビット），ワード（３２ビット）およびダブル・ワード（６４ビット）を含む４つのデータ・サイズのうちの１つを示し、他の２ビットは飽和タイプを示す。 （もっと読む）

分散型のマルチコアアーキテクチャにおいてプレディケート予測を生成するための、システム、方法、およびコンピュータによってアクセス可能な媒体の実施例が提供される。そのようなシステム、方法、およびコンピュータによってアクセス可能な媒体を用いると、分岐命令についての概略プレディケート経路情報をインテリジェントに符号化することが可能になる。この静的に生成された情報を用いて、分散型のプレディケート予測器は、信頼性の高いプレディケートの正確な予測を容易にし得る動的なプレディケート履歴を生成することができ、同時に、コア間の通信を最小化する。
（もっと読む）

【課題】 最適なハードウェアリソースの停止及び起動を行うことにより、プログラム実行における待ち時間を最小化することで低消費電力を実現する。
【解決手段】 コンピュータシステム１は、プログラムのコンパイルを行うコンパイル処理部１０と、コンパイルしたプログラムを実行するシステム部２０とを含み、コンパイル処理部１０が、プログラムで使用するハードウェアリソースのハードウェア情報を参照して、ハードウェアリソースの起動命令と停止命令を、プログラムに埋め込む手段を含み、システム部２０が、プログラムに埋め込まれた起動命令と停止命令に基づいて、ハードウェアリソースの起動と停止を制御する起動停止制御手段を含む。 （もっと読む）

トランザクション的実行をサポートするべく、ハードウェアにおけるメモリアクセスを監視するための方法及び装置について記載する。属性は、物理記憶構造の粒度で検出することを考えずに、少なくともデータ項目の粒度で監視することを確かにする、データ項目への監視アクセスである。例えば、属性は、キャッシュの状態ビットに付加されて、新たなキャッシュコヒーレンシ状態を可能にする。選択的に決定されてもよいデータ項目に対する監視メモリアクセスに応じて、データ項目に関連付けられたコヒーレンシ状態が、監視された状態へと更新される。その結果、要求の種類及びデータ項目の監視されたコヒーレンシ状態を通じて、データ項目に対する無効な要求が検出される。 （もっと読む）

【課題】ＳＩＭＤアレイプロセッサの各処理要素（ＰＥ）中で条件付き実行をサポートさせる。
【解決手段】汎用フラグ（ＡＣＦ）（５７１又は５６１）は、階層１，２または３ビットエンコーディングを使用して定義され、エンコードされる。加えられた各ビットは、前の機能性のスーパーセットを提供する。ＡＣＦの生成（５７８又は５６８）は、プログラマによって指定することができる。プログラマが、条件を転送するための処理要素の間の通信インターフェースを使用して、異なるプロセッサ中で生成された条件に基づいて１つのプロセッサ中の条件付き実行を指定することを可能にして、多数のＰＥは、条件情報を同時に生成することができる。多数のプロセッサアレイ中の各プロセッサは、異なるユニットをそれらのＡＣＦに基づいて条件付きで独立に動作させることができる。 （もっと読む）

【課題】命令同期を行わない他のスレッドの実行を停止させることなく命令同期を行う。
【解決手段】命令発行ユニットからスレッド番号と実行部指定マップとを含む命令同期監視要求を受けると、実行完了検出部３２０における監視が開始され、命令発行ユニットは命令同期命令の属するスレッドの後続命令の発行を停止する。実行部において命令同期命令の先行命令の実行が完了すると、実行完了記録テーブル３１０の実行部指定マップ３１２における対応するビットがセットされる。命令発行ユニットからのスレッド番号に従ってセレクタ３２１により選択されたエントリにおける実行完了記録テーブル３１０の実行部指定マップ３１２と、命令発行ユニットから指定された実行部指定マップとが一致したことが比較器３２２によって検出される。これにより、論理積回路３２３を介して命令同期の成立が命令発行ユニットに通知される。 （もっと読む）

本開示は、異なる実行ユニットを使用して、混合精度（例えば完全精度、半精度）命令を実行することが可能なプログラマブルストリーミングプロセッサに関する。様々な実行ユニットは、それぞれがグラフィックスデータを使用して指定の精度レベルで命令を実行することが可能である。例示的なプログラマブルシェーダプロセッサは、コントローラと、複数の実行ユニットとを含む。コントローラは、実行のための命令を受け取り、命令の実行に対するデータ精度の指示を受け取るために構成されている。コントローラは、また、実行されると、命令に関連付けられたグラフィックスデータを、示されたデータ精度に変換する個別の変換命令を受け取るために構成されている。実施可能な場合、コントローラは、示されたデータ精度に基づいて実行ユニットのうちの１つを選択する。コントローラは、その後、選択された実行ユニットに、命令に関連付けられたグラフィックスデータを用いて、示されたデータ精度で命令を実行させる。 （もっと読む）

【課題】コンディションコードの数による制限を受けずに条件付きストア命令を実行できるプロセサを提供すること。
【解決手段】条件データを浮動小数点レジスタそのものに格納し、該条件データに基づいて、ストアデータをキャッシュにストアするか否かを判定する条件付き浮動小数点ストア命令を演算部が実行する。 （もっと読む）

【課題】本発明は、固定長のまま命令を拡張する演算処理装置を提供することを課題とする。
【解決手段】命令拡張情報を格納するＸＡＲレジスタ１を設ける。実行演算器５は、ＸＡＲレジスタ１に情報を設定する命令に続く命令を、ＸＡＲレジスタ１内の命令拡張情報に基づいて命令拡張する。 （もっと読む）

【課題】 条件付ＳＩＭＤ命令の無駄な実行抑止を回避する技術を提供する。
【解決手段】 条件付ＳＩＭＤ命令を有する命令セットを備えたマイクロプロセッサにおいて、命令セットは、命令により指定される複数の条件コードの全てが命令により指定される条件値を示すことを分岐条件とする条件付分岐命令を有する。条件付分岐命令は、マイクロプロセッサで動作させるプログラムのコンパイル時に、コンパイラによりプログラム内に挿入される。条件コードが第１条件値を示すことを実行条件として設定された条件付ＳＩＭＤ命令がプログラム内に存在する場合、条件付分岐命令は、プログラム内に挿入される際、その条件付ＳＩＭＤ命令で使用される複数の条件コードの全てが第２条件値を示すことを分岐条件として設定される。 （もっと読む）

【課題】再構成可能な論理回路の再構成時間を短縮し、データ処理の高速化は図ることができるようにしたデータ処理装置を提供する。
【解決手段】回路情報源１５に論理回路Ｂの論理回路Ａとの差分回路情報Ｗ（Ａ→Ｂ）を保持させる。論理再構成制御部１６は、再構成可能な論理回路１２に論理回路Ａを再構成して論理回路Ａに任されている処理を実行させた後、再構成化可能な論理回路１２に論理回路Ｂを構成する場合、回路情報源１５から論理回路Ｂの論理回路Ａとの差分回路情報Ｗ（Ａ→Ｂ）を読み出し、再構成可能な論理回路１２内の再構成を必要とする番地の情報と、再構成する番地の回路情報とを回路情報保持レジスタ１９に転送する。 （もっと読む）