【課題】ＶＬＩＷプロセッサにおいて、小さな回路規模で複雑な条件判定処理を効率良く実行する。
【解決手段】第１の演算器１３０は、第１の制御信号ｃｔｒ１に応じて、第１の比較演算器１２２の出力、該出力とレジスタ５０が既に保持している値の論理積、論理和のうちの１つを第１の演算結果ＣＲ１として出力する。第２の演算器１４０は、第２の制御信号ｃｔｒ２に応じて、第２の比較演算器１２４の出力と、該出力とレジスタ５０が既に保持している値の論理積、論理和の３つのうちの１つを第２の演算結果ＣＲ２として出力する。第３の演算器１５０は、第３の制御信号ｃｔｒ３に応じて、第１の演算結果ＣＲ１、第１の演算結果ＣＲ１と第２の演算結果ＣＲ２の論理積、論理和のうちの１つを実行結果としてレジスタ５０に出力する。レジスタ５０は、第３の演算器１５０からの実行結果を新たに保持し、出力する。 （もっと読む）

【課題】パケットのセットのハードウェアループに関する情報をコード化するための方法と装置を提供する。
【解決手段】パケットの各々は複数命令を含む。ハードウェアループに関する情報はパケットのセットの少なくとも１つの命令の１つ以上のビットにコード化される。前記情報は、パケットがループのエンドパケットあるか否かを示す。２つのハードウェアループに関する情報がコード化される。すなわち第１のループに関する情報は各パケットの第１の予め定められた位置における命令内にコード化され、第２のループに関する情報は各パケットの第２の予め定められた位置における命令内にコード化される。エンド命令情報は、コード化されたループ情報のために予約された同じビット位置にコード化されたループ情報を有しない命令内にコード化される。このエンド命令情報は命令がパケットの最後の命令であるかどうか、およびパケットの長さを示す。 （もっと読む）

【課題】命令語圧縮装置、命令語圧縮方法及びコンピュータで読み取り可能な記録媒体を提供する。
【解決手段】命令語圧縮装置１００は、有効命令語バンドルの間に存在する無演算命令語バンドルの個数に対応した命令語圧縮ビットを生成させる生成部１２０、生成された命令語圧縮ビットを有効命令語バンドルに挿入する挿入部１３０、無演算命令語バンドルを削除する削除部１４０、とを備えることによって、命令語を効率的に圧縮することができる。したがって、プロセッサ内で並列処理されうる命令語の個数が増加する。 （もっと読む）

【課題】各プロセッサ間で効率的に演算結果を共有可能な情報処理装置を提供する。
【解決手段】プログラムを記憶するプログラム記憶手段１１と、コア毎の演算結果を記憶する演算結果記憶手段４５と、コア数分の命令の命令セットを実行順にプログラム記憶手段から読み出し一次記憶部に記憶する命令読み出し手段２１と、命令セットに含まれる命令を各コアの命令キューに記憶する命令配信手段３２と、一次記憶部に記憶された第一の命令セットに含まれる命令を第一のコアが演算した演算結果を演算対象とする命令が第一の命令セットよりも後に実行される第二の命令セットに含まれ第一のコアと異なる第二のコアが実行するか否かを判定する命令依存関係判定手段３３と、命令依存関係判定手段が第二のコアが第二の命令セットに含まれる命令を実行すると判定した場合第一のコアの演算結果記憶手段の値を第二のコアの演算結果記憶手段に複写する複写手段３４と、を有する。 （もっと読む）

【課題】従来の情報処理装置は、同時発行命令数により並列演算数に制限があった。
【解決手段】本発明の情報処理装置は、命令キャッシュと、データキャッシュと、並列動作可能な複数の演算器を備える第１、第２の演算器群２２ａ、２２ｂと、第１の演算器群２２ａに対する１以上の演算命令を生成する第１の演算制御回路１０と、固定命令レジスタ３１の命令コードに基づき第２の演算器群２２ｂに対する１以上の演算命令を生成する第２の演算制御回路３０と、を有し、第１の演算器群２２ａは、第１の演算制御回路１０が第１の特定命令コードに基づき生成した演算命令に応じて固定命令レジスタ３１に命令コードを設定し、第１の演算制御回路１０が第２の特定命令コードに基づき生成した演算命令に応じて第２の演算器群２２ｂに処理データを与え、第２の演算器群２２ｂは、第２の演算制御回路３０が生成した演算命令に基づく演算を繰り返し実行する。 （もっと読む）

【課題】従来のマルチスレッドプロセッサは、処理能力を十分に引き出すことができない問題があった。
【解決手段】本発明のマルチスレッドプロセッサは、第１の命令コードを格納する第１の命令バッファ２３１と、第２の命令コードを格納する第２の命令バッファ２３２〜２３ｍと、を備える命令供給部１０と、第１、第２の命令バッファから発行される命令コード選択する命令セレクタ１１と、命令セレクタ１１が選択した命令コードをデコードする命令デコーダ１２と、デコード結果に基づく情報処理を行う命令実行部１３と、を有する。命令供給部１０は、優先的に第１の命令バッファに第１の命令コードを格納し、第１の命令バッファに格納される第１の命令コードの数が命令供給部１０が並列して発行可能な命令コード数の最大値の２倍以上となった場合に第２の命令バッファに第２の命令コードを格納するスレッド制御部２４を有する。 （もっと読む）

【課題】逐次実行部（ＲＩＳＣプロセッサ１００）の処理と並列実行部（ＶＬＩＷコプロセッサ２００）の処理とを効率良く融合させる。
【解決手段】ＲＩＳＣプロセッサ１００において同時にフェッチされた４つの命令のうち第２番目と第４番目の命令の特定フィールドが命令プリデコーダ１７０によってプリデコードされる。この特定フィールドはオペコードフィールドと同時発行命令数フィールドを含む。オペコードフィールドがＶＬＩＷコプロセッサ命令を示す場合、プログラムカウンタ管理部１１０は同時発行命令数フィールドに応じてプログラムカウンタの増分値を制御する。ＶＬＩＷコプロセッサ２００では同時発行命令数フィールドに応じた並列度によりＶＬＩＷコプロセッサ命令が実行される。 （もっと読む）

【課題】複合条件に基づくサブワード並列実行をサポートする。
【解決手段】汎用フラグ（ＡＣＦ）は階層を使用して定義され、エンコードされる。加えられた各ビットは、前の機能性のスーパーセットを提供する。条件の組合せを用いて、複合条件に基づく条件付き分岐の順次シリーズを回避することができ、次いで複合条件を条件付き実行のために使用することができる。フラグの数を変えることによって、条件付きオペレーションの並列性は、例えばＶＬＩＷ実行での単一の処理からオクタル処理まで、かつ処理要素のアレイにわたって広範に変化することができる。異なるプロセッサ中で生成された条件に基づいて１つのプロセッサ中の条件付き実行を指定することを可能にして、多数のＰＥは、条件情報を同時に生成することができる。多数のプロセッサアレイ中の各プロセッサは、異なるユニットをそれらのＡＣＦに基づいて条件付きで独立に動作させることができる。 （もっと読む）

【課題】所定の命令実行により参照したデータの条件に応じて、その後の処理の切り替えを効率良く行う。
【解決手段】ＣＰＵ（１３０）は、命令セットを構成する命令を実行する。上記命令セットには、メモリ空間上のデータを読み込むロード命令が含まれ、上記ロード命令で読み込まれたデータには、データリード分岐発生ビット領域を有するフォーマットタイプのデータが含まれる。上記ＣＰＵには、データリード分岐制御レジスタ（３００，３１０）と、データリード分岐アドレスレジスタ（３２０，３３０）と、リードデータ解析部（６０）とを含む。上記データリード分岐発生ビット領域に、データリード分岐発生を示すビット値が設定され、上記データリード分岐制御レジスタに、データリード分岐発生ビットが有効であることを示す値が設定されている場合に、上記データリード分岐アドレスレジスタに記憶されたアドレス値に分岐することで処理の切り替えが行われる。 （もっと読む）

【課題】分岐命令に関する情報を利用することにより命令プリフェッチを制御する。
【解決手段】プログラムを固定長の命令ペイロードに分けて命令ヘッダを付与した命令パケットにより管理する。命令パケットには分岐予測フラグを設けて、これが「１」を示している場合にはネクストラインプリフェッチ部１５０からシステムメモリ１４０に対するネクストラインの命令プリフェッチを抑止する。分岐予測フラグは、対応する命令ペイロード内に分岐命令が存在し、かつ、その分岐先としてその命令ペイロード内または次の命令ペイロード以外に分岐する可能性が高いことを示すフィールドである。また、連続する命令パケットにおいて分岐予測フラグが「１」になることを回避するために、命令辞書テーブル１９２を用いた圧縮を行って分岐命令の配置を変更できるようになっている。 （もっと読む）

【課題】面積削減と動作周波数削減を図ることができるプロセッサ及びその制御方法を提供する。
【解決手段】プロセッサは、第１命令乃至第４命令と、第５命令乃至第８命令のうち最大で８個の命令を並列実行するプロセッサであり、第１乃至第８命令のいずれかが入力され実行する第１乃至第ｍ演算ユニット１４２〜１４８と、第１乃至第ｍ演算ユニット１４２＝１４８にそれぞれ対応して設けられ、第１乃至第ｍ命令のいずれかの命令を選択して第１乃至第ｍ演算ユニット１４２〜１４８に入力する選択器とを有する。第１乃至第４命令は、第１乃至８選択器のそれぞれに入力され、第５乃至第８命令は、それぞれ第５乃至第８以降の選択器に入力される。 （もっと読む）

階層型の超長命令語(VLIW)パケットを処理するシステムおよび方法が開示される。特定の一実施形態では、命令を処理する方法が開示される。この方法は、命令の階層型VLIWパケットを受信するステップと、命令が単一の命令であるか、または、命令が複数のサブ命令を含むサブパケットを含むかを決定するために、パケットから命令を復号するステップとを含む。この方法は、命令がサブパケットを含むことを決定したことに応答して、サブ命令の各々を実行するステップも含む。
（もっと読む）

【課題】連続して使用しない演算器を低消費電力モードに設定する電力制御を効率的に行えるＶＬＩＷ型プロセッサ用プログラムを容易に開発できる開発システムの実現。
【解決手段】複数の演算器36AA,36AB,36AC,36BA,36BB,36BCをそれぞれ有する複数のスロット35A,35Bを備え、演算器の少なくとも一部は低消費電力モードに設定可能であるＶＬＩＷ型プロセッサ用プログラムの開発システムであって、ＶＬＩＷ型プロセッサ用コンパイラ21と、コンパイラが出力したプログラムを実行する時に使用する演算器の使用情報を生成する演算器使用情報生成部38と、使用情報に基づいて電力制御コンパイルオプションを生成して出力する演算器使用情報出力部72と、を備え、コンパイラ21は、各スロットで使用する演算器の変更を指示する電力制御コンパイルオプションが入力されるインターフェースを備える。 （もっと読む）

装置は、プロセッサを含む。プロセッサは、２つのメモリを含む。第１のメモリは、一式の命令を格納する。第２のメモリは、第１のメモリにおける一式の命令より長い別の一式の命令を格納する。第１のメモリおける一式の命令おける命令は、第２のメモリおける一式の命令おける対応する命令に対するポインタとして使用される。一実施形態において、集積回路（ＩＣ）は、プロセッサを含み、プロセッサは、第２の一式の命令をアドレス指定する第１の一式の命令を格納する第１のメモリと、第２の一式の命令を格納する第２のメモリとを含み、第２のメモリは、経時的に、命令のスケジューリングを可能にするために、サイクルオフセットを含む。
（もっと読む）

【課題】複数の命令語で構成される超長命令を実行する情報処理装置において、同時実行可能な命令数を低コストで増やすことができるようにすること。
【解決手段】メモリからプログラムをフェッチする命令フェッチ部１と、命令デコーダ部２と、組合せ指示フィールドと命令語グループ内の命令の並びに基づいて演算器の組合せを指示する組合せ制御部３と、命令の指示に基づいて演算器へソースオペランドを供給するレジスタファイル部４と、組合せ制御部３の指示に基づいてレジスタファイル部４からのソースオペランド若しくは命令語グループ内の演算器の演算結果を、命令語グループ内の他の演算器のソースオペランドとして供給する入力セレクタ部５及び入力セレクタ部６と、命令の指示に基づく演算を実施し、該演算結果をレジスタファイル部４と、入力セレクタ部５及び入力セレクタ部６へ供給する演算器Ａ〜Ｆと、を備えて構成されている。 （もっと読む）

【課題】３個のソースオペランドを加算する新たな命令を設ける。
【解決手段】方法は加算命令の受信が含まれうる。加算命令は、第１のソースオペランド、第２のソースオペランド、および第３のソースオペランドを示すことができる。第１、第２、および第３のソースオペランドの和を、加算命令の結果として格納する。この和は、一部分が、加算命令が示すデスティネーションオペランドに格納され、一部分が、複数のフラグに格納されてよい。他の方法、装置、システム、および機械可読媒体上の命令も含む。 （もっと読む）

【課題】 本発明は、複数のデータ・エレメントの収集及び分散に関する。
【解決手段】 第１の態様によると、効率的なデータ転送処理は、単一の命令が複数のデータ・エレメントに対する第１の記憶域と第２の記憶域との間の転送処理を指定し、プロセッサ装置によりデコードする段階、前記プロセッサ内の演算実行部による実行のために単一の命令を発行する段階、単一の命令の実行中に例外の発生を検出する段階、及び該例外に応答して、該例外を分配する前に、未解決のトラップ又は割り込みを例外ハンドラに分配する段階、により達成されうる。 （もっと読む）

【課題】乗累算演算を実行するデータ処理装置及び方法を提供する。
【解決手段】該データ処理装置は、制御信号に応答して、入力データ要素において、データ処理演算を実行するデータ処理回路を含む。命令デコーダ回路は、入力オペランドとして、第１入力データ要素、第２入力データ要素及び述語値を指定する述語化された乗累算命令に応答して、データ処理回路を制御するように制御信号を生成し、第１入力データ要素および前記第２入力データ要素を乗算し、乗算データ要素を生成し、該述語値が第１の値を有する場合、該乗算データ要素を初期累算データ要素に加算して結果累算データ要素を生成し、該述語値が第２の値を有する場合、該初期累算データ要素から該乗算データ要素を減算して、該結果累算データ要素を生成することで、乗累算演算を実行する。本発明は、パフォーマンス、エネルギー消費及びコード密度を改善する。 （もっと読む）

一般に、分散型プロセッサアーキテクチャにおけるデータマルチキャスティングに関する方法、手順、装置、コンピュータプログラム、コンピュータアクセス可能媒体、処理構成、およびシステムが説明される。様々な実装形態は、ソースから第１のメッセージを受信するように構成された複数のターゲット命令を識別することと、ターゲット命令によって一般に共有される選択された情報を含めて、ターゲット命令のそれぞれに関して第１のメッセージにターゲットルーティング命令を提供することと、識別されたターゲット命令のうちの２つがルータに対して互いに異なる方向に配置されているとき、第１のメッセージを複製して、複製されたメッセージを、識別されたターゲット命令のそれぞれに対して異なる方向にルーティングすることを含むことが可能である。ターゲットルーティング命令を提供することは、ターゲット命令によって一般に共有され、左オペランド、右オペランド、またはプレディケートオペランドとして識別されているビットのサブセットを利用する、選択された情報をさらに含むことが可能であり、ターゲット命令の複数の複数命令サブセットのうちの１つの選択を含むことが可能である。 （もっと読む）

【課題】システムの固定幅サイズ制限内で送出された単一の命令でもって複数の互換性のある命令を呼び出す。
【解決手段】多重実行システム内で固定幅命令を実行するための装置は、メモリから命令をフェッチする手段（２４）と、各々のフェッチ命令を順番にデコードするためのデコーダ（２６）とを備え、各々の命令がテンプレートテーブル（２８）から局所格納命令をフェッチするための部分を含むか否かが決定される。その部分を含む場合、局所格納命令はフェッチされ、デコードされた局所格納命令部が複数の処理ユニット上で実行される（３０）。 （もっと読む）