【課題】マルチスレッド化ＤＳＰにおけるリアルタイムの挙動に対して非侵入的にデバッグを行う。
【解決手段】ＩＳＤＢがＤＳＰ動作に関してイネーブルにされ（１３２）、ハードウェアブレークポイント１３４、ソフトウェアブレークポイント１３６、ＥＴＭブレークポイント１４０、ＪＴＡＧブレークポイント１４２、または、外部ブレークポイント１４４が存在すると、デバッギング動作１３８に進む。ＩＳＴＥＰデバッギングが有効である場合は、ＩＳＴＥＰデバッギング１５０を行う。命令スタッフィング動作が有効である場合は、命令スタッフィング動作１５４を行う。コアＤＳＰリセット命令がデバッギング動作によって生成されている場合は、コアＤＳＰデジタル信号プロセッサをリセットする（１５６）。 （もっと読む）

【課題】デジタル信号プロセッサ電力遷移中におけるデバッギング動作を制御する。
【解決手段】ウォームブートパワーダウンシーケンス２２０が開始されると、ポイント２２８において、電力崩壊割り込みが生じ、カーネル遮断ハンドラーが動作し、電力崩壊割り込みが無効にされる（２３０）。ポイント２３２において、ＩＳＤＢ＿ＣＯＲＥ＿ＲＥＡＤＹレジスタが０を読み取り、ＪＴＡＧｒｅａｄ／ｗｒｉｔｅが無効状態を戻す。コアプロセッサは、ＩＳＤＢコンフィギュレーションの変更が進行中である場合は、パワーダウンシーケンスの取り消しを行わせる。コンフィギュレーションが進行中でない場合は、パワーダウンシーケンス２２０は、ＩＳＤＢコンフィギュレーションレジスタの内容をメモリにセーブする。ウォームブートフラグマーカーがセットされる。次に、パワーダウンシーケンスが全スレッドを停止させ、ＤＳＰがパワーダウンされる。 （もっと読む）

【課題】 プログラムを実行するときの携帯機器の動作を、動作速度を含めて再現することができるシステムを提供する。
【解決手段】 携帯機器とプログラム実行装置を有するシステム。携帯機器は、プログラムを実行しているときに、当該プログラム中の予め決められたコマンドを実行するのに要する時間である実行時間を計測するコマンド実行時間計測手段と、計測した実行時間のデータをプログラム実行装置に送信する送信手段を有している。プログラム実行装置は、受信されたデータにおいて実行時間が定められているコマンドを実行する際に当該コマンドについて定められている実行時間より短い時間で当該コマンドを実行したときは、当該コマンドの実行開始時点から当該コマンドについて定められている実行時間が経過するのを待ってから次のコマンドを実行する。 （もっと読む）

【課題】タイマー割り込みとは非同期な処理を待機するソフトウェアに関しても加速試験を行うこと。
【解決手段】試験方法は、タイマー割り込みの第一の周期を、所定の係数を乗じた第二の周期に短縮させ、前記タイマー割り込みとは非同期な処理を待機するタスクの待機時間について、前記第一の周期単位の周期数を前記所定の係数で除した周期数に補正し、補正後の前記周期数の前記タイマー割り込みの発生により前記待機時間を計測する処理をコンピュータが実行する。 （もっと読む）

【課題】シミュレーションが実行可能な制御装置における処理負荷を軽減する。
【解決手段】記憶部から所定のアドレスで特定される値を抽出して演算し、演算結果の値を当該演算結果に対応するアドレスの値として記憶部に記憶させる演算手段１３と、記憶部で記憶される演算結果の値を出力する出力手段１１と、シミュレーションの対象である値を特定するアドレスを記憶するアドレステーブル記憶部と、シミュレーションの対象である実際の値を記憶するダミーテーブル記憶部と、操作信号で指定されたアドレスをアドレステーブル記憶部に記憶させるとともに、当該アドレスで特定される値の書き込み先のアドレスをダミーテーブル記憶部に変更するアドレス変更手段１６と、操作信号で指定されたアドレスに対応する値を、当該操作信号で指定された他の値に変更する設定手段１７とを備える。 （もっと読む）

【課題】リモートデータのメモリアクセスとメモリの正確性のチェックとを効率的に結合する。
【解決手段】複数のノードを有するコンピュータシステムにおける使用のためのリモートデータのメモリアクセス方法であって、複数のノードのそれぞれは、それぞれのメモリと、あるノードにより使用されるメモリから別のノードにより使用されるメモリにユーザデータを転送することで実行されるノード間のリモートデータメモリアクセスとを使用する。当該方法は、サブユニットレベルでユーザデータのメモリの正確性の情報を保持するステップ、それぞれのサブユニットのメモリの正確性の情報に依存して、転送のためにユーザデータのサブユニットを選択するステップ、及び選択されたサブユニットを選択的に転送するステップを含む。当該方法は、ユーザデータの選択されたサブユニットに加えて、ユーザデータの少なくとも選択されたサブユニットのメモリの正確性の情報を転送するステップを含む。メモリの正確性の情報は、転送前に圧縮される場合がある。 （もっと読む）

【課題】自装置の運用定義を使用してテスト検証を行うことが可能なデータ処理装置及びコンピュータプログラムの提供。
【解決手段】検証開始指示が与えられた場合（Ｓ１１：ＹＥＳ）、または定義情報の更新があった場合（Ｓ１２：ＹＥＳ）、データソースから入力されたデータの収集を行い（Ｓ１３）、収集したデータについてデータの絞り込み処理を行う（Ｓ１４）。データの絞り込み処理では、装置の運用を定義する定義情報に従って、処理対象となるレコード及び項目等を抽出することにより、検証に用いるデータ数の削減を行う。次いで、絞り込んだデータを用いて運用の検証を行う（Ｓ１５）。運用検証処理では、データの仮想的な転送先を装置内に設け、この仮想転送先にデータを出力し、出力データと比較することにより運用の検証を行う。 （もっと読む）

【課題】ＲＯＭエミュレータによるプログラムのデバッグでは、専用のコネクタをＣＰＵが実装された基板に設ける必要ある。このコネクタを追加することにより、配線抵抗が上昇し、メモリのアクセスタイミングを悪化させる。そこで、メモリ間のアクセスタイミングに影響を与えずに、プログラムのデバッグを実現する半導体集積回路を提供する。
【解決手段】半導体集積回路は、メモリに対するアクセスを制御するメモリコントローラと、メモリコントローラの端子と外部端子の間に配置されるバウンダリスキャン回路と、バウンダリスキャン回路の動作モードを決定するモード信号の出力が可能なＪＴＡＧインターフェイスと、プログラムのデバッグ時に、モード信号に基づいて、メモリコントローラのリードアクセスを許可する制御信号を、バウンダリスキャン回路を介して、メモリコントローラに発行するタイミング制御回路と、を備える。 （もっと読む）

【課題】回路装置の端子数を増加させることなく、豊富なモニタ情報を出力させる。
【解決手段】単一又は複数の機能部（機能ブロック３１、３２、３３、３４）と、端子（５４、６４、７４）を備える。端子（５４、６４、７４）は前記機能部の出力信号及びモニタ信号の出力に共用される。出力手段（データ生成部３８１４）は、第１の動作モード（通常モード）又は第２の動作モード（評価・デバッグモード）に切り替えられ、前記第１の動作モードでは前記端子に前記出力信号を出力し、前記第２の動作モードでは前記端子に前記モニタ信号のみ又は前記出力信号及び前記モニタ信号の双方を出力する。 （もっと読む）

【課題】デバッグ効率を向上させるデバッグ装置、デバッグ方法を提供する。
【解決手段】デバッグ装置は、命令実行部（３２）と、レジスタ（２４）と、トレースメモリ（２２）と、バス制御部（３８）とを具備する。命令実行部（３２）は、プログラムコードを実行してアクセスするアドレスをバス（ＩＢＵＳ／ＰＢＵＳ）に出力する。このプログラムコードはデバッグに使用される専用のデバッグコードを含み、命令実行部（３２）はデバッグコードを実行していることを示す制御信号（ダミーリード実行信号）を出力する。レジスタ（２４）は、ホスト装置（１０）によって設定されるアドレスを保持する。トレースメモリ（２２）は、バス（ＰＢＵＳ）の状態を示すデータを蓄積する。バス制御部（３８）は、制御信号（ＤＳＴＢ）がアクティブのときに、レジスタ（２４）に設定されるアドレスを命令実行部（３２）が出力するアドレスの代わりに前記バスに出力する。 （もっと読む）

【課題】デバッグ端子部を介してのリバースエンジニアリングを防止できるようにする。
【解決手段】デバッグ端子部制御回路３は、ＣＰＵ４で実行されたデバッグ用プログラムＰ１の中から有効化ルーチンＲ１を抽出し、該抽出した有効化ルーチンＲ１に基づいて、デバッグ端子部２で受信されるデバッグ入力信号Ｓ４をＣＰＵ４に入力するようにデバッグ端子部２を制御する。これにより、外部メモリ７ａにデバッグ用プログラムＰ１が記憶されているときには、デバッグ端子部２が有効になってデバッグ入力信号Ｓ４がＣＰＵ４
に入力されるが、外部メモリ７ａにデバッグ用プログラムＰ１が記憶されていないときには、デバッグ端子部２が無効になってデバッグ入力信号Ｓ４がＣＰＵ４に入力されない。この結果、出荷時にデバッグ端子部２を無効化することにより、デバッグ端子部２を介してのリバースエンジニアリングを防止できる。 （もっと読む）

【課題】最適化オブジェクトを逆コンパイルすることなく、デバッグ時にソースコード上でデバッグできるとともに、コンパイル及びダウンロード時間を必要最小限とすることができるデバッグ方法を提供する。
【解決手段】プログラムを機械語オブジェクトに変換するコンパイラを有する支援装置を備え、該コンパイラは最適化機械語オブジェクトとデバッグ可能な機械語オブジェクトとを生成可能に構成され、通常時に前記最適化機械語オブジェクトだけをコンパイルしてターゲットにダウンロードし、当該ターゲットで最適化機械語オブジェクトを実行し、デバッグ時に前記コンパイラでデバッグ可能な機械語オブジェクトをコンパイルして前記ターゲットにダウンロードし、デバッグを実施する。 （もっと読む）

【課題】機器に必要な機能の維持と小型化、低コスト化とを両立させる。
【解決手段】制御部は、外部から音声信号を入力するための音声入力ポートと、デバッグのための通信処理に用いられるデバッグ通信用ポートとを有し、機器側接続端子は、信号線を介して音声入力ポートとデバッグ通信用ポートとのそれぞれと接続しており、制御部は、機器側接続端子に外部側接続端子が接続されたと判定した場合に、信号線における信号を検出することにより音声入力のための外部側接続端子が接続されたか上記通信処理のための外部側接続端子が接続されたかを判定し、音声入力のための外部側接続端子が接続されたと判定した場合には機器側接続端子および音声入力ポートを介して音声入力を受け、上記通信処理のための外部側接続端子が接続されたと判定した場合には機器側接続端子およびデバッグ通信用ポートを介して上記通信処理を実行する構成とした。 （もっと読む）

【課題】試験仕様書、試験の実施、試験結果およびマニュアル作成までの工程を一元化し、システム設計者の負担を軽減し、かつ、信頼性の高いシステムを実現することのできるシステムテスト装置を得る。
【解決手段】画面構成部品の位置、表示内容、動的または静的識別子の一部か複数または全部で入力対象または出力対象が確定される。前記画面構成部品の種類によって入力情報または出力情報が確定される。前記入力対象または出力対象と前記入力情報または出力情報を試験項目の操作または検証の順番に従ってビジュアル的に編集していく事によって試験仕様書およびマニュアルを作成することができ、編集された試験仕様書を元に自動試験が実行でき、試験結果として試験項目毎に対応してエビデンスを取得し出力する （もっと読む）

【課題】制御装置が実際に信号を送受信する機器や周辺装置で実行される処理と同様の処理を容易にシミュレーションする。
【解決手段】制御装置２０と接続される複数の機器及び複数の周辺装置毎に、指令信号と、当該指令信号を受信した場合に送信する応答信号とが関連付けられる複数のシナリオＳ１〜Ｓ４を記憶する記憶装置１２ａ，１２ｂと、制御信号が送信した指令信号を受信すると、記憶装置から当該指令信号を含むシナリオを読み出す読出手段１１３，１１７と、該当するシナリオが読み出されると、シナリオから指令信号に関連付けられる応答信号を抽出する抽出手段１１４，１１８と、応答信号が抽出されると、当該応答信号を制御装置２０に送信する送信手段１１５，１１９とを備える。 （もっと読む）

【課題】 一度プログラマブルコントローラに書込まれた制御プログラムの変更をすることなく、トレースの実行/未実行を切替え可能なプログラマブルコントローラを得る。
【解決手段】
コンパイルされた制御プログラムを記憶する記憶手段と、前記制御プログラムを実行する制御プログラム実行手段と、前記制御プログラムを構成する各命令の実行時に、当該命令のトレースを、命令コード内に設けられたフラグに基づいて実行するトレース実行手段と、外部からの指示に基づいて、前記フラグを差し替える差替手段と、を備える。 （もっと読む）

【課題】エラーが発生する可能性があるときだけデバッグ機能をオンにして詳細ログを記憶する画像形成装置を提供する。
【解決手段】画像形成のジョブを実行可能な画像処理部と、ジョブの実行に伴ってエラーが発生したとき、ジョブ種別とパラメータを含むジョブログを記憶するジョブログ記憶部と、画像処理部に対してジョブ要求があったときに、エラー発生時と同じ条件のジョブ要求か否かを記憶したジョブログをもとに判断し、条件が一致したときにデバッグ機能を有効にし、要求されたジョブの実行に伴ってエラーが再現されるか否かを判断する制御部と、エラーが再現されたときにデバッグ用の情報を記憶するデバッグ情報記憶部と、を具備する。 （もっと読む）

【課題】効率的にタイムスタンプを生成することを目的とする。
【解決手段】本発明は、データ処理の分野に関し、特に、データ処理装置または処理のトレーシングの特徴がデータ処理装置によって実行されている間に、タイムスタンプを生成するための方法、装置１およびトレースモジュール１２に関する。所定の事象が発生する場合、タイムスタンプリクエストが保留になっていることを示すように、タイムスタンプリクエストフラグ１８が設定される。後続のトレースパケットの生成時において、タイムスタンプリクエストフラグは、タイムスタンプリクエストが保留になっていることを示すかどうかが判定され、リクエストが保留になっている場合には、後続のトレースパケットに対応するタイムスタンプが生成され、いかなる保留になっているタイムスタンプリクエストも存在しないことを示すために、タイムスタンプリクエストフラグが設定される。 （もっと読む）

【課題】ＣＰＵを停止せずにウォッチドッグタイマの検査を行うとともに、ウォッチドッグタイマからＣＰＵに対する異常通知ラインの検査を行うこと。
【解決手段】ＣＰＵ１１と、ＣＰＵ１１から、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、ＣＰＵ１１に対して、ＣＰＵ１１の異常を通知する異常通知を出力するウォッチドッグタイマ２０と、を具備し、ＣＰＵ１１に通常のプログラム処理を実行させる期間である通常期間と、ＣＰＵ１１の通常のプログラム処理に支障を来たさない期間であるテスト期間とを有し、ＣＰＵ１１は、テスト期間において、ウォッチドッグタイマ２０から異常通知を出力させるべくウォッチドッグタイマ２０にテスト信号を出力し、ウォッチドッグタイマ２０から異常通知が取得できない場合にウォッチドッグタイマ２０の異常を検出する。 （もっと読む）

【課題】プログラムデバッグの容易化又はプログラムデバッグの低コスト化を実現する。
【解決手段】同一構成となる複数のＣＰＵブロック（ＣＰＵＢＫ［０］，ＣＰＵＢＫ［１］，…，ＣＰＵＢＫ［ｎ−１］，ＣＰＵＢＫ［ｎ］）５００ａを設け、モード設定レジスタ（ＭＲＥＧ）２１０によってＣＰＵＢＫ［０］，ＣＰＵＢＫ［ｎ−１］をプログラム実行用モードで動作させ、ＣＰＵＢＫ［１］，ＣＰＵＢＫ［ｎ］をデバッグ実行用モードで動作させる。ＣＰＵＢＫ［０］，ＣＰＵＢＫ［ｎ−１］からのデバッグ情報は、それぞれ、デバッグ情報記憶装置アクセスコントローラ（ＤＩＭＡＣ）２２０を介して出力され、ＣＰＵＢＫ［１］，ＣＰＵＢＫ［ｎ］のＤＩＭＡＣを介して収集される。ＣＰＵＢＫ［１］，ＣＰＵＢＫ［ｎ］のＤＩＭＡＣは、リング接続に伴う通信径路を持ち、互いにデバッグ情報等の送受信が可能となっている。 （もっと読む）