【課題】ＣＰＵのアクセス内容をトレースすることを可能とし、障害解析を容易に行うことができるようにしたＣＰＵアクセス分析機能を有するデバイスを得る。
【解決手段】ＣＰＵ１１０によってアクセスされたアドレスに基づいて、アクセス先がどこであるかを判定するデコード回路１１１と、ＣＰＵがアクセスした内容を分析するアクセス分析回路１１７と、アクセス分析結果を出力するログ受送信ＤＭＡ１２０とを備える。アクセス分析回路は、アクセス分析結果の保存先として、デバイスに内蔵される内部ＲＡＭ１１９、外付けＲＡＭ１１、ＩＯデバイス１４の何れかを選択可能である。 （もっと読む）

【課題】 通信インフラ装置において、サービスを停止させることなく、一時的に監視状態を強化するなどの柔軟性を有することができ、保守性を高めることができるようにする。
【解決手段】 ログ情報を蓄積する外部メモリ１０４を接続するための外部メモリインターフェース２０５を備え、外部メモリ１０４が接続されているか否かを検出する外部メモリ検出部２０６と、内部に備えつけられる内部メモリ２０２とを備える通信インフラ装置用のボードにおいて、ログ情報を外部メモリ１０４に転送し蓄積するメモリデータ転送部２０７を備えており、ここで；内部メモリ２０２にログ情報が書き込まれている場合、外部メモリ検出部２０６は外部メモリ１０４が接続されているか否かを検出し、外部メモリ１０４が接続されている場合、メモリデータ転送部２０７はログ情報を外部メモリ１０４に転送する。 （もっと読む）

【課題】簡易な構成で機器の状態に関する情報を取得することが可能な情報管理システム、端末およびサーバを得ること。
【解決手段】機器データを外部機器４から受信する通信ＩＦ部５２と、外部機器４の状態値を含む実オブジェクトを生成するとともに、仮想オブジェクトを生成するための実オブジェクト情報を生成する実オブジェクト生成部５３と、を有するネットワーク５上の端末１と、実オブジェクト生成部５３で生成された実オブジェクト情報を記憶するデータベース３０を有するネットワーク５上のオブジェクトディレクトリサーバ３と、データベース３０の実オブジェクト情報に基づいて仮想オブジェクトを生成する仮想オブジェクト生成部６３を有するネットワーク５上のサーバ２と、を備える情報管理システムであって、サーバ２は、仮想オブジェクトによって実オブジェクトから外部機器４の状態値を受信する。 （もっと読む）

【課題】 バスを外部に開放できない端子数の少ないものにおいても、ユーザの作成したソフトウェア実行時の動作を解析することができるようにする。
【解決手段】 テストモードでは、ＣＰＵ１０が、テストＲＯＭ１２に記憶されたテストプログラムに基づいて外部機器から任意のプログラムをＲＡＭ１１に転送し、このプログラムを実行することでレジスタ情報を外部機器１６に出力することができる。解析モードでは、ＣＰＵ１０が１ステップ毎にプログラムを実行した結果レジスタ情報がどのように変化しているのかを外部機器１６により解析する。そして、入出力汎用ポートＰＢ４〜Ｐｂ０を通じて外部機器１６に出力される。 （もっと読む）

複数の埋め込まれたメモリを有する集積回路においてデータトレースを実行するための技術が記載される。集積回路内のトレースモジュールは、複数のメモリのメモリアクセスのためのトレースデータのパケットを形成する。トレースモジュールは、複数のデータキャプチャ装置（メモリ毎に１つ）とトレースストリーム発生器を含む。各データキャプチャ装置は、レジスタ、比較器、アドレス圧縮器、データ圧縮器およびパケット化器を含む。レジスタは関連するメモリの従前のメモリアクセスのためのアドレスを記憶する。比較器は、現在のメモリアクセスのためのアドレスをレジスタに記憶されたアドレスと比較する。アドレス圧縮器とデータ圧縮器は、現在のメモリアクセスのために、それぞれアドレスとデータの圧縮を実行する。パケット化器は、現在のメモリアクセスのためのトレースデータのパケットを形成する。トレースストリーム発生器は、すべてのデータキャプチャ装置からのトレースデータパケットを含むストリームを発生する。
（もっと読む）

本発明は、外部のデバッギング装置にアプリケーションプログラムに関するトレース情報を提供する処理装置と、トレーシングシステムと、トレーシング方法に関する。トレースプロセッサ４０は、トレーシングに関するタスクをメインプロセッサ１０から取り除くために設けられる。メインプロセッサは、第１ポートを介してトレースメモリ３０にトレース情報を蓄積する一方、第２ポートを介して蓄積されたトレース情報を読み出す。それによって、十分なトレース情報が、メインプロセッサの性能に影響を与えることなく利用可能となり得る。
（もっと読む）

少なくとも１つのＣＰＵ（１）と、少なくとも１つのＣＰＵバス（２）と、少なくとも１つのメモリ（３）とを含む埋込式システム（９）のための分析装置が記載されている。この装置は、制御ラインのほかに、少なくとも１つのデータライングループを含むテストインタフェース（５）を介して分析データを入力又は出力するための１つの通信モジュール（４）を有する。データワード及びアドレスワードは、交互に又はその他の順序でテストインタフェースを介して伝送される。これによって、ＣＰＵのクロックサイクルの使用を削減したエラー検知の長所が得られる。
（もっと読む）