【課題】 データ処理の領域を分割して複数のプロセッサに並列処理させる際に、分割の最小単位を小さくする。
【解決手段】 データ処理装置が、第一のデータ処理を複数のプロセッサに並列処理させ、並列処理されたデータを記憶部に格納する際に、複数のプロセッサのデータキャッシュのサイズに基づいて記憶部のアドレスを変換して格納する。そして、記憶部に格納されたデータを読み出し、読み出したデータに対して第二のデータ処理を行う。 （もっと読む）

【課題】 この発明は、サイクリックメモリに書き込まれた新しい情報を、速やかに送信できるサイクリック通信同期方式を提供することである。
【解決手段】 この発明のサイクリック通信同期方式は、ネットワークを介して接続されている複数の端末間で仮想的に共有するメモリ空間を設け、それぞれの端末が予め書き込む位置を決定しておき、その領域のデータを定周期で他の端末に送信することによりネットワーク全体で共有メモリを実現するサイクリック通信同期方式であって、各端末１０１は、共有メモリの自端末領域２０１を分割した単位毎にアドレスを指定してデータを読み込みネットワークへ送信するデータ送信部２００と、分割した単位毎にアドレスを指定し、該アドレスが読み込みアドレスと不一致の時にバッファメモリ４００のデータを共有メモリに書き込み、該アドレスが読み込みアドレスと一致した時は書き込まない更新手段とを備えるものである。 （もっと読む）

【課題】第２のプロセッサに関連付けられたメモリに第１のプロセッサがアクセスすることを可能にするための方法を提供すること。
【解決手段】この方法は、第１のプロセッサから、ＮＵＭＡデバイスのためのＭＭＩＯアパーチャを含む第１のアドレスマップを受け取るステップと、第２のプロセッサから、ハードウェアデバイスのためのＭＭＩＯアパーチャを含む第２のアドレスマップを受け取るステップと、第１のアドレスマップと第２のアドレスマップを組み合わせることによってグローバルアドレスマップを生成するステップと、第１のプロセッサからＮＵＭＡデバイスに送られたアクセス要求を受け取るステップと、第１のアクセス要求と変換テーブルとに基づいて、メモリアクセス要求を生成するステップと、グローバルアドレスマップに基づいて、メモリアクセス要求をメモリにルーティングするステップとを含む。 （もっと読む）

【課題】コンピュータシステム内に含まれる他のプロセッサとの競合を引き起こすことなしにハードウェアデバイスに対する、プロセッサによるアクセスを可能とする方法をていきょうすること。
【解決手段】この方法は、第１のプロセッサから第１のアドレスマップを、また第２のプロセッサから第２のアドレスマップを受け取るステップであり、各アドレスマップは、プロセッサがアクセスするように構成されているハードウェアデバイスのセットのためのメモリマップド入出力アパーチャを含む、ステップと、第１と第２のアドレスマップを組み合わせることによってグローバルアドレスマップを生成するステップと、第１のプロセッサから第１のアクセス要求を受けるステップと、グローバルアドレスマップ内に含まれるアドレスマッピングに基づきハードウェアデバイスに第１のアクセス要求をルーティングするステップとを含む。 （もっと読む）

【課題】第１制御部と第２制御部とによるコヒーレンシをより容易且つ確実に実現する。
【解決手段】マルチプロセッサシステム３０は、リクエストの出力先としてＤＭＡコントローラ３５が予め対応付けられているＤＭＡメッセージボックス３７を備えており、このＤＭＡメッセージボックス３７へのリクエストをメインプロセッサ３１からブリッジ３２が入力すると、メモリ３４に対する先のリクエストのＡｃｋ信号を入力したあとリクエストをＤＭＡメッセージボックス３７へ出力し、このリクエストをＤＭＡメッセージボックス３７が対応付けられたＤＭＡコントローラ３５へ出力する。このように、複数あるプロセッサのうち、ＤＭＡコントローラ３５へのリクエストは、先のリクエスト、例えばメモリ３４へのデータの書込などが完了した回答を得たあとに出力される。 （もっと読む）

【課題】プロセッサ間通信の高速化が可能なプロセッサ間通信システムを提供する。
【解決手段】プロセッサ間通信システムは、複数のプロセッサと、複数のプロセッサのいずれかからマルチキャストパケットを受信するとそのパケットを複数のプロセッサのうちそのパケットに宛先として指定された複数のプロセッサに転送する転送装置を含む。各プロセッサは、記憶手段、記憶手段内の基準書込み位置を示す位置情報を保持する保持手段、基準書込み位置を基準にして自プロセッサ用に予め設定された書込み領域を表した調整値とデータが記載されたマルチキャストパケットを転送装置に送信する送信手段、および、送信されたマルチキャストパケットを転送装置を介して受信すると、そのパケットに記載された調整値と保持手段内の位置情報とに基づいて記憶手段における書込み位置を決定しその書込み位置にパケットに記載されたデータを格納する受信手段を含む。 （もっと読む）

【課題】ＮＵＭＡ構成を持つ情報処理装置におけるメモリアクセスコストの削減を実現する。
【解決手段】共有メモリ型マルチプロセッサシステムのアーキテクチャであるＮＵＭＡ構成を持つ情報処理装置において、デバイスが接続されたノード内のシステムバス上のメモリを、デバイスのアクセスメモリとし、さらに、デバイスの接続されたシステムバス上のプロセッサを、デバイスドライバの設定プロセッサとする。本構成により、デバイス、プロセッサ、デバイスとプロセッサのアクセスメモリが同一のシステムバスに設定され、デバイス利用処理におけるメモリアクセスを１つのシステムバスを介して実行可能となり、メモリアクセスコストの削減が実現する。 （もっと読む）

【課題】コンピュータシステムを構成するＣＰＵや記憶装置などを異なる物理パーティションに割り当て、限られたリソースを効率良く利用する。
【解決手段】ネットワークを介して相互に接続されるＣＰＵと記憶装置が複数の物理パーティションに割り当てられ得るシステムにおいて、ＣＰＵとネットワークの間に、物理パーティションの分割を制御するパーティション制御装置を配置する。パーティション制御装置は、ＣＰＵ又は記憶装置が何れの物理パーティションに属するかを管理するパーティション番号マッピングテーブルと、ＣＰＵからのメモリアクセス要求に含まれるシステムアドレスをデコードして、要求中のシステムアドレスがアドレッシングされている記憶装置を特定するアドレスデコーダと、要求元を示す情報にパーティション制御装置を識別するＩＤを関係付け、システムアドレスを記憶装置内のアドレスに変換するメモリアクセス要求変換部とを有する。 （もっと読む）

【課題】負荷分散のためＣＰＵ間でタスクを移行する場合の演算性能の低下を回避する。
【解決手段】マイクロコンピュータ（１）は、第１ＣＰＵ（１０）と、第１バス（７０）と、第１メモリ（５０）と、第２ＣＰＵ（２０）と、第２バス（８０）と、第２メモリ（６０）とを含む。上記第１メモリ及び上記第２メモリは、それぞれ対応する上記第１ＣＰＵ及び上記第２ＣＰＵによって個別的に管理されるアドレス空間に配置される。そして、上記第１メモリ内にデータ領域を持つようにプログラムされたタスクが上記２メモリに転送されて上記第２ＣＰＵで実行される場合、上記タスクによる上記第１メモリへのアクセスが上記第２メモリへのアクセスとなるように、上記第２ＣＰＵから出力されたアドレスを変換するためのアドレス変換回路（１６０）を設ける。アクセスサイクル数を削減して、負荷分散のためＣＰＵ間でタスクを移行する場合の演算性能の低下を回避する。 （もっと読む）

【課題】マルチＣＰＵ装置及びそのブート処理方法に関し、汎用性の高いマルチＣＰＵ構成のブート方式を可変にし、安価で汎用性の高いブート処理を可能にする。
【解決手段】ＣＰＵ１１，１２の起動順序を含むＣＰＵのブート方式の情報をブートパターンとして複数種類ブートパターンテーブルに格納し、ブート方式切替え設定部１５により１つのブートパターンを選択してブート方式制御部１４に設定し、ＣＰＵバス制御部１３は該ブートパターンにより指定される起動順序で、ブートプログラムを不揮発性メモリ１８から読み出すバスアクセス権をＣＰＵに与える。アドレス変換部１７はＣＰＵから出力されるアドレス信号をブートパターンに従って不揮発性メモリのブートプログラム格納領域のアドレス信号に変換する。データ幅変換部１６は不揮発性メモリから読み出したデータ信号をブートパターンに従うデータバス幅に変換してＣＰＵ１１，１２に出力する。 （もっと読む）

【課題】ノード間で共有する分散共有メモリに効率的に領域を割り当てるとともに、割り当て時の効率を維持しながら割り当て解除を行う。
【解決手段】ノード番地対応手段１−Ｂは、メモリ番地をノード番地に変換する手段と、メモリ番地とノード番地とが対応付けられたテーブルとを備えているか、或いは、メモリ番地とノード番地を対応付ける演算に相当する手段を備えており、このテーブルを検索するか、あるいは、メモリ番地のシフトや、一部のマスク、あるいは演算といった所定の規則に基づいてメモリ番地をノード番地に変換する。ノード番地対応手段１−Ｂは、ローカルメモリ上に、分散共有メモリ１−Ｃ用に割り当てられたメモリ領域の一部または全部を、分散共有メモリ１−Ｃとしての割当を解除する場合、分散共有メモリ１−Ｃの領域内の初期的割り当てとは異なる番地にある領域を、先に割り当て解除することにより、ローカルメモリ領域の使用効率を高める。 （もっと読む）

【課題】シングルプロセッサ用のソフトウェアを使用可能なアドレス変換装置及びプロセッサシステムを提供すること。
【解決手段】第１アドレスＡ１を保持する第１アドレス保持部１１と、前記第１アドレスＡ１と異なる第２アドレスＡ２を保持する第２アドレス保持部１２と、前記第１アドレスＡ１のうち、変換対象となるビットの情報Ｂを保持する第１対象保持部１３と、第３アドレスＡ３と前記第１アドレスＡ１とを比較する比較部１５と、前記比較部において前記第３アドレスＡ３が前記第１アドレスＡ１に一致する場合に、前記第３アドレスＡ３において、前記第１対象保持部１３に保持される前記情報に相当するビットを、前記第２アドレスＡ２に一致するように変換して第４アドレスＡ４を得る変換部１６とを具備する。 （もっと読む）

【課題】 オーバヘッドが少なく、送信データ発生と並行した高速な通信が可能なノード間データ転送制御装置を提供する。
【解決手段】 分散共有メモリ１ａ−３−２領域は、ノード間通信路２に接続された全てのノード１ａ、１ｂでメモリ番地が同一である。ノード番地対応手段１ａ−６は、メモリ番地を入力されると、該メモリ番地を含むデータバッファ１ａ−３−２ａ〜ｎと対応づけられたノード番地を出力する。転送制御手段１ａ−５は、データバッファ１ａ−３−２ａ〜ｎに書込まれるデータと、該データが書込まれるメモリ番地とを取得し、該メモリ番地をノード番地対応手段１ａ−６に問い合わせてノード番地を取得し、前述のデータとメモリ番地を併せて、取得したノード番地に送信する。また、転送制御手段１ａ−５は、データを受信すると、該データからメモリ番地と受信データを抽出し、該メモリ番地の分散共有メモリ領域１ａ−３−２に、該受信データを書込む。 （もっと読む）

対称型マルチプロセッシング・フォルトトレラントコンピュータシステムは、対称型マルチプロセッシングコンピュータシステムにおいてメモリアクセスを制御する。これを行うために、仮想ページ構造が作成され、該仮想ページ構造は対称型マルチプロセッシングコンピュータシステム内のプロセッサに対して共有メモリへの物理ページアクセス権限を反映する。共有メモリへのアクセスは、仮想ページング構造内に反映された物理ページアクセス権限に基づいて制御されて、対称型マルチプロセッシングコンピュータシステム内のプロセッサ間で決定論的共有メモリアクセスを調整する。対称型マルチプロセッシング・フォルトトレラントコンピュータシステムは、複写又は連続再生を用いることができる。 （もっと読む）

【課題】 パーティション化可能コンピュータシステムにおいてパーティションにコンピュータ資源を割り振る改良された技法を提供する。
【解決手段】 本発明にかかるコンピュータシステムは、複数のパーティション（５０４ａ、５０４ｂ、７０４ａ、７０４ｂ）にパーティション化されたパーティション化可能コンピュータシステム（１００）であって、集積回路（１０４ａ、６０２）を備え、前記集積回路は、前記複数のパーティションの中の第１のパーティション（５０４ａ、７０４ａ）に割り振られた第１のハードウェア資源（２０６ａ、６２８ａ）と、前記複数のパーティションの中の前記第１のパーティション（５０４ａ、７０４ａ）と異なる前記複数のパーティションの中の第２のパーティション（５０４ｂ、７０４ｂ）に割り振られた第２のハードウェア資源（２０６ｂ、６２８ｂ）とを備える。 （もっと読む）