【課題】 テストプログラムの変更に伴って、汎用フォーマットデータの変更が行えるテスタシミュレーション装置及びテスタシミュレーション方法を実現することを目的にする。
【解決手段】 本発明は、ＤＵＴモデルと仮想テスタ手段とにより、テストプログラムに基づいて、シミュレーションを行うテスタシミュレーション装置に改良を加えたものである。本装置は、テストプログラムに基づいて、仮想テスタ手段に設定された設定値を、仮想テスタ手段から取得する設定値取得手段と、この設定値取得手段からの設定値を、テストプログラムに変換が容易に行える汎用フォーマットデータに変換する変換手段とを備えたことを特徴とする装置である。 （もっと読む）

【課題】 多くのバスモデルが接続され、それぞれのバスモデルが並列動作を行う場合に、最適な検証効率を実現することができる機能検証装置、テストベンチ、シミュレータプログラム及び記憶媒体を提供する。
【解決手段】 一のバスモデル１０４は、実際にモデル５０に対して動作した場合、動作したことを示す動作状態情報を他のバスモデル１０５に対して送って認識させ、当該動作状態情報を受け取った他のバスモデル１０５は、受け取った動作状態情報を基に動作機能を選択してモデル５０に対して動作する。これにより、多くのバスモデルが接続され、それぞれのバスモデルが並列動作を行う場合であっても、バスモデル間の動作制約を意識せずに検証することができるので、一定時間のWAIT動作そのものが必要なくなり、また並列動作による状態変動を気にせず、最適な検証効率を実現することができる。 （もっと読む）

【課題】 レーシング発生時のデバッグを容易に行うことができる論理シミュレータを得る。
【解決手段】 論理シミュレータ１０はハードウェア記述言語（ＨＤＬ）によって記述された論理回路モデルの動作をシミュレーションするものであって、ハードウェア記述言語からシミュレーションの実行に必要なデータを作成するＨＤＬ処理部１００と、データを用いてシミュレーションを実行するシミュレーション実行部１１０を備え、シミュレーション実行部１１０は、同一シミュレーション時刻におけるデルタ遅延付き代入処理を行うためのデルタサイクル数をカウントする。 （もっと読む）

一実施例において、電子システムのハードウェアの実行は、ＨＤＬ記述を実行可能な形態へのコンパイル、および、プロセッサ命令を実行することによって実現される。データフロー分離技術を適用することによって、いくつかの実施例において、システムの作動は、効率的な論理評価のため、複雑なプロセッサの命令セットに効果的にマッピングすることができる。実施例によっては、ＨＤＬ記述に内在する並列処理を活用するため、相互に連結したプロセッサの列が、配置される。 （もっと読む）

【課題】 回路設計に使用される不変性検査に関する欠点及び問題点を軽減又は解消すること。
【解決手段】 １以上の二分決定グラフ（ＢＤＤ）に対応するＦＳＭの１以上の第１ステップを実行する。初期状態及びエラー状態に対する状態空間を第１方向とは逆の第２方向で検索するために、ＦＳＭの１以上の第２ステップを実行し、状態空間を１以上の第１ステップによる第１方向で検索するために、ＦＳＭの１以上の第３ステップを実行する。 （もっと読む）

【課題】 ハードウェア記述言語により設計されたモデルに対する割り込みの検証を容易かつ高精度に行うことができる機能検証装置、テストベンチ、シミュレータプログラム及び記憶媒体を提供する。
【解決手段】 ハードウェア記述言語により設計されたモデル５０についての割り込みの確認テストを実施する時は、割り込み期待フラグ１０６をアサートした状態で、テストシナリオ１０２からバスモデル１０４に対して異常応答の要求を示す異常応答発生フラグ１０３を送信する。そして、モデル５０にバス接続されるＣＰＵバスモデル１０５でモデル５０からの割り込み信号を受信した場合、割り込み期待フラグ１０６がアサートされていれば期待通りの割り込みであることを認識し、意図通りの割り込み信号を受信したことを検証者に報知する。これにより、モデル５０に対する割り込みの検証を容易かつ高精度に行うことができる。 （もっと読む）

特に乗算器を備えることのできるデジタル回路を検証するための、デジタル回路（６）とその基準記述（５）との間の等価試験に関するものであり、まず、デジタル回路（６）内に実現される乗算器に対して、複数の所定の代替実現部（７）から、実現される代替実現部を決定し、この代替実現部を乗算機能の代わりに基準記述（５）に挿入する。次に、挿入によって改変された基準記述を用いて等価試験を実行する。このようにして、基準記述と検証対象であるデジタル回路との間の構造的な等価度を著しく高めることができ、これにより、検証方法の速度が全体的に早くなる。
（もっと読む）

【課題】ゲートレベルのシミュレーションで使用する検証モデルのサイズを低減する。
【解決手段】シミュレーションモデル作成部でゲートレベルの論理をシミュレータで実行可能な基本プリミティブに変換してシミュレーションモデルを作成する際に、縮退処理部２６で基本プリミティブを対象にディレイ段数に影響をあたえることのない削除可能なゲートを判定して削除する。縮退処理部２６は、複数の定数ゲートを１つにまとめる定数ゲート縮退部２８、ファンアウトなしバッファを削除するバッファ縮退部３０及び同一ファンインゲートを１つにまとめる同一ファンインゲート縮退部３２を備える。 （もっと読む）

本発明は百万ゲート以上のデジタルシステムに対する検証するためのシミュレーションの性能及び效率性を大きく向上させるシミュレーション基盤の検証装置及びこれを用いた設計検証方法に関する。また、百万ゲート以上のデジタルシステムに対し、正式検証、シミュレーション加速、ハードウェアエミュレーション、プロトタイピングをも用いて検証の性能と效率性を増加させるシミュレーション基盤の検証装置及びこれを用いた検証方法に関する。 （もっと読む）

【課題】メモリ・ビットを明示的にモデル化せずに、埋込みメモリ設計を処理するための、ＳＡＴベースのＢＭＣを強化する。
【解決手段】大きな埋込みメモリを有する設計の検証は、メモリの抽出（過度の近似）により通常処理される。このような抽象化は実際のバグの検出には有用ではない。現時点におけるＳＡＴベースのＢＭＣは、途方もなく増加した検索スペースの複雑さの故に、明示的なメモリ・モデリングを有する設計の取り扱いが不可能である。都合の良いことに、本発明による方法は、設計の分析を必要とせず、さらにマイナスとなる欠点を生成しないことを保証する。 （もっと読む）

フィールド・プログラマブル・ゲート・アレイ・デバイス（ＦＰＧＡ）などのリプログラマブル・デバイスを用いてソフトウェア・シミュレータの動作を高速化する方法及びシステムである。この方法及びシステムは、リプログラマブル・デバイスを用いて、特定用途向け集積回路（ＡＳＩＣ）のデジタル回路設計のエミュレーション及びプロトタイピングを行うようにしたものである。このシステムは、設計検証マネージャ・ソフトウェア・プログラムを備えており、このソフトウェア・プログラムは、クロック・ソースを探索するサブルーチン、クロック・ソースからクロック信号を受取っている同期要素を探索するサブルーチン、それに、クロック・ソースとかかる同期要素との間にエッジ検出回路を挿入するサブルーチンを含んでいる。この新規な方法は、基本クロックである設計クロックを、クロック・トリガ入力端子へ供給する替わりにクロック・イネーブル入力端子へ供給するようにし、また、その設計に含まれているその他全てのクロックに対して自動的に遅延させた新たなクロックを生成してクロック・トリガ入力端子へ供給することにより、クロック・タイミングに関する問題を解消できるようにしたものである。このシステムは、自動的なリターゲッティングによってＡＳＩＣ設計をリプログラマブル・デバイスに変換する際に、その変換後のリプログラマブル・デバイスが、ＡＳＩＣとＦＰＧＡとで互いにクロッキング・チェーンのタイミングが異なることから、複数のフリップフロップ及び複数のラッチを異なった時刻にトリガすることになるような場合に生じていた障害を解消するものである。
（もっと読む）

【課題】検証中のＬＳＩ回路の設計変更があるごとにリグレッションテストの必要性を判断し、必要なら実行可能とする。
【解決手段】データ管理装置１で、入力設計データ１１、テストベンチ１２を登録済みデータとの差分チェックを行いながらデータベース１３に登録し、検証内容に応じたデータをシミュレーション装置２へ送る。差分チェックにおいて入力設計データに差分があると、シミュレーション装置で実行中（予約中）のリグレッションテストがあるか問合せ、ある場合は、利用者の確認を得てから中止させる。ない場合及び中止後は、利用者の確認を得てから最新の設計データに関連するテストベンチをデータベースより読み出し最新の設計データと組にしてシミュレーション装置へ送出する。 （もっと読む）

【課題】 データをフレキシブルに利用しうる状態で格納した集積回路装置の設計用データベース及びこれを利用した集積回路装置の設計方法を提供する。
【解決手段】 設計データの格納層であるＶＣＤＢ１００（ＶＣデータベース）と、制御システムであるＶＣＤＢＭＳ２００（ＶＣＤＢマネージメントシステム）とを備えている。ＶＣＤＢ１００には、ＶＣクラスタ３００と、テストベクタクラスタ３０４と、目的別機能検証モデル３２０とが含まれている。ＶＣＤＢ１００内には、共用テストクラスタ４１０と周辺モデルクラスタ４２０とを含むシステム検証用データベース４０２が配置されている。ＶＣＤＢＭＳ２００内には、テストシナリオ，目的別機能検証モデル，システム検証モデルなどの生成を行なう機能検証支援手段５００や、ＶＣインターフェース合成手段７００などが配設されている。 （もっと読む）