【課題】ハードウェアとソフトウェアの協調動作のデバッグを効率的に行うこと。
【解決手段】シミュレーション装置１００は、ソフトウェア１０１の実行中に、ハードウェアモデル１０２にアクセスする特定の関数が実行される場合、論理シミュレータ１０３側となるＣ−ＳＶインターフェース１０４にて特定の関数の関数名を取得する。次に、Ｃ−ＳＶインターフェース１０４は、関数名を記憶領域に格納する。また、論理シミュレータ１０３も、ハードウェアモデル１０２のシミュレーションの結果を記憶領域に格納する。波形ビューワ１１１は、記憶領域に格納されたシミュレーションの結果と関数名とを、時系列で対応付けて表示する。 （もっと読む）

【課題】開発期間や開発コストを低減することができる、半導体集積回路の機能検証装置、及び半導体集積回路の機能検証方法を提供する。
【解決手段】テストシナリオ３１に従いスティミュラスを生成するスティミュラス生成部３２１と、論理回路３２２から得られる出力値と期待値とを比較して一致するか否かを判定する結果判定部３２３と、出力値と期待値が不一致であると判定された場合に不一致情報をＦａｉｌログ３４として出力するＦａｉｌログ生成部３２６と、論理回路３２２内の全ての信号・レジスタ・記憶素子の値を論理回路状態情報として論理回路状態情報記憶部３３に保存させる状態ダンプ部３２４と、出力値と期待値が不一致であると判定された場合に論理回路状態情報記憶部３３に保存されている論理回路状態情報を論理回路３２２にロードさせる状態ロード部３２５と、を備えていることを特徴とする。 （もっと読む）

【課題】 初期導入コストを安く抑えたハードウェアエミュレータを提供し、ハードウェアモデルとハードウェアエミュレータとを容易に接続する技術を提供することを目的とする。
【解決手段】 オープンソースソフトウェアを利用したハードウェア・ソフトウェア協調検証方法であって、オープンソースソフトウェアであるＱｅｍｕを改変することにより、Ｑｅｍｕとハードウェアモデルの接続するＴＬＭインターフェースを介して、ハードウェアモデルに対してデータＩ／Ｏを行う手段と、ハードウェアモデルをＱｅｍｕ上でエミュレートしているＰＣＩバスに接続されているＰＣＩデバイスとして見せる手段と、ＳｙｓｔｅｍＣシミュレータからＱｅｍｕを起動する手段とを備えたオープンソースソフトウェアのＰＣエミュレータを実現する。 （もっと読む）

【課題】スキャンテスト設計が施された機能ブロックと付加回路とを含む論理回路全体を故障診断を可能とし、診断処理時間を大幅に短縮可能とする装置、方法の提供。
【解決手段】論理回路内のスキャンフリップフロップで構成されるスキャンチェーンの構成情報、論理回路の設計情報を入力データ１として入力し、論理回路においてパラレル領域以外の回路部をシリアル領域として抽出することで、前記論理回路を前記パラレル領域とシリアル領域に分割する回路分割手段２と、正常回路における論理値を期待値として求める期待値計算手段３と、テストパタンに対する論理回路のテスト出力を入力データ１として入力し、テスト出力および、シリアル領域とパラレル領域の期待値を用いて、パラレル領域およびシリアル領域を故障診断し、出力部に出力する故障診断手段４とを備える。 （もっと読む）

【課題】機能ＩＰの精度の高いシミュレーションを実現することが可能なシミュレーション装置を提供すること。
【解決手段】シミュレーション装置は、ユーザプログラム７を実行することによって機能ＩＰを制御するＣＰＵ０（３１）と、シミュレータプログラム６を実行することによって機能ＩＰをシミュレートするＣＰＵ１（３２）と、ＣＰＵ０（３１）およびＣＰＵ１（３２）によってアクセスされる共有メモリ３３とを含む。共有メモリ３３には、機能ＩＰの内蔵レジスタに相当する内蔵レジスタ領域がマッピングされており、ＣＰＵ０（３１）は、内蔵レジスタ領域にデータを書き込むことによってＣＰＵ１（３２）によるシミュレーションを制御する。ＣＰＵ１（３２）は、内蔵レジスタ領域に書き込まれたデータに応じて機能ＩＰのシミュレーションを実行する。したがって、機能ＩＰの精度の高いシミュレーションを実現することが可能となる。 （もっと読む）

【課題】プロセッサ検証時におけるパイプラインステージの検証すべき処理状態の生成に係る制御を自動化したプロセッサ検証プログラムを提供することにある。
【解決手段】 プロセッサの検証処理をコンピューターに実行させるコンピューター読み取り可能なプロセッサ検証プログラムにおいて、検証処理は、テスト命令列内の命令がパイプラインステージそれぞれで処理中か否かを示しパイプラインステージの検証すべき処理状態を規定するパイプラインステージ組合せパターンを参照し、テスト命令列の命令を実行するとき、パイプラインステージそれぞれで命令が処理中か否かを示すステータス情報に基づいてインターロック信号をパイプラインステージに供給することにより、パイプラインステージの命令の処理状態をパイプラインステージ組合せパターンと一致させるタイミング生成工程を有する。 （もっと読む）

【課題】実チップの遅延試験の際に信号が伝播した活性化パスを高速に抽出する。
【解決手段】遅延試験の際のテストパターンと実チップのネットリストとに基づき遅延試験のシミュレーションを行なうことにより遅延試験の際に信号値が変化した信号値変化ピンを特定するシミュレーション部１１と、このシミュレーション部１１によって特定された信号値変化ピンと実チップのネットリストとに基づき信号値変化ピンを辿ることにより活性化パスのトレースを行なうパストレース部１２とがそなえられる。 （もっと読む）

【課題】簡易な構成で論理回路を用いたシステムを停止させることなく論理回路の試験を行なう回路試験装置を得ること。
【解決手段】システムの動作の一部を実行する試験対象部と同じ機能を有した論理回路をＦＰＧＡを用いて再構成する試験対象機能代替部１１を備え、試験対象入力選択部１５は、試験対象部１０の試験が行なわれる際には試験データ準備部１６からの試験情報を選択して試験対象部１０に出力し、且つ試験対象部がシステムの動作の一部を実行する際にはシステム前段Ｐ１からの入力情報を選択して試験対象部１０に出力し、有効回路選択部１４は、試験対象部の試験が行なわれる際には再構成後の試験対象機能代替部１１による処理結果を選択してシステム後段Ｑ１側へ出力し、且つ試験対象部１０がシステムの動作の一部を実行する際には試験対象部１０による処理結果を選択してシステム後段Ｑ１側へ出力する。 （もっと読む）

【課題】 アプリケーションを実行するプロセッサーの性能を評価したりあるいはそのプロセッサーで最適に実行可能なアプリケーションを作成するために使用されるプロセッサーのシミュレーション技術が開示される。
【解決手段】 いくつかの機能ユニットを含んでいる再構成可能プロセッサーのシミュレーション装置はオペランドを生成する機能ユニットとそのオペランドを消耗する機能ユニットの間のルーティング経路をキューで表現してプロセッサーをモデリングする。これらのキューのサイジュは機能ユニットの間のルーティングのディレーに関する情報とスケジューラーから受信したモジューロスケジューリングによる循環ループのステージ情報をもとに決定される。各ルーティングキューの動作に関するホスト向バイナリコードを保存するモデリングコードDBを備えており、バイナリファイルの代わりに対応するホスト向バイナリコードを実行してシミュレーションする。 （もっと読む）

【課題】半導体集積回路に対する高速な動作検証を実現し、且つ、その動作検証に関して柔軟性及び制御性を確保する。
【解決手段】回路動作検証システムは、計算機と、被テスト回路が構成されたプログラマブルロジックデバイスと、被テスト回路の動作検証を行うテストベンチ部と、を備える。テストベンチ部は、計算機がソフトウェアを実行することにより実現されるソフトウェア部と、被テスト回路と共にプログラマブルロジックデバイス上に構成されたハードウェア部と、を備える。ハードウェア部は、テストパタンを生成し、テストパタンを被テスト回路に入力することによって動作検証を行うハードウェア機能を有する。そのハードウェア機能は、制御パラメータを変えることによって制御可能である。ソフトウェア部は、制御パラメータを可変に設定する。 （もっと読む）

【課題】従来に比べて検証期間を短縮できる半導体集積回路設計方法を提供すること。
【解決手段】処理（ＳＴ１）では、半導体集積回路の設計仕様３１に対してハードウェア記述言語を用いてＲＴＬ（Ｒｅｇｉｓｔｏｒ Ｔｒａｎｓｆｅｒ Ｌｅｖｅｌ）で記述され、複数のレジスタを表すＲＴＬデータ３２を生成する。処理（ＳＴ２）では、検証用のデータの事象３４に従って、ＲＴＬデータ３２における複数のレジスタのうちのスキャン対象レジスタ群と、端子情報３５（ＳＩ、ＳＯ、ＭＤ）とを用いて、シフトレジスタ構成（ＳＩ、ＳＯ、ＭＤ）となるようにスキャン対象レジスタ群が接続された仮想スキャンチェーンを生成する。処理（ＳＴ３）では、検証用のテストパターン３３及び事象３４に従って、仮想スキャンチェーンに対するシミュレーションを実行する。その実行結果に問題がある場合（ＳＴ４−ＮＧ）、処理（ＳＴ１）を再度実行する。 （もっと読む）

【課題】 大規模な論理を複数のＦＰＧＡに搭載して、高速に検証をおこなう場合において、ＦＰＧＡ間に転送サイクル遅れのデータが存在しても、正しい論理動作を実現できる論理検証装置を提供する。
【解決手段】 パラレル−シリアル変換を用い、複数の信号線からの信号を1本の物理線上で送信、受信する時分割転送方法を採用する。このとき、物理線上の信号転送時間をもとに、大規模論理の動作周波数を決める。時分割転送は、クロック信号やリセット信号を時分割転送の対象から除外した、データ信号等を転送対象とし、時分割転送が終了した時に大規模論理のクロックを動作させ、転送したデータを本来の大規模論理のレジスタに反映させる。時分割データ転送処理の開始タイミングおよび終了タイミングの前後には、信号安定化のための保持サイクルが割りあてられ、大規模論理用クロックの立ち上げおよび立ち下げは、両端の保持サイクルに同期して、おこなわれる。 （もっと読む）

【課題】 検証作業の効率を向上できる論理シミュレータおよび論理検証プログラムを提供する。
【解決手段】 複数の論理回路にそれぞれ対応する複数のシミュレーションデータベースを形成し、複数の論理回路を構成するのに必要な各素子の初期状態設定情報を上記形成した各シミュレーションデータベースに個別に保持する。 （もっと読む）

【課題】小規模のＦＰＧＡ（Field Programmable Gate Array）により大規模ＳｏＣ（System on a Chip)の回路検証を実現する。
【解決手段】モジュール回路情報を格納した２以上のＰＲＯＭ１０６と、検証対象とするモジュール回路情報を格納したメモリを選択するセレクタ１０９と、ＣＰＵ１０２を有するＦＰＧＡ（Field Programmable Gate Array）１０１と、メインメモリ１０７とを有し、セレクタ１０９により選択されたメモリ１０６に格納されたモジュール回路情報をＦＰＧＡ１０１に書き込む書込手段と、書込手段によりＦＰＧＡ１０１に書き込まれたモジュール回路情報に基づいてモジュール動作検証を行う検証手段と、検証手段による検証後のデータと、ＣＰＵのブートプログラムと、次に検証対象とするモジュール回路についてのテストプログラムとをメインメモリ１０７に格納する格納手段とを備える。 （もっと読む）

【課題】
乱数要素を持たせた論理検証において、検証論理にあるフリップフロップのうち全く動作しないものや、動作回数が著しく低いものがある。そして、検証論理に含まれるフリップフロップ全てがあらゆる条件下で動作するまで検証を行うと検証期間の増大する。
【解決手段】
検証論理に入力する命令およびデータのパターンを乱数を用いて生成するための制約条件を定義したシナリオファイルを複数用意し、複数のファイルから実行対象とするファイルをランダムに選び、検証実行時にカバレッジ情報を出力し、蓄積したカバレッジ情報を用いて低動作回数フリップフロップを抽出し、抽出したフリップフロップを動作させたファイルが多く実行されるように動作回数に応じて実行確率を算出する処理を行うことで、抽出したフリップフロップを動作させたファイルの実行回数を上げ、検証論理にある全フリップフロップの動作回数を平均的に上げ、効率がよい論理検証を可能にする。 （もっと読む）

【課題】簡易な構成により競合状態を発生させるテストパターンを作成可能なテストパターン作成方法を得ること。
【解決手段】２以上の入力ポイントから競合ポイントに至る各経路の情報であるテストパターン作成用経路情報を収集する経路情報収集部２１と、テストパターン作成用経路情報で示される経路ごとに、シミュレーションに要する処理時間を示す時間情報を取得し、時間情報に基づいて経路の処理時間の差である時間差を算出し、さらに、処理時間の短い方の経路の入力ポイントへのデータの入力時間を当該時間差だけ遅らせるように時間調整を行う旨の時間調整情報を取得するシミュレーション情報収集部２２と、テストパターン作成用経路情報と、当該テストパターン作成用経路情報により特定される経路の組に対応する時間調整情報とを対応付けたテストパターンを作成するテストパターン作成部２３とを備える。 （もっと読む）

【課題】ハードウェアの機能検証の効率を上げて検証期間を短縮すること。
【解決手段】テスト装置１は、オリジナルテストベクタデータを記憶するベクタ記憶部４と、ベクタ記憶部４に記憶されているオリジナルテストベクタデータから、オリジナルテストベクタデータとは異なる生成テストベクタデータを生成するベクタ生成部１３と、テストベクタデータを出力する出力部１４と、入力信号の誤り発生率を記憶する誤り発生率記憶部４と、乱数データを発生する乱数発生部１１と、入力信号の誤り発生率と乱数データとを比較する比較部１２とを有する。そして、ベクタ出力部１４は、入力信号の誤り発生率より乱数データが小さい場合、生成テストベクタデータを出力し、入力信号の誤り発生率より乱数データが大きい場合、オリジナルテストベクタデータを出力する。 （もっと読む）

【課題】ハードウェア及びソフトウェアの協調検証においては、ソフトウェアを実行するために大量のテストデータが論理シミュレータまたはエミュレータで処理されることとなるため、論理検証に非常に長い時間を要していた。また、ハードウェア及びソフトウェアが変更されると、テストの再実行にも多大な時間を要しており、検証期間長期化の要因となっていた。
【解決手段】本発明では、ハードウェア及びソフトウェアの協調検証実行時にハードウェア及びソフトウェアのカバレッジ情報を出力し、カバレッジ情報が変化するテストケースと変化しないテストケースを分類し、カバレッジ情報が向上するテストケースのみを蓄積してテストの再実行時に利用することにより、効率良くテストを実行するハードウェア、ソフトウェア協調検証システムを実現する。 （もっと読む）

【課題】データ処理システムの設計のための検証試験を実施するための装置及び方法が提供される。
【解決手段】該装置は、該データ処理システムの設計の少なくとも一部を表す検証対象システムと、該検証対象システムのインタフェースに接続するため、かつ該検証試験の実施中に該インタフェースを介して該検証対象システムに入力するための信号を生成するためのトランザクタと、を備える。プロファイルストレージは、該インタフェースでの所望のトラフィックフローの統計的表示を提供するプロファイルを保管し、該統計的表示は複数のトラフィック属性に対する統計情報を提供し、また当該トラフィック属性間の少なくとも１つの依存性を特定する。次に、該トランザクタは、生成される該信号が該プロファイルで特定された依存性を考慮するように、生成される該信号を決定するために該プロファイルを参照する。このような機構によって、該トランザクタは、現実のシステムで観察されるであろうトラフィックフローを一層現実に近く再現することが可能になる。 （もっと読む）

【課題】実機とシミュレータとを動的に切り替え、又は、コア間の事象を同期させてマルチコアのデータ処理装置をシミュレートできるデータ処理装置等を提供すること。
【解決手段】命令の実行に伴う、入出力情報、実行時間情報又は実行内容情報等の事象情報を、所定の時刻を基準にした時刻情報とともに記録する実行ログ記録手段２３と、検証情報を取得する範囲を実行ログに登録する範囲登録手段２５と、実行ログ記憶手段に記憶された実行ログを参照して、実行中のプログラムが、範囲の事象に到達したことを検出する範囲検出手段２９と、範囲の事象に到達したことが検出された場合、検証情報の取得を開始させる実行・検証切り替え手段２７と、を有し、範囲の検証情報の取得が完了すると、実行・検証切り替え手段が、検証情報の取得を終了させ、完了時の事象から再度、プログラムを実行する、ことを特徴とする。 （もっと読む）