【課題】
処理ｂｉｔ数の少なさに起因するアクセス空間の制約を回避することによって、大規模な入出力データを処理するアドレス空間変換装置等を提供する。
【解決手段】
アドレス空間変換装置は、制御部と、その制御部によって制御されるアドレス空間変換部とを備える。このアドレス空間変換装置において、前記制御部は、前記アドレス空間変換部に接続された周辺デバイスに、前記アドレス空間変換部を制御することによってアクセスするのに先立って、所定の上位アドレスの範囲を、記憶領域単位を成すアドレス空間に論理的に区画し、そのアドレス空間の区画を、前記アドレス空間変換部に割り当てた後に、その割り当てたアドレス空間の範囲において前記周辺デバイスの下位アドレスを特定する。 （もっと読む）

【課題】CPUシステム（PC,TabletPC,PDA etc.）において、CPUコアもしくはOSが32bitであると主記憶サイズは4GB以下の3.5GB程度に制約される。 現状4GB（3.5GB)を超えて搭載したメモリーは無駄となる。 また、実行速度改善に効果がある現在のRAMDISKは主記憶を使う為、主記憶サイズの制限は、32bitシステムでの性能向上の足かせとなっている。
【解決手段】DRAMのローカル・アドレスをシステム物理アドレスにマッピングする回路にDMA機能を持たせる事により、主記憶に割り振れなかったDRAM領域をRAMDISKとして経済的に使用し、かつ、それに関わるデータ転送をDRAMのローカルバス上で局所的に行う事で、従来の主記憶を使ったRAMDISKより、実行効率の良いRAMDISKを供給する。 （もっと読む）

【課題】メモリ回路システムを提供する。
【解決手段】インタフェース回路１０４が複数のメモリ回路１０２及びシステム１０６と通信できる。使用時、インタフェース回路は、メモリ回路の命令スケジューリングにおける制約を減少させるため、メモリ回路及びシステムをインターフェースするように動作する。別の実施形態では、インタフェース回路が、複数のメモリ回路、及びシステムと通信することができる。使用時、インタフェース回路は、システムとメモリ回路との間で伝達される命令に関連付けられているアドレスを変換するように動作する。更に別の実施形態では、少なくとも１つのメモリ積層体が、複数のＤＲＡＭ集積回路を備えている。ＤＲＡＭ集積回路とホストシステムの間で１つ以上の物理パラメータを変換する目的で、ホストシステムに結合されたバッファ回路を使用して、ホストシステムにメモリ積層体をインターフェースする。 （もっと読む）

【課題】フラッシュメモリ装置について、ガベージコレクション（ＧＣ）の発生頻度を効果的に減らすことにより記録速度の向上を図る。
【解決手段】ブロックサイズ未満のデータがシーケンス書込されるように制御する。ブロックレベルとページレベルの２種の管理でデータ書込を行う従来のフラッシュメモリ装置では、書込データがブロックサイズと一致する場合はブロックレベル管理による記録を行いブロックサイズ未満の場合はページレベル管理による書込を行うため、例えばブロックサイズ未満のデータについてそれらが論理アドレス的に連続している個々のデータであったとしても、それらのデータはページレベル管理で書き込まれてしまう。これに対し本技術によれば、ブロックサイズ未満のデータについてシーケンス書込ができ、結果ＧＣの発生頻度を低下させて記録速度の向上が図られる。 （もっと読む）

【課題】プログラマブルコントローラとプログラミングツールとが接続されたプログラマブルコントローラシステムで、変数を追加する際に断片化されたメモリ領域を整理し、連続領域を確保できるプログラマブルコントローラシステムを得ること。
【解決手段】プログラミングツール１０は、変数に割当てられているプログラマブルコントローラのデータメモリ２４内の使用領域が連続した領域となるように、変数のデータメモリ２４内での割当先を変更する割付変更情報を生成し、変数の割当先の変更に伴うプログラムの実行コードの変更箇所を変更情報として取得し、プログラマブルコントローラに送信する。プログラマブルコントローラは、プログラミングツール１０からの変更情報に基づいて、プログラムメモリ２２中のプログラムの実行コードを書換えると同時に、データメモリ２４中の割当先の変更前のアドレスに記憶されていたデータを割付変更情報に基づいて移動する。 （もっと読む）

【課題】仮想マシンを有する情報処理装置のメモリの消費電力を削減すること。
【解決手段】複数の仮想メモリバンクのうちの第１の仮想メモリバンクに有効なデータが無い場合に、前記複数の仮想メモリバンクの各々が前記物理メモリの複数の物理メモリバンクのいずれに属するかを示す情報を格納する仮想メモリバンクプール管理部を参照し、前記第１の仮想メモリバンクに割り当てられた物理メモリバンクが電源オフ可能か判定し、可能であれば電源オフ対象として前記第１の仮想メモリバンクに割り当てられた物理メモリバンクを指定し、前記指定された物理メモリバンクの電源をオフとする。 （もっと読む）

【課題】 プロセッサに特別な機能を持たせることなく、異なるアドレスに格納された別のプログラムを切り替えて、同一のアドレスで実行することのできるプログラム切替回路を得る。
【解決手段】 メモリコントローラ３から送出されるチップセレクト信号５およびアドレス信号６ａのアドレスが所定の条件に合致する場合に、アドレス判定／変換部７１によって所与のアドレスにオフセットを加えたアドレスを、アドレス信号６ｂからメモリ４に送出する。 （もっと読む）

【課題】未使用の記憶領域の生成を防ぐ
【解決手段】第１処理装置、第２処理装置、第１記憶装置、及び第２記憶装置に対してデータを入出力する入出力制御装置であって、第１処理装置が出力する第１データを分割するデータ分割部と、分割した第１データを、第１記憶装置及び第２記憶装置にそれぞれ格納するとともに、第２処理装置が出力し且つ第１データよりビット数が少ない第２データを、第１記憶装置及び第２記憶装置の何れか１つに格納する格納制御部と、を備える入出力制御装置が提供される。 （もっと読む）

【課題】親プロセッサアドレス変換をメディアプロセッサのアドレス変換に整合させ、複数のメディアプロセッサに別々の変換テーブル情報によって同時共有メモリアクセスを与えるための方法および装置を提供する。
【解決手段】所定メディアアプリケーションに対するページディレクトリは、メディアアプリケーションが親プロセッサおよびメディアプロセッサ上で実行されるメディアアプリケーションによって共有されるべきメモリを割り当てる場合にメディアプロセッサのページディレクトリにコピーされる。 （もっと読む）

【課題】広帯域メモリアクセス要求に対するインターリーブアクセスと狭帯域メモリアクセス要求に対する非インターリーブアクセスを動的に切り替える。
【解決手段】インターリーブアクセス手段７ａと非インターリーブアクセス手段７ｂを備えたメモリコントローラ１０であって、ページ単位でアドレスを変換する記憶管理手段１３をさらに有し、前記記憶管理手段１３は、ページ毎にインターリーブアクセスと、非インターリーブアクセスを切り替える、ことを特徴とする。 （もっと読む）

【課題】通常利用時の性能を向上させることができるコントローラ、データ記憶装置、及びプログラムを提供する。
【解決手段】書込指示部１５０は、書込対象データを第１物理アドレスが示すデータ記憶部１０５の記憶領域へ書き込むことをデータアクセス部１０６に指示し、アドレス変換情報の更新を管理情報アクセス部１２１に指示し、第１物理アドレスの更新を第１アクセス部１３１に指示する。コンパクション部１７０は、コンパクション対象データの物理アドレスを抽出し、物理アドレスが示すデータ記憶部１０５の記憶領域に記憶されたコンパクション対象データの読み出しをデータアクセス部１０６に指示し、第２物理アドレスが示すデータ記憶部１０５の記憶領域へのコンパクション対象データの書き込みをデータアクセス部１０６に指示し、アドレス変換情報の更新を管理情報アクセス部１２１に指示し、第２物理アドレスの更新を第２アクセス部１４１に指示する。 （もっと読む）

【課題】データ転送におけるオーバヘッドサイクルを解消する。
【解決手段】データを記憶可能な複数のメモリＭ_０〜Ｍ_ｎ−１と、複数のメモリに対するアクセス要求を発行するデータ処理装置１０と、複数のメモリを第１メモリ群と第２メモリ群とにグループ化し、複数のメモリとデータ処理装置１０との間のデータ転送を制御するメモリ制御装置２０と、を備える。メモリ制御装置２０は、データ処理装置１０によって発行されたアクセス要求に含まれる第１アドレスＡを用いて第２アドレスｆ（Ａ）を算出するアドレス算出回路２１と、第１アドレスＡによりアクセスされる第１メモリ群の動作を制御する第１制御コマンドＣｍｄ（Ａ）及び第２アドレスｆ（Ａ）によりアクセスされる第２メモリ群の動作を制御する第２制御コマンドＣｍｄｆ（Ａ）を、それぞれ、同一サイクルに第１メモリ群及び第２メモリ群に出力する制御部２２と、を備える。 （もっと読む）

【課題】無駄なデータコピーを最小限にし、また物理メモリの使用量も削減する事を目的とする。
【解決手段】デマンドページング処理をする情報処理装置が、ユーザプログラムにより要求されたデータのサイズの領域をユーザ空間に確保する手段と、前記ユーザプログラムにより要求されたデータがカーネル空間に割り付けられた物理メモリに読み込まれると、読み込まれたサイズを前記ユーザプログラムに返却する手段と、前記データが読み込まれた後に、前記ユーザプログラムによる前記データに対するページフォルトが検出されると、前記物理メモリを前記ユーザ空間の前記領域に割り付ける手段と、有することによって課題を解決する。 （もっと読む）

【課題】電子機器では、フラッシュメモリなどの不揮発性半導体メモリを電子機器の記憶部として実用可能にすることが求められている。
【解決手段】電子機器１は、データ書込み処理において既に書込まれたデータに対する上書きが禁止されている不揮発性半導体メモリ１６を有し、実データおよび当該実データに対応した管理データを記憶する第１記憶部５３と、データ書込み処理において任意の値へのデータ上書きが可能な第２記憶部５４と、第１記憶部５３に対するデータアクセスを制御する制御部５２とを有する。制御部５２は、第１記憶部５３に記憶されている管理データを、第２記憶部５４にコピーし、第２記憶部５４に記憶されている管理データを参照して、第１記憶部５３の実データにアクセスする。 （もっと読む）

ストレージシステムが、一以上のＲＡＩＤグループを構成する複数のフラッシュパッケージと、複数のフラッシュパッケージに接続されたコントローラとを備える。各フラッシュパッケージは、複数の物理ブロックで構成された複数のフラッシュチップを有する。コントローラは、不要領域に関わる対象領域を特定し、その対象領域に属する論理ブロックに割り当てられている物理ブロックをその論理ブロックから解放し、解放された物理ブロックを空きブロックとして管理する。

（もっと読む）

【課題】効率よくエンディアン変換が可能なエンディアン変換回路を提供する。
【解決手段】アドレス信号の最下位ビットをドントケアビットとして番地指令が行われるデータ保持部１１と、エンディアン変換部１２を有し、エンディアン変換部１２は、データ保持部１１へアクセスするアドレス信号の最下位ビットの値に基づいて、データ保持部１１への書き込みデータ、またはデータ保持部１１からの読み出しデータｄ１に対してエンディアン変換を行う。 （もっと読む）

【課題】比較的簡易な構成により電子機器上で複数のプログラムを選択的に起動させる。
【解決手段】電子機器３は、第１のリアルタイムＯＳ及び第１のアプリケーションソフトを格納する第１のメモリバンク、並びに第２のリアルタイムＯＳ及びバージョンの異なる第２のアプリケーションソフトを格納する第２のメモリバンクを有するフラッシュＲＯＭ１２と、第１及び第２のリアルタイムＯＳのいずれかと同一バンク内のアプリケーションソフトとを既定の演算開始アドレスから起動させるＣＰＵ５と、第１のメモリバンク内の第１のリアルタイムＯＳの起動アドレス又は第２のメモリバンク内の第２のリアルタイムＯＳの起動アドレスを、上記演算開始アドレスに一致させるようにバンクを切り替えてアドレス変換を行うバンク切替部９とを備える。 （もっと読む）

【課題】ストレージ機器間のデータ転送時間を短縮することが可能なＵＳＢホストコントローラを提供することである。
【解決手段】本発明にかかるＵＳＢホストコントローラ１１は、第１のバッファメモリ領域４１と第２のバッファメモリ領域４２とを有するＵＳＢパイプ用バッファメモリ２と、第１の機器１８と第２の機器１９とＵＳＢパイプ用バッファメモリ２の間のデータ転送を制御するバッファメモリ制御部１を備える。バッファメモリ制御部１は、第１の機器１８からのデータを第１のバッファメモリ領域４１に格納し、第１のバッファメモリ領域４１に対応するアドレス情報と第２のバッファメモリ領域４２に対応するアドレス情報を入れ替え、当該入れ替えた後の第１のバッファメモリ領域４１に対応するアドレス情報に基づき第１のバッファメモリ領域４１に格納されているデータを第２の機器１９に転送する。 （もっと読む）

【課題】第２のプロセッサに関連付けられたメモリに第１のプロセッサがアクセスすることを可能にするための方法を提供すること。
【解決手段】この方法は、第１のプロセッサから、ＮＵＭＡデバイスのためのＭＭＩＯアパーチャを含む第１のアドレスマップを受け取るステップと、第２のプロセッサから、ハードウェアデバイスのためのＭＭＩＯアパーチャを含む第２のアドレスマップを受け取るステップと、第１のアドレスマップと第２のアドレスマップを組み合わせることによってグローバルアドレスマップを生成するステップと、第１のプロセッサからＮＵＭＡデバイスに送られたアクセス要求を受け取るステップと、第１のアクセス要求と変換テーブルとに基づいて、メモリアクセス要求を生成するステップと、グローバルアドレスマップに基づいて、メモリアクセス要求をメモリにルーティングするステップとを含む。 （もっと読む）

【課題】コストアップ等を招くことなくデータ再配置に伴うアドレステーブルの更新を速やかに実行することを実現した不揮発性半導体メモリドライブ装置を提供する。
【解決手段】論理／物理アドレス管理部２０３１は、データをＮＡＮＤメモリ２０４Ａ〜２０４Ｈに書き込む際、書き込み先として指定された論理アドレスと書き込み先を示す物理アドレスとを対応づけるためのクラスタテーブルの更新を行うと共に、その論理アドレスを当該データを書き込むページの冗長領域に格納する処理を行う。そして、コンパクション処理部２０３２によってコンパクションが実施された際、論理／物理アドレス管理部２０３１は、再配置対象となったデータの論理アドレスを再配置前のページの冗長領域から取得することで、クラスタテーブルの更新を効率的かつ経済的に実行する。 （もっと読む）