説明

Fターム[5B060BA13]の内容

Fターム[5B060BA13]に分類される特許

1 - 4 / 4


【課題】立ち上がり時間の短縮を図った交換装置とそのデータ管理方法を提供すること。
【解決手段】実施形態によれば、交換装置は、コンピュータの仮想メモリ空間に再配置可能にロードされるプログラムにより電話端末間の交換機能を実現する交換装置であって、保持部と、設定部と、管理部と、再構築部とを具備する。保持部は、交換機能に係わるデータを複数のグループに分割して保持する。設定部は、プログラムの起動時に、オペレーティングシステムから割り振られるベースアドレスを複数のグループごとに設定する。管理部は、プログラムの終了時に、グループごとのベースアドレスとデータサイズ情報とを記録して管理する。再構築部は、プログラムの起動時に、前回終了時に記録したベースアドレスとデータサイズ情報とを参照し、その結果に基づいて複数のグループごとに仮想メモリ空間上におけるデータを再構築する。 (もっと読む)


【課題】
PCI-Expressバスに代表される汎用のIOバスを有するサーバにおいて、32bitアドレッシングモードのI/Oアクセスを可能とするLPAR環境を提供する。
【解決手段】
(1) LPAR上のOSで発行されたIOトランザクションが32bitフォーマットであった場合で、かつ変換後の絶対アドレスが32bit空間を超えている場合に、IOトランザクションのパケットフォーマットを変換する。
(2) LPAR上のOSで発行されたIOトランザクションにECRCが付与されていた場合に、ECRCを再計算して最終受領先で正常に受信できるようにする。
(3) ECRCが既にエラーになっていた場合には、同じエラーを再現するようなECRCパターンを生成してパケットに付与する。
(4) 前記のECRC生成について、32bitと64bitのCRC演算器を搭載して同時に計算し、パケット生成時にバス上のデータ長を元に正しいCRC演算結果を選択する。 (もっと読む)


【課題】 2個のフラッシュメモリにより構成されるアドレス空間に円滑にアクセス可能とする。
【解決手段】 メモリコントローラは、2個のフラッシュメモリ2A,2Bの物理スタートページアドレスと物理カウント値とに基づき特定されるページへのアクセスを制御するフラッシュメモリシーケンサブロック16A,16Bと、仮想スタートページアドレスを各フラッシュメモリ2A,2Bの物理スタートページアドレスへと変換してフラッシュメモリシーケンサブロック16A,16Bへと供給するアドレス変換ブロック17と、仮想カウント値を各フラッシュメモリ2A,2Bの物理カウント値へと変換してフラッシュメモリシーケンサブロック16A,16Bへと供給するカウント値変換ブロック18とを備える。 (もっと読む)


【課題】コンピュータシステムに実装される世代別ガーベジコレクションにおいて各世代の仮想メモリ空間サイズを動的に調整可能にする。
【解決手段】世代別ガーベジコレクション環境の準備・初期化処理において、全世代の仮想メモリ空間として単一の仮想メモリ空間を獲得し、当該単一の仮想メモリ空間内に各世代の仮想メモリ空間が世代順に連続して配置されるように当該単一の仮想メモリ空間を各世代で分配する。世代別ガーベジコレクション処理において、世代間の仮想メモリ空間の配分を変更する。 (もっと読む)


1 - 4 / 4