【課題】 温度上昇を抑制しつつメモリにアクセスすることを可能とする。
【解決手段】 不揮発性半導体メモリを複数備える。そして、これら不揮発性半導体メモ
リを制御するコントローラを備える。このコントローラと複数の不揮発性半導体メモリと
は、それぞれバスで接続される。そして、高温時は、パラレル制御から、インターリーブ
制御等に切り替える。温度が低下した場合、再びパラレル制御に切り替える。このように
、温度に応じて、適切に、制御を切り替える。 （もっと読む）

【課題】接続されるインタフェースの給電能力に応じて記憶装置の動作状態を調整可能な技術を提供する。
【解決手段】記憶装置は、データを不揮発的に記憶可能な記憶部と、第１の給電能力を有する第１のインタフェースが接続可能であり該第１のインタフェースから当該記憶装置を動作させる電力を受給可能な第１の接続部と、第２の給電能力を有する第２のインタフェースが接続可能であり該第２のインタフェースから当該記憶装置を動作させる電力を受給可能な第２の接続部と、第１の接続部または第２の接続部を通じて接続されたインタフェースの種類を判別する判別部と、判別されたインタフェースの種類に応じて、記憶部の消費電力を調整する制御部と、を備える。 （もっと読む）

【課題】広帯域メモリアクセス要求に対するインターリーブアクセスと狭帯域メモリアクセス要求に対する非インターリーブアクセスを動的に切り替える。
【解決手段】インターリーブアクセス手段７ａと非インターリーブアクセス手段７ｂを備えたメモリコントローラ１０であって、ページ単位でアドレスを変換する記憶管理手段１３をさらに有し、前記記憶管理手段１３は、ページ毎にインターリーブアクセスと、非インターリーブアクセスを切り替える、ことを特徴とする。 （もっと読む）

【課題】データを書き込む処理速度を改善させる。
【解決手段】不揮発性メモリ１３は、データの書き換え時に消去が必要であり、それぞれが独立して動作可能な複数のバンクＢＡ１乃至ＢＡＮを有し、各アドレスにランダムアクセス可能である。メモリコントローラ１２は、不揮発性メモリ１３の消去動作を隠すように、データの書き込みを制御する。そして、ホスト１１は、ホストアプリケーションを実行し、不揮発性メモリ１３のバンクを並列動作させる個数を示すインターリーブ数を決定して、メモリコントローラ１２に通知する。さらに、ホスト１１は、ホストアプリケーションが使用するホスト１１でのアドレス空間、および、ホストアプリケーションにおいて設定されているアクセス単位をメモリコントローラ１２に通知する。本発明は、例えば、不揮発性メモリにデータを記憶させるデータ記憶システムに適用できる。 （もっと読む）

【課題】マルチバンクアクセスをより多く発生させて、メモリーアクセス効率を向上させる。
【解決手段】メモリーコントローラー１３３は、マスター（１〜Ｍ）からのＳＤＲＡＭ１４０へのアクセス要求を受け付け、当該アクセス要求に含まれるアドレスを構成するビットのうち、予め設定されたビット位置のビットが示すバンクアドレスに対応するバンクにアクセスするアクセス手段を有する。また、上記のビット位置を再設定する設定手段を有する。また、設定手段により上記のビット位置を変更し、変更後の各変更ビット位置において、バンクごとに、アクセス手段によりアクセスされたアクセス頻度を記録する統計手段を有する。ここで、設定手段は、各バンクに対するアクセス頻度に基づいて１つの変更ビット位置を選択し、ビット位置として再設定する。 （もっと読む）

【課題】各フラッシュメモリに含まれるユーザデータ用ブロックの個数が均等なるように記憶領域を管理する。
【解決手段】それぞれのフラッシュメモリに含まれる不良ブロックの個数を計数し、それらのフラッシュメモリに含まれる不良ブロックの個数とシステムデータ（例えば管理情報及び／又はファームウェア）が書き込まれる物理ブロックの個数との総和が、均等化されるように、システムデータの書き込み先のフラッシュメモリを決定する。 （もっと読む）

【課題】最適化された性能を有するソリッドステートディスクコントローラを提供する。
【解決手段】ディスクコントローラは、セクタビットマップ値を保存するメモリ領域を含む揮発性メモリと、メモリコントローラと、を含む。メモリコントローラは、読み取り動作時、ポインタが指示するメモリ領域に保存されたセクタビットマップ値を読み取り、該読み取られたセクタビットマップ値に基づいて外部の不揮発性メモリのページを構成する多数のセクタのうち、少なくとも一つのセクタをランダムデータ出力動作で選択的に読み取る。 （もっと読む）

本発明はマルチチャンネル非揮発性固体記憶装置に基づくロジック・ストリップの制御方法を開示する。この方法は、各チャンネル内の記憶スペースを、同じ大きさを有する複数の記憶ユニットに分割するステップ１と、各チャンネル内において物理アドレスが離散化した記憶ユニットを連続的なロジック・スペースに組み合わせるための、少なくとも一つのロジック・ストリップを設定するステップ2と、データ・インタ−アクションを行う過程において、ロジック・ストリップのサイズに基づきデータを分割して各チャンネル内の記憶ユニットと対応付けるとともに、チャンネルごとにｙデータの読み操作と書き操作を並行して実行するステップ3とを含む。本発明では、記憶装置の読み書き操作の効率を高めることができ、記憶装置の使用寿命を長くすることができる。 （もっと読む）

本発明は、マルチチャンネル非揮発性固体記憶装置に基づくロジック・ストリップの適応制御方法を提供する。各チャンネル内の記憶スペースを、同じサイズを有する複数の記憶ユニットに分割するステップ１と、各チャンネルにおける離散的な物理アドレスを持っている記憶ユニットを連続的なロジックスペースに構成するための少なくとも一つのロジック・ストリップを設定するとともに、ロジック・ストリップによって一体に纏められる記憶ユニットを確定するための、ロジック・ストリップのパラメータを設定するステップ2と、記憶装置の操作履歴情報を統計し、統計した操作履歴情報に基づいて動的にロジック・ストリップのパラメータの値を調整するステップ3と、データのインタラクションを行う過程において、ロジック・ストリップのパラメータによってデータを分割して各チャンネル内の記憶ユニットにマッピングするとともに、チャンネル毎にデータの読み書き操作を並行して実行するステップ4とを含む。 （もっと読む）

【課題】メモリアクセス装置の性能を向上させる。
【解決手段】メモリアクセス装置１１が、メモリアクセス命令を行う複数のＣＰＵ（１４ａ〜１４ｄ）と、所定の方式でアドレス付けされ、ＣＰＵ（１４ａ〜１４ｄ）からアクセス可能な主メモリ１５と、ＣＰＵ１４の主メモリ１５へのアクセスパターンをメモリアクセス命令毎に記憶するアクセスパターン記憶領域１３とを具え、ＣＰＵ１４からのメモリアクセス命令により、アクセスパターン記憶領域１３に記憶された主メモリ１５へのアクセスパターンを参照し、メモリアクセス命令を行うＣＰＵ１４がアクセスする主メモリ１５のメモリ領域を、アクセスパターンに応じてスタック式及びインターリーブ式で割り当てる。 （もっと読む）

【課題】広帯域メモリアクセス要求に対するインターリーブアクセスと狭帯域メモリアクセス要求に対する非インターリーブアクセスを動的に切り替える。
【解決手段】インターリーブアクセス手段７ａと非インターリーブアクセス手段７ｂを備えたメモリコントローラ１０であって、インターリーブアクセス領域と非インターリーブアクセス領域を管理する領域管理手段１３をさらに有し、前記領域管理手段１３は、メモリアクセス要求における読み出しまたは書き込みアドレスによって、インターリーブアクセスと、非インターリーブアクセスを、動的に切り替える、ことを特徴とする。 （もっと読む）

【課題】フラッシュメモリチップを多く搭載することなく書き込み速度を高速化することができるメモリシステムを提供する。
【解決手段】メモリシステムは、夫々独立にメモリ動作可能な複数のメモリバンク（ＢＮＫ１，ＢＮＫ２）を有する複数の不揮発性メモリチップ（ＣＨＰ１，ＣＨＰ２）と、前記不揮発性メモリチップに対して個別にアクセス制御可能なメモリコントローラ（５）とを含む。前記メモリコントローラは前記不揮発性メモリチップの複数のメモリバンクに対する同時書き込み動作又はインタリーブ書き込み動作を選択的に指示することが可能である。前記同時書き込み指示は、メモリバンクを指定した書き込み動作の直列的な複数の指示の後に複数のメモリバンクに対して同じタイミングで書き込み動作を開始させる書き込み動作指示である。 （もっと読む）

【課題】 データ保存する方法及び装置を提供する。
【解決手段】 ビデオフレーム内の連続した複数のラインのデータが所定のバイトずつ交互に一つのメモリバンクに記録されるようにメモリをマッピングするステップと、メモリマッピングによってラインのデータをメモリに記録するステップと、を含むデータ保存方法。これにより、ビデオデータを処理するために所定のブロック単位でデータを読出する過程において、メモリにアクセスする回数を減らせ、さらに速いビデオデータの処理が可能になる。 （もっと読む）

【解決手段】 フラッシュメモリシステムのアーキテクチャは、データの高速プログラムを達成するため直列に接続されたフラッシュメモリ装置を有する。
データの高速プログラムは、データの種々のページが異なるメモリ装置に格納されるように、システム内のメモリ装置にプログラムされるべきデータのページをインターリーブすることによって行われる。メモリコントローラは、各メモリ装置にプログラム命令を発する。各メモリ装置は、プログラム命令を受け取るとき、プログラム動作を開始するか命令を次のメモリ装置へ渡す。それ故、フラッシュシステムのメモリ装置は、次から次にデータのページを連続的にプログラムし、これにより、フラッシュメモリシステムにデータの各ページをプログラムする遅延をできるだけ小さくする。メモリコントローラは、各メモリ装置の耐久性を最大限にし、あるいはあらゆるサイズのデータのプログラム性能と耐久性を最適化する損耗レベルアルゴリズムを実行することができる。 （もっと読む）

【課題】メモリモジュール毎のリセットに起因する電流が集中するのを回避する。
【解決手段】それぞれ複数の不揮発性メモリを含んで成る複数のメモリモジュール（ＭＯＤ０〜ＭＯＤ７）と、上記複数のメモリモジュールの動作を制御するためのコントローラ（２１０）を設ける。上記コントローラから出力された選択信号をデコードすることによって、上記メモリモジュールを選択的にイネーブル状態とするためのモジュールイネーブル信号を得るモジュール選択デコーダ（２２０）を設ける。上記コントローラからの指示に従って上記複数のメモリモジュールを上記メモリモジュール毎に互いに異なるタイミングで順次リセット可能なリセット制御部（２３０）を設け、リセットに起因する電流集中の回避を図る。 （もっと読む）

【課題】最小バス配線数で、行方向および列方向ともに１回のアクセスで一列または一行の画素データを並列に読み出すことができるようにする。
【解決手段】（ｎ個の列×ｐ個の行）個分の画素データを、ｎ個の列の画素データをｎ個の物理的バンクに対応させて記憶する記憶素子と、各列の記憶素子毎にｐ個の記憶素子を共通接続し、ｎ個の物理バンクから画素データを出力するためのｎ個のデータバスと、行毎に設けられ、各行の記憶素子のうちの画素データを出力する記憶素子を選択するｐ個のアドレスデコーダと、ｎ個のデータバスから所要のデータバスを選択して、その選択したデータバス上の画像データを出力するセレクタとを有する回路と、同一基本画素グループ内の同一列の画素データが同一の物理的バンクに記憶されないように、且つ、同一基本画素グループ内の同一行の画素データが同一の物理的バンクに記憶されない記憶制御手段とを備える。 （もっと読む）

【課題】 ユーザ側で意識することなく、自動的に最適なメモリアクセス方式を選択できる分散共有メモリ装置およびメモリアクセス方法を提供する。
【解決手段】 レイテンシ測定部１２１が、メモリアクセスレイテンシを算出し、ローカルメモリレイテンシとリモートメモリレイテンシを別々に算出し、さらにインタリーブ構成時のレイテンシを予測し、アクセス頻度測定部１２３が、メモリアクセス要求の回数を計測・記録し、ローカルメモリアクセス頻度とリモートメモリアクセス頻度を別々に算出し、システム制御装置１１６が、スタック構成とインタリーブ構成を切り替え、スタック構成時の平均レイテンシとインタリーブ構成時の予測平均レイテンシを算出する。 （もっと読む）

【課題】省電力モードを有する記憶装置を用いてメモリインタリーブでのメモリアクセスを行う場合、モバイルＳＤＲＡＭの省電力モード時に移行する際にリフレッシュを行なわないバンクおよび領域にも省電力モード時にアクセスしたいデータが存在するので、省電力モードで使用するバンクまたは領域にデータを退避させなくてはならず、電力量の増大、モード以降時のオーバヘッドが発生していた。
【解決手段】モバイルＳＤＲＡＭの省電力モード使用時にセルフリフレッシュを行うバンクに対して、ノンインタリーブ領域を有するようにメモリにアクセスする制御を行う仕組みを有し、通常モード時はインタリーブアクセスを行う領域と、ノンインタリーブアクセスを行う領域に分けてメモリにアクセスする制御を行う仕組みを有する。 （もっと読む）

いくつかの実施例では、システムは、第１チャネルに接続される第１メモリアセンブリと、第２チャネルに接続される第２メモリアセンブリを有する。本システムは、前記第１メモリアセンブリと前記第２メモリアセンブリに第１プライマリデータセクションと第２プライマリデータセクションをそれぞれ書き込み、前記第２メモリアセンブリと前記第１メモリアセンブリに第１冗長データセクションと第２冗長データセクションをそれぞれ書き込むメモリコントローラを備え、前記第１冗長データセクションと前記第２冗長データセクションは、それぞれ前記第１プライマリデータセクションと前記第２プライマリデータセクションに関して冗長であることを特徴とする。他の実施例が説明及び記載される。
（もっと読む）

【課題】 複数のメモリスロットチャネルを有するコンピュータシステムにおいて、インターリーブドモード及びアシンメトリックモードのメモリアクセスモードを自由にユーザが設定可能なコンピュータシステム及びコンピュータシステムの初期設定方法を提供する。
【解決手段】 ＲＩＯＳは、メモリスロットチャネルにそれぞれ挿入された前記メモリスロットが同一機種か異なる機種かどうか判断し、同一機種の場合には、ＲＴＣ１４の設定にしたがって、メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作をさせるようにメモリコントローラ１２を設定し、異なる機種の場合にはアシンメトリックモードで動作をさせるようにメモリコントローラを設定することを特徴とするコンピュータシステム。 （もっと読む）