【課題】フラッシュ及びＳＲＡＭのアクセス時間を改善し、ＡＳＩＣを使用する移動電話機のパワー消費を低減する。
【解決手段】改善されたアクセス時間を備えるフラッシュ及びＳＲＡＭメモリを特定用途集積回路（ＡＳＩＣ）の中に埋込む。フラッシュメモリシステムは、個々のフラッシュマクロの組及びフラッシュマクロにアクセスするためのフラッシュメモリコントローラ１３２を備えるように構成されたフラッシュメモリ列１３０を含む。フラッシュメモリコントローラは、フラッシュマクロの一つへ、同時にフラッシュマクロの他の一つから読出している間に、書込むための読出し間書込みユニット１４４，１４６を含む。フラッシュメモリコントローラは、また、プログラム可能な待機状態レジスタ１３８及びフラッシュメモリ列の異なる部分のための別々のパスワードを提供するパスワードレジスタ１４０を含む。 （もっと読む）

【課題】ブートローダは、他のデータ及びプログラムが、より適切にアクセスされることができる下位のメモリの中に記憶されることができるような、上位のメモリに交換されるフラッシュメモリシステムを提供する。
【解決手段】フラッシュメモリセルをハイメモリロケーションおよびロウメモリロケーションに区分するための手段が設けられたフラッシュメモリセル及びフラッシュメモリコントローラ１３２を含む。フラッシュメモリセルは、フラッシュメモリ空間の最下位のメモリアドレスで始まるブートローダを記憶する。区分するための手段は、ブートローダによって実行された動作が完了してしまった後にハイメモリロケーションとロウメモリロケーションを交換するための手段を含む。メモリ交換ユニット１４９は、ブートローダによって実行される動作の完了に引続いてハイメモリおよびロウメモリを交換するために設けられる。 （もっと読む）

【課題】不正な電源断やデータ破壊を簡便かつ確実に検出することが可能なメモリシステムを提供する。
【解決手段】実施形態のメモリシステムは、揮発性の第１の記憶部と、不揮発性の第２の記憶部と、データ管理部と、復元制御部と、を備える。前記データ管理部は、前記第１の記憶部に記憶されている前記管理テーブルの更新前後の差分情報である差分ログを並列書き込み処理によって多重化して前記第２の記憶部に記憶させた後、書き込み単位分の所定データを最終書き込み単位分データとして多重化して前記第２の記憶部に記憶させる。前記復元制御部は、前記第２の記憶部に記憶された差分ログおよび前記最終書き込み単位分データのデータ記憶状態に基づいて、前記差分ログを前記第２の記憶部に記憶させる際に不正電源断が発生したか、または前記第２の記憶部でデータ破壊が発生したかの状態判断をシステム起動時に行う。 （もっと読む）

【課題】効率的に不揮発メモリへの記録処理を行うこと可能な通信装置およびＩＣカード、通信システムを提供する。
【解決手段】通信システムはＩＣカードと通信装置とを有する。ＩＣカードは、揮発メモリと、不揮発メモリと、アプリケーションを実行する演算処理手段とを備える。通信装置は、前記ＩＣカードに電力を供給する電源部と、前記電源部の電池残量に関する情報を出力する電源管理手段と、前記電池残量に関する情報に応じて前記揮発メモリあるいは前記不揮発メモリに情報を記憶するように制御する制御コマンドを前記ＩＣカードに送信するように制御する制御手段とを有する。前記演算処理手段は、前記制御コマンドを受信すると、前記アプリケーションの実行により生成された情報を前記揮発メモリあるいは前記不揮発メモリに記憶するように制御する。 （もっと読む）

【課題】 ランダムアクセス時間が早く、大容量、低コストかつ高セキュリティを保つメモリモジュールを提供する。
【解決手段】 ランダムアクセスメモリと、不揮発メモリと、ランダムアクセスメモリおよび不揮発メモリに接続され、ランダムアクセスメモリおよび不揮発モリへのアクセスを制御する制御回路と、を有する半導体装置であって、制御回路からランダムアクセスメモリへの読み出し要求のサイクル時間は、半導体装置の外部から制御回路への読み出し要求のサイクル時間よりも短く、制御回路は、半導体装置の外部から制御回路への読み出し要求のサイクル時間のうち、制御回路からランダムアクセスメモリへの読み出し要求のサイクル時間を除いた時間で、不揮発メモリからランダムアクセスメモリへのデータ転送を行うことを特徴とする。
【効果】 高速なデータの読み出しが可能な高セキュリティを保った大容量、低コストのメモリモジュールが実現できる。 （もっと読む）

【課題】プログラムをメモリに転送して動作させるマイクロプロセッサでは、通常動作と特殊動作で使用するメモリの容量が異なるが、メモリ全体に電力を供給していたので、消費電力が増大するという課題があった。本発明ではメモリの消費電力を低減することができるマイクロプロセッサを提供することを目的にする。
【解決手段】メモリを独立して電源が供給できる複数のメモリ領域に分割し、使用するメモリ領域にのみ電源を供給するようにした。マイクロプロセッサの消費電力を低減できる。 （もっと読む）

【課題】消費電力をより低減させる。
【解決手段】書き込みデータＤが高書き換えデータであるときにはＤＲＡＭに書き込みデータＤが記憶されるようＤＲＡＭを制御し（ステップＳ１００，Ｓ１１０）、書き込みデータＤが高書き換えデータでないときにはＲＲＡＭ書き込み要求信号と書き込みデータＤとをＳＳＤに送信し（ステップＳ１００，Ｓ１２０）、ＲＲＡＭ書き込み要求信号が入力されたＳＳＤのメモリコントローラは書き込みデータＤがＲＲＡＭまたはＳＲＡＭに記憶させられるようＲＲＡＭ，ＳＲＡＭを制御する。こうすれば、ＤＲＡＭに記憶されているデータが頻繁に書き換えられることになり、ＤＲＡＭのリフレッシュ動作の回数を低減して、消費電力の低減を図ることができる。 （もっと読む）

【課題】端末の要求に応じて実行されている一連の処理が途中で中断された場合であっても、適切に処理を再開可能なＩＣカードを提供する。
【解決手段】ＩＣカードは、電力を受信する電力受信手段と、端末と通信を行う通信手段と、所定の処理を実行するためのプログラムを記憶するプログラム記憶領域を有する第１の記憶手段と、前記記憶されたプログラムを用いて演算処理を行う処理手段と、前記演算処理が行われる際に用いられるワーク領域を有し、電力を受信できない場合であっても記憶内容を保持する不揮発モードと電力を受信できない場合に記憶内容を消去する揮発モードとを切り換えることが可能な第２の記憶手段とを備える。そして、端末から送信されたコマンドデータに含まれる設定情報に基づいて前記第２の記憶手段を前記不揮発モードあるいは前記揮発モードに設定するように制御する。 （もっと読む）

【課題】ＲＡＭの使用効率を向上させるデータ処理装置を提供する。
【解決手段】データ処理装置は、ＣＰＵ１０１と、電気的に書き換え可能な不揮発性メモリ１０７と、ＲＡＭ１０５と、ＲＡＭ１０５を、不揮発性メモリ１０７のプログラムをキャッシュするキャッシュメモリとして動作させる制御を行うキャッシュ制御部１０２と、不揮発性メモリ１０７を書き換えるための書き換えプログラムと書き換え用のデータとを格納するメモリとしてＲＡＭ１０５を利用し、当該書き換えプログラムを実行することにより不揮発性メモリ１０７を書き換える書き換えシーケンスを実行するフラッシュ書換部１０６と、キャッシュ制御部１０２およびフラッシュ書換部１０６を択一的に動作させる切換部１０４とを備える。 （もっと読む）

【課題】効率的にデータ転送を高速で行なうことのできるメモリシステムを実現する。
【解決手段】互いに属性の異なる情報を格納する第１および第２のメモリ（６０１，６０２）と、これらの第１および第２のメモリの記憶情報をそれぞれキャッシュする第３および第４のメモリ（６１１，６１２）と、これらの第１および第２のメモリと第３および第４のメモリの間のデータ転送を制御するコントローラを備える。第３および第４のメモリは、しきい値電圧以外の特性を利用して情報を不揮発的に格納する。 （もっと読む）

【課題】リード／ライトの高速化が図れるメモリシステムを提供する。
【解決手段】メモリシステムは、電気的にデータの消去、書き込みが可能なメモリセルを複数配設してなるフラッシュ型ＥＥＰＲＯＭからなる第１のメモリ１３−１，…，１３−ｎと、強誘電体メモリ，磁気抵抗メモリ，及び相変化メモリの何れかからなり、第１のメモリよりも小容量で書き込み速度の速い第２のメモリ１４と、第１及び第２のメモリ１３，１４を制御するコントロール回路１５と、外部との通信を行うインターフェース回路とを有する。第１のメモリ１３にはデータを記憶し、第２のメモリ１４にはデータを記憶するためのルート情報、ディレクトリ情報、データのファイル名称、データのファイルサイズ、データの記憶箇所を記憶するファイルアロケーションテーブル情報、及びデータの書き込み終了時間の少なくとも一つを記憶する。 （もっと読む）

【課題】ＤＤＲ−ＳＤＲＡＭの初期化に要する時間を好適に短縮する技術を提供する。
【解決手段】電子回路３１は、ＤＤＲ−ＳＤＲＡＭ３３より短いアクセス時間を有する内部メモリ４７と、不揮発性メモリ３２に記憶されたプログラムにしたがって、内部メモリ４７およびＤＤＲ−ＳＤＲＡＭ３３を利用して各種処理を実行する制御部４１と、制御部４１から、内部メモリ４７へのアクセスとＤＤＲ−ＳＤＲＡＭ３３へのアクセスとを切替える切替部５０とを備える。制御部４１は、不揮発性メモリ３２から、ＤＤＲ−ＳＤＲＡＭ３３を初期化するための初期化プログラムを読み込み、読み込んだ初期化プログラムを内部メモリ４７に格納し、内部メモリ４７に格納された初期化プログラムを用いてＤＤＲ−ＳＤＲＡＭ３３を初期化する。 （もっと読む）

【課題】外部メモリからイニシャルロードするプログラムに対して外部メモリ上の自由なマッピングを簡単な構成によって許容することができるデータプロセッサを提供する。
【解決手段】外部メモリからＲＡＭにイニシャルロードされたプログラムを実行するデータプロセッサに、所定のリセット指示に応答して、外部メモリから転送制御情報をリードし、リードした転送制御情報が示すアドレス情報に基づいて当該外部メモリからプログラムをダウンロードし、ダウンロードしたプログラムを前記ＲＡＭに転送し、この転送を完了した後に、前記中央処理装置へ前記所定のリセット解除を指示する、ブートローダコントローラを採用する。プログラムに対して外部メモリ上のマッピングに応じた転送制御情報を用意すればよく、プログラムに対して外部メモリ上の自由なマッピングを簡単な構成によって許容することができる。 （もっと読む）

【課題】フラッシュメモリのアクセス時間とＳＤＲＡＭのアクセス時間との整合を図り、大容量フラッシュメモリを含むメモリモジュールとコントローラを提供する。
【解決手段】フラッシュメモリと、ＳＤＲＡＭと、フラッシュメモリ及びＳＤＲＡＭの夫々のアクセスを制御し、外部からのストア命令に従って、ＳＤＲＡＭに記憶されるデータをフラッシュメモリに転送するための制御回路とそれに結合された複数の入出力端子を含む。制御回路は、ストア命令に従ってＳＤＲＡＭに記憶されるデータをフラッシュメモリに転送している間に、ＳＤＲＡＭからのデータ読出し命令が入力された場合において、そのデータ転送を中断し、読み出し命令に従ってＳＤＲＡＭに記憶されるデータを外部に出力するよう制御する。 （もっと読む）

【課題】メモリ寿命の長期化に有利なメモリ管理装置およびメモリ管理方法を提供する。
【解決手段】本発明の一態様に係るメモリ管理装置１は、第１メモリ８と不揮発性の第２メモリ９，１０とを含む混成メインメモリ２を統合的に管理するメモリ管理装置１であって、外部から前記混成メインメモリの解放位置を指定する論理アドレスに係る解放要求を受けた際、前記指定された論理アドレスと前記第１，第２メモリの物理アドレスとを関連付けたアドレス変換情報１３を参照し、前記解放要求のあった論理アドレスに対応するデータが存在する物理アドレスを確認し、前記第１メモリ８上に対応するデータがある場合にはそのデータを消去する。 （もっと読む）

【課題】不揮発性半導体メモリの寿命を延ばす。
【解決手段】本発明の一態様に係るメモリ管理装置１は、第１の半導体メモリと、第１の半導体メモリよりもアクセス可能上限回数の小さい不揮発性の第２の半導体メモリとのうちの少なくとも一方に記憶される各データの特性に基づいて生成され、当該各データの配置領域を決定するヒントとなる配置ヒント情報１４を管理する。メモリ管理装置１は、配置ヒント情報１４とメモリ使用情報１１とメモリ固有情報１２とに基づいて、書き込み対象データに対して第１の半導体メモリと第２の半導体メモリとのメモリ領域の中から、書き込み領域を決定する管理部１５を具備する。配置ヒント情報１４の生成は、オペレーティングシステムによって行われる。 （もっと読む）

【課題】メモリ・コントローラを、ＳＤＲＡＭとフラッシュ・メモリを内部に有するハイブリッド・メモリ・デバイスの一構成要素とする。
【解決手段】コントローラ３０８Ｂは、標準的なＳＤＲＡＭインターフェースを有するメモリ・デバイスがＳＤＲＡＭ３０４とフラッシュ３０６Ａ，３０６Ｂへのアクセスを与えることを可能にし、ＳＤＲＡＭアドレス空間の１つ以上の指定ブロック３２０Ａ，３２０ＢにおいてＳＤＲＡＭを無効にする。コマンド・プロトコルは、メモリ・ページをＳＤＲＡＭインターフェース・アドレス空間にマッピングし、フラッシュ・メモリを設けることを望む計算機において、１つのピン互換マルチチップ・パッケージと既存のＳＤＲＡＭとを交換することを可能とし、フラッシュにアクセスするためのソフトウェアの変更が行われる。 （もっと読む）

【課題】読み出し速度を向上した、不揮発性メモリ装置を含むメモリシステム及びその読み出し及び書き込み方法を提供する。
【解決手段】本発明のメモリシステムは不揮発性メモリ装置、前記不揮発性メモリ装置を制御するためのメモリコントローラ、及び前記メモリコントローラに含まれ、反復的に書き込み要請されたパターンを有するデータ（パターンデータ）を管理する仮想データインタフェースレイヤを含み、前記仮想データインタフェースレイヤは、前記パターンデータに対する読み出し要請がある場合に前記読み出し要請されたパターンデータを生成する。 （もっと読む）

【課題】ＣＰＵの初期化時間を短縮可能な数値制御装置の初期化方法及び数値制御装置を提供する。
【解決手段】数値制御装置１は、第１動作周波数よりも速い第２動作周波数とに切り換えて動作可能なＣＰＵ２Ａと、初期化するためのブートプログラムが格納されたＲＯＭ３と、このＲＯＭ３とＣＰＵ２Ａ，２Ｂとを接続するバス５と、このバス５に介装され複数のＣＰＵ２Ａ，２ＢとＲＯＭ３との信号伝達を調停可能なバス調停回路６とを有し、ＣＰＵ２Ａの起動時に、ＣＰＵ２Ａとバス調停回路６を第１動作周波数で起動させ、次に、バス５とバス調停回路６を介してＲＯＭ３からブートプログラムを読み込んでＣＰＵ２Ａのキャッシュメモリ１０に格納し、ＣＰＵ２Ａの動作周波数を第１動作周波数から第２動作周波数に切り換え、ＣＰＵ２Ａの動作周波数の切り換えに応じて、バス調停回路６の動作周波数を第１動作周波数から前記第２動作周波数に切り換える。 （もっと読む）

【課題】高速読み出し、書き込みが可能な大記憶容量のＲＯＭとＲＡＭを含むメモリシステムを提供する。
【解決手段】不揮発性メモリ（ＣＨＩＰ１）、ＤＲＡＭ（ＣＨＩＰ３）、制御回路（ＣＨＩＰ２）、情報処理装置（ＣＨＩＰ４）を含むメモリシステムを構成する。予めＦＬＡＳＨのデータをＳＲＡＭおよびＤＲＡＭへ転送させて高速化を図る。不揮発性メモリ（ＦＬＡＳＨ）とＤＲＡＭ（ＣＨＩＰ３）間のデータ転送は、バックグランドで行えるようにする。これら複数のチップからなるメモリシステムを、各チップが相互に積層して配置され、ボールグリッドアレイ（ＢＧＡ）やチップ間のボンディングによって配線されたメモリシステム・モジュールとして構成する。Ｆｌａｓｈのデータをコピーできる領域をＤＲＡＭに確保し、電源投入直後あるいはロード命令により、予めＤＲＡＭへデータを転送しておくことで、ＤＲＡＭと同程度の速度でＦＬＡＳＨのデータを読み出すことができるため、携帯機器の高性能化、高機能化が図れる。 （もっと読む）