【課題】 ライブロックが発生しないようにしたスレーブ装置と、ライブロックが発生する危険性はあるが、優先順位が高いマスタ装置が優先的に使用できるスレーブ装置とを混在させたバスシステムを提供する。
【解決手段】 バスアービタ3は、複数のマスタ装置がバス使用要求があった場合、固定的に定められている優先順位に従ってバス使用権を与えるマスタ装置を決定する。スレーブ装置2-1〜2-nの内、一部のスレーブ装置は、或るマスタ装置1-iから処理要求が送られてきたとき、他のマスタ装置1-jからの処理要求に従った処理を実行中であれば、そのマスタ装置1-iのマスタ番号を保持しておき、上記処理要求に従った処理が完了した後、保持しているマスタ番号に従って、次に優先的に処理要求を受け付ける優先マスタ装置を決定する。 （もっと読む）

【課題】 ＤＭＡ発行メカニズムを効率化するための方法及び／又は装置を提供する。
【解決手段】
プロセッシングエレメントからのストリーミングＩＤを用いたダイレクトメモリアクセスリクエストコマンドの発行システム１００である。この発行システム１００は、バス１３０と、メモリコントローラ１２２と、バスインターフェースユニット１１６，１１８，１２０を有し、ＢＩＵ段は、前記バス手段と前記ＤＭＡＣ手段との間に接続される。また、メモリコントローラ１２２は、いずれのコマンドをコマンドバスリクエストとして展開するか否かを決定し、この決定は、スロット変更、ストリーミングＩＤ、及び前記コマンドの新旧の少なくとも一つを要素とする発行ポリシーの関数としてなされる。 （もっと読む）

デジタル・カメラ内のメモリ・アクセス帯域幅が、各リクエスタに「スナップショットあたりトークン」（ＴＰＳ）値を割り当てることによって、いくつかのリクエスタの中において割り付けられる。各リクエスタは、ＤＭＡエンジンとＤＭＡエントリ・キューを有する。リクエスタが、メモリにアクセスすることを望む場合、ＤＭＡエントリが、リクエスタのＤＭＡエントリ・キューにプッシュされる。アービタが、ＴＰＳ値を使用して、「スナップショット」に組み込まれるＤＭＡエントリを様々なキューから選択する。次いで、アービタは、メモリにアクセスする際にメモリ・アクセス・オーバーヘッドが低減されるようにサービスする順序でスナップショットからＤＭＡエントリを選択する。スナップショットのすべてのＤＭＡエントリが処理された後でのみ、エントリの別のスナップショットが選択される。キューをサービスする最大レイテンシは、各キューにタイム・アウト値（ＴＯＶ）を割り当てることによって制御される。キューがタイム・アウトする場合、そのキューは、サービスの順序が繰り上がる。
（もっと読む）

マルチバーストメモリアクセスを処理するプロトコルはハードウェアレベルで実現することができる、またはハードウェア設計の間に評価して選択することができる。適切なバーストプロトコルは、バーストタイプ（３０）及び現在のバスマスター（１２または１４）の識別情報のようなバースト特性に基づいて選択することができる。これによって、例えばスレーブは複数のエラープロトコルをマルチマスターシステムオンチップ（ＳｏＣ）においてサポートすることができる。または、異なるバースト処理プロトコルを使用する種々のマスターとのインターフェース接続を行なう機能を備えるスレーブを設計することができる。プログラム可能な制御レジスタのような入力、コンフィグレーションピンまたはコンフィグレーション変数をスレーブまたはスレーブインターフェースブロック（例えば、メモリコントローラ（３６））の一部分に供給して、別のバーストプロトコルの実行を容易にすることができる。バーストリクエストをマスターから受信すると、リクエストされたバーストに対応するバースト特性を求め、複数のバーストエラープロトコルの一つをバースト特性に基づいて選択する。次に、選択されたバーストエラープロトコルに従ってバーストリクエストを処理する。
（もっと読む）