【課題】 シリアルバスシステムにおけるリードレイテンシーの異なる複数の宛先に対する複数のリードリクエストが混在しても、各宛先に対するリードリクエストが円滑に処理されていくようにする。
【解決手段】 リクエストバッファー４３は、所定の数のリクエストをキューイング可能であって、リクエストの宛先ごとに未処理リードリクエストの数の上限値を設定されている。調停部４２は、新たなリードリクエストが受け付けられると、受け付けられたリードリクエストの宛先を特定し、特定した宛先についてのリクエストバッファー内の未処理リードリクエストの数が、特定した宛先についての上限値に到達している場合には、特定した宛先より優先度の低い宛先についての上限値を低くした上で、特定した宛先についての上限値を高くする。 （もっと読む）

【課題】情報間の順序を保証しつつ相互結合網の性能低下を抑制する相互結合網制御システム及び方法を提供すること。
【解決手段】本発明にかかる相互結合網制御システムは、相互結合網２と、順序保証バッファ３と、順序情報制御部４と、読出制御部５とを有する。相互結合網２は、複数の入力ポートと複数の出力ポートとを有し、入力ポートから入力された情報を、情報の出力先である出力ポートに出力する。順序情報制御部４は、入力ポートに入力される情報に対し、情報の出力先である出力ポート毎に、情報の読出順序を定める順序情報を付与する。順序保証バッファ３は、出力ポートから出力された情報を蓄積する。読出制御部５は、順序保証バッファ３に蓄積された情報を、順序情報により定められる順序にしたがって読出す。 （もっと読む）

【課題】 データ転送のスループットの向上を図りながらも、各バスマスタがバス使用許可を取得するまでの待ち時間を極力短縮でき、かつ、バス使用効率の向上を図ることができるバス調停装置を提供する。
【解決手段】 バスマスタは、リード／ライトを行うデータのサイズを示すサイズ信号（例えばＣＤＳＺ）を与える。ステートマシン１５５は、サイズ信号に応じた数のバスサイクルを与えるので、バスマスタは、データを連続してリード／ライトできる。バスマスタが要求したサイズに応じた数のバスサイクルを単位として、必ず調停動作が行われる。サイズ信号はバスマスタが発行するので、データ転送に必要充分なサイズ情報の発行が可能であり、そうすると、ステートマシン１５５は、バスサイクルの最適な数を設定できる。 （もっと読む）

組込みシステムにおいて、複数のデータ要求装置と、複数のデータソースと、データ要求装置及びデータソースを相互接続するバスファブリックとがあり、バスファブリックが複数のバスコンポーネントを備える。バスコンポーネントと関連付けられたデータソース及び調停装置のうちのいくつか又は全ては、競合するデータバーストのうちの第１のデータバーストを選択すること、第１の選択されたデータバーストのクリティカル部分の長さを判定すること及び選択されたデータバーストのクリティカル部分を処理することによりデータバースト間の競合を解決する。次に、競合するデータバーストのうちの第２のデータバーストが選択され、第２の選択されたデータバーストのクリティカル部分の長さが判定され、第２の選択されたデータバーストのクリティカル部分が選択されたデータバーストの非クリティカル部分の前に処理される。
（もっと読む）

【課題】本発明は、複数のＣＰＵからの複数のリソースに対する要求を要求順序に従ってその応答を調停するタイミング調整装置、タイミング調整方法、タイミング調整プログラム及び記録媒体に関する。
【解決手段】画像処理装置１は、アービタ回路２１が、２つのＣＰＵ３ａ、３ｂが所定の実行順序で２つのブロック回路２２ａ、２２ｂに対して発行するリード要求の要求順を取得し、該アクセス要求に対する各ブロック回路２２ａ、２２ｂからＣＰＵ３ａ、３ｂへの応答を監視して、各ブロック回路２２ａ、２２ｂからの応答を、各ＣＰＵ３ａ、３ｂから各ブロック回路２２ａ、２２ｂへのリード要求順と一致する順序にタイミング調整してＣＰＵ３ａ、３ｂに送る。したがって、ブロック回路２２ａ、２２ｂからの応答速度に差があって応答順序が入れ替わっても、ＣＰＵ３ａ、３ｂに、予め設定されている実行順序で確実にライト要求を発行させることができる。 （もっと読む）

【課題】複数のバスマスターが同一の資源にアクセスするコンピュータ装置において、いずれのバスマスターも該資源にアクセスしない無駄なタイミングの発生を抑制して、装置全体としての動作効率を向上させることができるバスマスターシステムを提供する。
【解決手段】本発明に係るバスマスターシステム１は、複数のバスマスター１０〜１５と、複数のバスマスターによって共有されるコンピュータ資源１７と、複数のバスマスターの各々に対応し、コンピュータ資源にアクセスしようとするバスマスターがデータを記録するフラグ２０〜２５と、固定タイミングに該当するバスマスターに対応するフラグにデータが記録されていれば該バスマスターにコンピュータ資源へのアクセスを許可し、記録されていなければ該バスマスター以外のバスマスターにコンピュータ資源へのアクセスを許可する調停装置１６とを有する。 （もっと読む）

【課題】デバイスによるメモリへのデータ書き込みと、ＣＰＵによるメモリへのデータ読み出しの順序性を保証する。
【解決手段】割り込み処理装置１はＰＣＩバス（Ｌ１〜Ｌ６）を介してデバイス３から出力される書き込みデータを格納し、デバイス３から出力される割り込み通知に基づいて前記書き込みデータをメモリ４に書き込み、書き込み終了後にＣＰＵ５へ割り込み通知を行う。 （もっと読む）

【課題】適切なデッドライン保証を行えるバスマスタ装置を提供する。
【解決手段】バススレーブ装置に対してバスを介してデータ転送を行うバスマスタ装置において、残り転送時間格納手段がデータ転送手段によりデータ転送を完了させるまでの残り時間を示す第１の残り時間を格納する。算出手段が、残り転送量、目標時間、及び、目標転送量に基づいて、第２の残り時間を算出手段で算出し、第２の残り時間が第１の残り時間より小さい場合に、残り転送時間格納手段における前記第１の残り時間を前記第２の残り時間により更新する。また、前記第１の残り時間と前記第２の残り時間との差分情報を、時間量削減量格納手段に格納する。データ転送手段による目標転送量のデータ転送が完了した直後に更なるデータ転送を行う場合は、残り転送時間格納手段の初期値として、更なる目標時間と差分情報との和が格納される。 （もっと読む）

【課題】 ＲＯＭからＲＡＭにプログラムを書き込みＲＡＭプログラムをＣＰＵが実行するデータ転送装置の高速起動，高速実行。
【解決手段】 ＣＰＵ１がＲＯＭ４からプログラムの読み出しを行っている最中にＲＯＭ４のプログラムをＲＡＭ３に転送するプログラム転送１０２を設け、ＣＰＵ１からのＲＡＭ３への読み書きとプログラム転送１０２からのＲＡＭ３への書き込みを調停する第１調停１０３を設けた。第１調停１０３で、ＣＰＵ１からのＲＡＭ３への読み書きを保留する。更に、ＣＰＵ１がＲＯＭ４からプログラムの読み出しを行っている最中に、プログラム転送１０２によるＲＯＭ４のプログラムをＲＡＭ３に転送するためのＲＯＭ４の読み出しを調停する第２調停１０４を設けた。 （もっと読む）

【課題】ＣＰＵの割り込み処理を早期に実行させることが可能な技術を提供する。
【解決手段】バスマスタ１〜４にはＣＰＵが含まれている。バスマスタ１〜４のそれぞれは共通のバスＢＵＳＳを利用してバススレーブ５，６にアクセスする。バスアクセス調停回路７は、バスマスタ１〜４におけるバスＢＵＳＳに対するアクセス要求を調停する。割り込みコントローラ８は、割り込み要求が通知されると、ＣＰＵに対して割り込み処理の実行を通知するとともに、当該ＣＰＵのアクセス要求を優先して受け付けることを要求する優先処理要求信号ＰＰＲをバスアクセス調停回路７に出力する。バスアクセス調停回路７は、優先処理要求信号ＰＰＲが入力されると、ＣＰＵのアクセス要求を他のバスマスタ２〜４よりも優先して受け付ける。 （もっと読む）

【課題】マスタ装置に負荷をかけずに、アクセス要求の処理順序を保証するバス制御装置を提供する
【解決手段】前記複数のアクセス要求と、各アクセス要求の前記相異なるマスタ装置間で一意な順序を定める順序情報とを対応付けて保持するマスタキュー部１１、及びスレーブキュー部１２、前記複数のアクセス要求を、前記順序情報によって定められる順序で順次選択する順序制御手段１３と、前記複数のアクセス要求を、前記選択された順序で前記スレーブ装置の一つへ発行するアクセス手段１２１Ｘ、１２１Ｙ、１２１Ｚとを備える。 （もっと読む）

【課題】ネットワーク装置に、共有メモリに一定遅延時間でアクセスする必要があるローカルバスマスタが存在する場合であっても、当該ローカルバスマスタが確実に共有メモリに一定遅延時間でアクセスすることができる。
【解決手段】ローカルバス７とこのローカルバス上に設けられた共有メモリ４と前記ローカルバス上に設けられ各々ローカルバスアクセス権が与えられると前記共有メモリにアクセスでき少なくとも一が前記共有メモリに一定遅延時間でアクセスする必要がある複数のローカルバスマスタ１，２，３とを具備するネットワーク装置におけるローカルバスアクセス権付与方式において、スケジューリング手段５により、前記複数のローカルバスマスタに、一定の順番に、一定時間毎に、一定の時間だけローカルバスアクセス権を割り振る。 （もっと読む）

【課題】 実時間性の要求される処理を実行するデバイスが複数存在する場合においても、それらの全てのデバイスについて、バス使用要求が発生してから制限時間内にバスを使用した処理を実行させる。
【解決手段】 第１カウンタ３１および第２カウンタ３２は、単位処理時間を繰り返し計時する。制御部５０は、バス使用要求ＲＱｋの発生元のバスマスタにバスの使用許可ＧＲｋを与える手段であり、複数のバスマスタ＃ｋのうち高優先度バスマスタについては、各単位処理時間において、各高優先度バスマスタのバス使用時間が各高優先度バスマスタについて予め定められたバス使用時間上限値を越えないことを限度として、優先的にバスの使用を許可する。 （もっと読む）

【課題】複数のバスマスタからのバス獲得要求のうち、第１のバスマスタのデータ転送効率が確約されるように調停することができるバスアービタを得る。
【解決手段】第１のバスマスタに相当するデバイスのスキャナ３は、一定速度で原稿をスキャンし、次々とラスタ形式でシステムバス上のメモリ２に一定量の画像データを転送する。システム制御部４は、スキャナ３、通信系デバイスであるＩＥＥＥ１３９４（５）と通信を行い動作状態に関する各コマンド、ステータスのやりとりを行う。本構成において、バスアービタが適用されている装置で特定の事象が発生することにより発生する第1のバスマスタからのバス獲得要求が存在する場合に、事象の発生を検出して事象発生信号として出力し、事象発生信号を受け、第１のバスマスタ以外のバスマスタからのバス獲得要求に対して、特定の事象が発生してない通常の場合より、バス使用権を与える頻度を制限する。 （もっと読む）

【課題】複数の演算処理装置からのアクセス要求の実行が、際限なく待たされることを抑制することができるアクセス調停回路を提供する。
【解決手段】複数の演算処理装置からのアクセス要求を受信するアクセス順序制御部３１と、複数のアクセス要求を記憶するアクセス要求記憶部３２と、複数のアクセス要求にそれぞれ優先順位を付与してアクセス要求記憶部３２に当該優先順位の順番に記憶させる優先順位付与部３３と、アクセス要求記憶部３２により、アクセス要求が新たに記憶される場合、当該新たに記憶されるアクセス要求の優先順位に基づいて既に記憶されているアクセス要求の優先順位を動的に変化させる優先順位変更部３４とを備え、アクセス要求記憶部３２は、複数のアクセス要求を記憶順にメモリコントローラ４を介してメモリ５へ送信するようにした。 （もっと読む）

【課題】 １回のＤＭＡ転送要求で転送されるデータ列に、圧縮データと非圧縮データとを混在させることができるＤＭＡコントローラを提供することである。
【解決手段】 ＤＭＡＣ４は、ＤＭＡ転送要求ごとに、転送元データをＤＭＡ転送する。１回のＤＭＡ転送要求で転送される転送元データは、１または複数のブロックからなり、ブロック単位で圧縮データと非圧縮データとが混在可能である。ＤＭＡＣ４は、圧縮データを伸張する伸張回路４８を含み、圧縮データについては、伸張回路４８による伸張を行いつつ、転送先へ転送し、非圧縮データについては、伸張回路４８による伸張を行うことなく、転送先へ転送する。 （もっと読む）

一実施形態では、スイッチは、相互接続に結合されるように構成される。スイッチは、複数の記憶域及び複数の記憶域に結合されたアービタ制御回路を備える。複数の記憶域は、複数のエージェントにより送信された複数の要求を格納するように構成される。アービタ制御回路は、複数の記憶域に格納されている複数の要求の間のアービトレーションを行うように構成される。選択された要求は、アービトレーションの勝者であり、スイッチは、選択された要求を複数の記憶域のうちの１つから相互接続上に送信するように構成される。他の実施形態では、システムは、複数のエージェント、相互接続、エージェントと相互接続とに結合されたスイッチを備える。他の実施形態では、方法が考察される。
（もっと読む）

【課題】 競合する複数のＤＭＡ要求の調停をするに際し、ＤＭＡ実行順序を決定するための比較情報を減少させ、調停回路の回路規模を減らすとともに、制限時間内にＤＭＡ転送を行う。
【解決手段】 各ＤＭＡ要求コア１０１，１０２，１０３からＤＭＡ要求を行う際に、ＤＭＡ転送の内容（転送開始アドレス、転送長、ＤＭＡ転送で格納又は読み出される対象資源、読み出し／書き込みの区別等）を表すＤＭＡ転送情報３１，３２，３３とともに、ＤＭＡ実行開始要求時刻情報２１，２２，２３を転送する。ＤＭＡ実行開始要求時刻は、ＤＭＡ実行終了要求時刻からＤＭＡ転送の所要時間を差し引いて得られ、アービタ装置１００に転送される。アービタ装置１００では、ＤＭＡ実行開始要求時刻を見ながらＤＭＡの実行順序を決定し、この順序に従ってＤＭＡが実行される。 （もっと読む）

【課題】柔軟で適切なバスのアービトレーションの実現と、装置構成の複雑化や装置コストの上昇等の回避とを、それぞれ両立させる。
【解決手段】共通バス１と、前記共通バス１を使用してデータ転送を行う複数のバスマスタＡ１〜Ｚと、各複数のバスマスタＡ１〜Ｚからの共通バス使用要求に対する調停を予め設定されている優先順位に基づいて行うバスアービタ２と、前記複数のバスマスタＡ１〜Ｚの一部である二つのバスマスタＡ１，Ａ２について、そのバスマスタＡ１，Ａ２によるデータ転送方式に応じたタイミングで、当該二つのバスマスタＡ１，Ａ２間の優先順位を入れ換える要求切換手段４とを備えて、データ転送処理装置を構成する。 （もっと読む）

【課題】 ライブロックが発生しないようにしたスレーブ装置と、ライブロックが発生する危険性はあるが、優先順位が高いマスタ装置が優先的に使用できるスレーブ装置とを混在させたバスシステムを提供する。
【解決手段】 バスアービタ3は、複数のマスタ装置がバス使用要求があった場合、固定的に定められている優先順位に従ってバス使用権を与えるマスタ装置を決定する。スレーブ装置2-1〜2-nの内、一部のスレーブ装置は、或るマスタ装置1-iから処理要求が送られてきたとき、他のマスタ装置1-jからの処理要求に従った処理を実行中であれば、そのマスタ装置1-iのマスタ番号を保持しておき、上記処理要求に従った処理が完了した後、保持しているマスタ番号に従って、次に優先的に処理要求を受け付ける優先マスタ装置を決定する。 （もっと読む）