【課題】ユーザの手間を軽減することが可能なデータ中継装置を提供すること。
【解決手段】データ中継装置１０００は、処理装置と入出力装置との間のデータの伝送を中継する。データ中継装置は、接続されている入出力装置のそれぞれに対して、当該入出力装置が有するリソースを表すリソース情報を取得するリソース情報取得部１００１と、接続されている処理装置により出力され、且つ、リソースの量を表すリソース量情報を含み且つ当該量のリソースを要求する旨を表すリソース要求を受け付けるリソース要求受付部１００２と、取得されたリソース情報に基づいて、リソース要求に含まれるリソース量情報が表す量のリソースを、当該リソース要求を出力した処理装置に対して割り当てるリソース割当部１００３と、処理装置と、当該処理装置に対して割り当てられたリソースと、の間のデータの伝送を中継するデータ中継部１００４と、を備える。 （もっと読む）

【課題】１つのＤＭＡコントローラが複数の処理手段に共用されるようになっているマイクロコンピュータにおいて、異なる処理手段に割り当てられた記憶領域同士の間でＤＭＡ転送が行われてしまう誤アクセスを防止する。
【解決手段】１つのＤＭＡコントローラ３７が２つのプロセッサエレメント（ＰＥ）１，２に共用されるマイコン４０には、記憶領域のうち、どの記憶領域がどのＰＥに割り当てられているかを示す割当テーブルを記憶するレジスタ４１が設けられている。そして、ＤＭＡコントローラ３７は、ＤＭＡ要求を受けると、その要求が示すデータ転送元の記憶領域が割り当てられているＰＥと、その要求が示すデータ転送先の記憶領域が割り当てられているＰＥとを、上記割当テーブルから特定して、その特定した両方のＰＥが一致していないと判定した場合には、データの転送処理（ＤＭＡ転送）を実施しないようになっている。 （もっと読む）

【課題】バスシステムが許容するトランザクション数の最大値の増大に伴う記憶容量の増大を抑制する。
【解決手段】トランザクション情報書込部５００が、リクエストが発行されるたびにリクエストに基づいてトランザクション情報を複数のトランザクション情報書込領域のうちのいずれかに書き込む。エントリ番号書込部５５０が、トランザクション情報が書き込まれるたびにリクエストに係るトランザクション処理を識別するためのトランザクション識別子に対応するＦＩＦＯメモリに対してトランザクション情報に係る領域情報を書き込む。エントリ番号読出部６００が、レスポンスが返送されるたびにレスポンスに係るトランザクション識別子に対応するＦＩＦＯメモリから領域情報を読み出す。トランザクション情報読出部６５０が、領域情報が読み出されるたびに領域情報の示すトランザクション情報書込領域からトランザクション情報を読み出す。 （もっと読む）

【課題】データ転送時間をより適切に制御することが可能なデータ転送制御装置を提供する。
【解決手段】データ転送制御装置は、複数の送信回路と複数の受信回路との間における転送データの転送を制御する。データ転送制御装置の調停回路は、第１の到達目標時間と第１の送信回路により第１の転送データが送信されてから現在までに経過した第１の経過時間との差である第１の演算値と、第２の到達目標時間と第２の送信回路により第１の転送データが送信されてから現在までに経過した第２の経過時間との差である第２の演算値と、を比較する。調停回路は、第１の演算値と第２の演算値のうち小さい方に対応する第１の転送データまたは第２の転送データの何れか一方を、先に転送し、残りの他方を、後に転送する。 （もっと読む）

【課題】マルチプロセッサをパイプライン化しつつ低コスト／高性能なプロセッサ間データ転送を実現すること。
【解決手段】Ｓｕｂ-ＣＰＵはコマンドにコマンド作成に用いたデータのアドレスとコマンドがメモリ内のものか否かのＩＤを含むデータを出力する。ＤＭＡ付ＦＩＦＯでは、入力データ制御部７０１は上流Ｓｕｂ-ＣＰＵから入力されたデータのＩＤ解析によりコマンドがメモリ内のものと判断すると該データからアドレスを削除し、コマンドがメモリ内のものでないと判断すると該データからコマンドを削除し、メモリにＤＭＡ転送する。また出力制御部７０５はＦＩＦＯ７０７が空くとメモリから上記データをＤＭＡ取得し、該データ内のＩＤ解析により該データがコマンドを含むと判断すると該データ内のコマンドをＦＩＦＯ７０７に出力し、アドレスを含むと判断すると該データ内のアドレスを用いてコマンドをメモリからＤＭＡ取得してＦＩＦＯ７０７に出力する。 （もっと読む）

【課題】リング状のデータ転送路において効率よくデータを転送する。
【解決手段】複数の通信モジュールのうち少なくとも一つの通信モジュールと接続され、接続された通信モジュールとの間でデータを入出力する少なくとも一つの入出力モジュールと、入出力モジュールと接続された通信モジュール以外の複数の通信モジュールの各々と接続され、接続された通信モジュールから入力されたデータを処理して処理されたデータを接続された通信モジュールに出力する複数の処理モジュールと、入出力モジュールから入力されたデータが設定順序で複数の処理モジュールにより処理されるべきデータかを判定する判定部と、設定順序で処理されるべきデータでない場合前記複数の通信モジュールが物理的に接続された順序でデータを転送する第１パスを介して、設定順序で処理されるべきデータである場合複数の通信モジュールが設定順序でデータを転送する第２パスを介してデータを巡回させるように第１パスと第２パスとを切り替える切替部とを備える。 （もっと読む）

【課題】複数のプロセッサに対する共有の入出力ポートを含むことにより、小型化及び製造コストの低下を図ったマルチプロセッサシステムを提供する。
【解決手段】マルチプロセッサシステム１００は、複数のプロセッサ３０と、複数のプロセッサ３０で共有される共有入出力ポート１０と、共有入出力ポート１０に通信路を介して接続される複数のネットワークコネクタ２０とを含み、ネットワークコネクタ２０の各々には、複数のプロセッサ３０のうちの一つ、又は複数のプロセッサ３０のうちの一部の複数のプロセッサ３０が接続される。 （もっと読む）

【課題】周辺機能部が、複数のローカルメモリに対してアクセスするのか、一部のローカルメモリに対してアクセスするのかを制御可能にする。
【解決手段】情報処理装置のアドレス空間における第１ローカルメモリ及び第２ローカルメモリについての定義情報と、ＣＰＵの動作モードとに基づいて、周辺機能部からの通信要求に対応する、システムバスから第１ローカルバス及び第２ローカルバスへのルーティングを制御可能なシステムバスコントローラ（３３）を設ける。また上記定義情報に基づいて、周辺機能部からの通信要求に対応する、第１ローカルメモリへのルーティングを制御可能な第１ローカルバスコントローラ（１３）と、上記定義情報に基づいて、周辺機能部からの通信要求に対応する、第２ローカルメモリへのルーティングを制御可能な第２ローカルバスコントローラ（２３）とを設ける。これによりローカルメモリへのアクセスの適正化を図る。 （もっと読む）

【課題】調停用の信号線を用いずに、メモリを共有する。
【解決手段】第一の判定部１１は、複数のプロセッサによって共有されるメモリと各プロセッサとを接続するバスの信号を監視することで当該バスが未使用であるか否かを判定する。バス権要求部１２は、第一の判定部１１によってバスが未使用であると判定された場合に、自装置が設けられているプロセッサがバスを介してメモリへアクセスするためのバス権を要求するバス権要求信号をバスに送信する。第二の判定部１３は、第一の判定部１１によってバスが未使用であると判定され、かつ、バス権要求部１２によって送信されたバス権要求信号のみがバスに送信されている場合に、バス権の取得が成功したと判定する。アクセス制御部１４は、第二の判定部１３によってバス権の取得が成功したと判定された場合に、自装置が設けられているプロセッサがメモリにアクセスするよう制御する。 （もっと読む）

【課題】長距離及び高周波数伝送が必要な場合に、振幅が減衰した信号とノイズを区別し、ノイズによる誤動作を防ぐ。
【解決手段】計算機モジュール１１０及びI/Oモジュール１２０の中継バッファ６００，６０１，６０２，６０３は、それぞれPCIeインターフェース１６１，１６２の信号振幅を判断して信号とノイズを区別し、出力信号のＯＮ／ＯＦＦを制御するノイズフィルタ回路を有する。I/O HUB３００及びPCIeスイッチ４００は、通信モードに応じて、中継バッファのノイズフィルタ回路の有効／無効を切り替え、通信速度が高速の時にはノイズフィルタ回路を無効にする。ケーブル抜去検出回路１１５，１２５は、PCIeケーブル１５１の抜去をI/O HUB３００及びPCIeスイッチ４００に通知し、PCIのグリッチによるノイズによる誤作動を抑止する。 （もっと読む）

【課題】周辺装置を複数のCPU間で共有するためにCPUと周辺装置を分散してネットワークに接続したシステムにおいて、CPUや周辺装置をネットワークに接続するブリッジの回路規模を削減する。
【解決手段】複数の周辺装置109を複数のCPU101の任意の1つに接続する、イーサネットを介したPCIエクスプレススイッチ104は、複数の上流及び下流PCIエクスプレス-ネットワークブリッジ105、108と、イーサネットスイッチ106と、システムマネージャ107とから構成される。各上流及び下流PCIエクスプレス-ネットワークブリッジ105、108は、PCIエクスプレスバスを終端するPCIエクスプレスアダプタと、イーサネットスイッチ106との間のリンクを終端するネットワークアダプタと、TLPをそのあて先が接続するブリッジのMACアドレスをあて先とするフレームにカプセル化して送受信する制御部とを備える。 （もっと読む）

【課題】複数の処理モジュールがリング状のバスに接続されたデータ処理装置において、異なる順番で処理する複数のパイプライン処理を複数の処理モジュールに設定する場合、処理順序を変更した場合でも、複数のモジュールとその間のバスを流れるデータ量を調節し、効率的なデータ処理が可能となるデータ処理装置を提供する。
【解決手段】パイプライン処理上で後段のモジュールがデータを受信できるように、パイプライン処理上で前段のモジュールが自身の処理したデータの送信間隔を制御する。 （もっと読む）

【課題】開放形コアプロトコルを基盤とするバスシステムを提供する。
【解決手段】本発明はシステムオンチップにおけるバスシステムに関するものであって、さらに詳細にはＡＭＢＡプロトコルを基盤とするＩＰコアを開放形コアプロトコルに効果的に適用するためのバスシステムに関するのである。
本発明のバスシステムはＡＭＢＡプロトコルでデータ伝送状態を示すＨＲＥＡＤＹ信号をマスタ用とスレーブ用とで区分し、各々のＩＰコアのマスタブロックとスレーブブロックとに印加することによってマスタブロックが動作中にもスレーブブロックの動作ができるようにする。 （もっと読む）

【課題】ネットワーク内待ち時間の増大を防止する。
【解決手段】各々が同じ行に属する２つの他のルータ及び同じ列に属する２つの他のルータに接続されたインフラルータＲＴＲからなるマトリックスと、各々が同じ行または同じ列に属する他の２つのルータに２つの内部入力によって接続されており、ネットワークにデータを供給する外部入力を備える入出力ルータＩＯＲと、を備えるトーラスネットワークにおいて、前記各入出力ルータＩＯＲは、内部入力用のキューを有さず、且つ、前記入出力ルータＩＯＲに接続されたインフラルータＲＴＲのキューを管理するようにも構成されたアービターにより管理された外部入力に割り当てられたキューを備える。 （もっと読む）

【課題】 外部メモリへの効率的なアクセスが可能なマルチプロセッサを提供することである。
【解決手段】 ＣＰＵ５は、外部メモリインタフェース３に直接外部バスアクセス要求を発行する機能と、ＤＭＡＣ４に対してＤＭＡ転送要求を行う機能と、の両方を備える。従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 （もっと読む）

【課題】メッシュネットワークにおける通信のスループットを制限する。
【解決手段】固定パスをネットワークで確立されるように通信へ割り当てるステップと、前記通信を、メッシュセグメントを取るように識別するステップと、前記識別された通信にそれぞれのスループット割当量を割り当てて、これらの割当量の総計が、前記セグメントの公称スループット以下になるようにするステップと、前記ネットワークの入力で各通信のスループットを測定し、その割当量が達せられたとき、前記通信を一時的に停止するステップと、を備える。 （もっと読む）

【課題】従来の複数のデータ処理部がリングバスで接続されたデータ処理装置では、複数のプロセスの実行時に、通信路上のデータの格納場所であるパケットがすべて消費され、データ処理が停止してしまう（デットロック）状態に陥ると、全てのプロセスの破棄を行い、データのトラフィックに制限を加えてプロセスを再起動する必要が生じていた。
【解決手段】本発明は、データ処理部に対するリセット信号をそれぞれ独立に設ける。これにより複数のプロセスのうち、デッドロックを引き起こしている要因となっているプロセスや、他のプロセスと比べて処理が進んでいないプロセスや、優先順位の低いプロセス等に関係するデータパスのみリセットを行い、通信路上に空きデータパケットを生成する。これにより、課題を解決する。 （もっと読む）

【課題】 複数モジュールをリング状に接続した単一のデータ転送路上に、複数のデータパスを実現し、モジュールの利用順を柔軟に変更して処理が可能なデータ処理装置を実現する。
【解決手段】 複数モジュールをリングバスで接続する。外部からの入力端子を備えたモジュールは出力するデータのパスを切り換える手段を備え、データ転送路へ出力するデータにパス識別フラグを付加する。該モジュールは、パスを切り換えたデータをデータ転送路へと出力すると、後続のデータの出力をブロックし、切り換える前のパスにて処理されていたデータの処理が完了した通知を受けると、ブロックを解除する。 （もっと読む）

【課題】 データフローの分岐・統合、複数データフローの同時実行、処理モジュールの時分割多重処理等、複雑なデータフローを実現する。
【解決手段】 複数の通信部にてリングバスを構成する。通信部に処理モジュールを個々に接続し、通信部の入力部および出力部に処理データの論理的な接続を識別するための接続ＩＤを格納し、通信部からデータを出力する際、通信部の出力部に格納された接続ＩＤをデータに付加してリングバスに出力する。通信部の入力部では、入力されたデータに付加されている接続ＩＤを格納されている接続ＩＤと比較し、接続ＩＤが一致したデータを前記モジュールに取り込むことで、所望のデータフローを構成する。さらに、通信部に複数の接続ＩＤをセットすることで、処理モジュールの時分割多重処理や通信部の共有を実現する。 （もっと読む）

【課題】複数のプロセッサが周辺装置を共有しても、当該周辺装置に割り当てられたアドレス空間の重複に起因する誤動作を確実に防止し得るマルチプロセッサシステムを提供する。
【解決手段】マルチプロセッサシステム１は、複数のプロセッサとバスを介して接続されたアドレス変換部３５を有する。アドレス変換部３５は、複数のプロセッサのうちアクセス要求を発したプロセッサからのアドレス情報を共有メモリ空間内のアドレス情報に変換する。共有メモリ空間は、複数のプロセッサにそれぞれ対応する複数のアドレス領域を有している。アドレス変換部３５は、アクセス要求を発した当該プロセッサからのアドレス情報を、当該プロセッサに対応する当該アドレス領域内のアドレス情報に変換する。 （もっと読む）