【課題】高速データレートインタフェース。
【解決手段】デジタル制御データとデジタルプレゼンテーションデータの事前に選択されたセットを通信するための通信プロトコルを形成するために、共にリンクされるパケット構造を使用して、通信経路上、ホストとクライアントの間でデジタルデータを転送するためのデータインタフェース。前記信号プロトコルは、通信プロトコルを形成するパケットを生成、送信、及び受信し、デジタルデータを１つ又は複数のタイプのデータパケットに形成するように構成され、少なくとも１台が該ホストデバイスに常駐し、該通信経路を通して該クライアントに結合される、リンクコントローラによって使用される。インタフェースは、短距離「シリアル」タイプデータリンクでの、費用効果が高い、低電力の、双方向高速データ転送機構となる。 （もっと読む）

【課題】 複数の物理計算機から１つのＩ／Ｏデバイスを共有する場合のタグの競合を回避する。
【解決手段】 複数の物理計算機１５０−１〜１５０−ｎと、Ｉ／Ｏデバイス１６０が、Ｉ／Ｏスイッチ１００を経由して接続されたサーバ装置であって、複数の物理計算機が１つのＩ／Ｏデバイス１６０を共有する場合に、１つのＩ／Ｏスイッチ１００内部で第１の物理計算機１５０−１からＩ／Ｏデバイス１６０への要求パケットに含まれるタグを、Ｉ／Ｏデバイスで未使用の値に変換した後に、Ｉ／Ｏデバイスに転送し、該要求パケットのＩ／Ｏデバイス１６０から第１の物理計算機１５０−１への応答パケットに含まれるタグを、元のタグに戻すことにより、複数の物理計算機から１つのＩ／Ｏデバイス１６０を共有する場合のタグの競合の回避を実現する。 （もっと読む）

【課題】１本の信号線を用いて双方向のシリアル通信を行う通信システム及びそのデバイスを提供することを目的とする。
【解決手段】第１デバイス１１と第２デバイス１２間を１本の信号線で接続し、互いにレベルの異なる第１レベルと第２レベル、及び前記第１レベルと第２レベルの中間レベルを用いてシリアル通信を行う通信システムであって、第１デバイスは、第１レベルと中間レベルを繰り返すことで第２デバイスにクロックを送信し、第２デバイスは、受信したクロックの中間レベルの期間に第２レベルを出力するか否かで第１デバイスに情報を送信し、第１デバイスは、第２デバイスが情報を送信していない場合に、クロックの中間レベルの期間に第２レベルを出力するか否かで前記第２デバイス１２に情報を送信する。 （もっと読む）

【課題】マスターデバイスと複数のスレーブデバイスとがシリアルデータ通信を行う場合に、通信対象とするスレーブデバイスの指定時に生じる通信オーバーヘッドを削減すること。
【解決手段】クロック同期式シリアル通信装置は、クロック信号の周波数を調整するとともに、周波数が調整されたクロック信号およびデータ信号を出力するマスターデバイスと、前記マスターデバイスから出力されたクロック信号およびデータ信号を受信するとともに、受信したクロック信号の周波数を計測する複数のスレーブデバイスとを備え、
前記複数のスレーブデバイスは、それぞれ、識別用の周波数を保持し、計測した周波数と該識別用の周波数とが一致したか否かに応じて、前記マスターデバイスから出力されたデータ信号を保持または破棄する。 （もっと読む）

【課題】Ｉ２Ｃバスフリーズの原因となったスレーブ装置を速やかに特定する。
【解決手段】プロセッサ１００が主プロセッサ、プロセッサ１１０、１ｍ０が従プロセッサの場合に、主プロセッサがＩ２Ｃ通信を開始し、通信相手を指定するスレーブアドレスを送出したとき、従プロセッサ１１０、１ｍ０は、Ｉ２Ｃバスに流れているスレーブアドレスを取得しておく。従プロセッサ１１０、１ｍ０のいずれかに切り替わったときにＩ２Ｃバスがフリーズしていた場合、取得済みスレーブアドレスに基づいてバスフリーズ原因のスレーブ装置を特定する。また、特定したスレーブ装置のみに対してリセットをかけることで、Ｉ２Ｃバスフリーズから復帰する。 （もっと読む）

【課題】デバイスの組合せごとに必要な同期調整を行うことができる通信制御システムを提供する。
【解決手段】ネットワーク上に分散配置されたデバイス間の通信を制御する通信制御システムであって、ＣＰＵ側ブリッジとＩＯ側ブリッジとがネットワークを介して接続され、ＣＰＵ側ブリッジは、所属するグループのグループＩＤと接続されたデバイスのデバイス情報とを通知するＣＰＵ側通知手段１を含み、ＩＯ側ブリッジは、所属するグループのグループＩＤと接続されたデバイスのデバイス情報とを通知するＩＯ側通知手段２を含み、通知した情報を収集し、収集した情報に基づいてデバイスの組合せを決定し、決定したデバイスの組合せに応じた同期調整用の設定値を算出する同期設定値算出手段３と、算出した設定値に基づいて、デバイスの組合せにおける同期調整を行う同期調整手段４とを含む。 （もっと読む）

【課題】ＨＤＭＩ等のデジタルインタフェースにおいて大容量のデータ通信を可能にする。
【解決手段】ＤＤＣラインを構成する２本の信号ライン、つまりＳＤＡラインおよびＳＣＬラインを、Ｉ２Ｃ通信ラインとして用いる他に、高速データ通信ラインとしても用いる。この２本の信号ラインをＩ２Ｃ通信ラインとして用いる場合、ソース機器１１０、シンク機器１２０は、Ｉ２Ｃ通信部を２本の信号ラインに接続した状態となり、Ｉ２Ｃの双方向通信を行う。一方、この２本の信号ラインを高速データ通信ラインとして用いる場合、ソース機器１１０、シンク機器１２０は、差動高速ドライバ／レシーバを２本の信号ラインに接続した状態となり、双方向差動通信を行う。双方向差動通信を行う場合、時分割双方向通信を行うことで、全体としての伝送速度は片方向の２倍強必要とされるが、エコーキャンセラを用いた双方向構造よりも安価に実現できる可能性がある。 （もっと読む）

【課題】ウェイト数が異なる複数の記憶部に対してＣＰＵがアクセスする場合に、無駄なウェイトの発生を抑えつつ、複数の記憶部のいずれに対してもデータを読み出すことができる。
【解決手段】ＣＰＵ３がＲＡＭ２９からデータを読み出す場合に、読出部(読出・書込選択回路２１、アドレスデコーダ２３)はＣＰＵ３からの１回目の命令を保持し、ＣＰＵ３が２回目の命令をした場合に、読出部は保持している１回目の命令に基づいてＲＡＭ２９のメモリセルからデータを読み出して、ＲＡＭ用レジスタ２７を経由してＣＰＵ３へ転送する。従って、ＣＰＵ３がＲＡＭ２９からデータを読み出す際に、ＲＡＭ２９のウェイト数より小さいレジスタ２５のウェイト数に設定しても、ＲＡＭ２９からデータを読み出すことができる。 （もっと読む）

【課題】 転送データの信頼性向上ならびにエラー対処性能の向上を実現する。
【解決手段】 一実施形態は、外部機器から受信した信号をサンプリングする際のサンプリングクロックの位相シフト補正を行うホストコントローラ１０であって、前記サンプリングクロックの位相シフトが必要か判定し、位相シフトが必要な場合は、シフト方向に応じてカウンタ１０８をアップ／ダウンカウントする位相シフト判定部１０７と、前記位相シフトの変動範囲制限値を格納する制限値格納部１０９と、前記カウンタ値が前記位相シフトの制限値を超えているか判定し、超えている場合にエラーの通知を可能とし、超えていない場合に、前記カウンタ１０８のカウンタ値に応じて、前記サンプリングクロックの位相をシフトするシフト制限判定部１１０とを具備する。 （もっと読む）

【課題】バスマスタとバススレーブとの周波数の大小関係に依存せずにバスアクセスを行なうことが可能なマイクロコンピュータを提供すること。
【解決手段】ＣＰＵ１は、周波数が可変のクロック１で動作する。タイマ３は、クロック２で動作する。周波数変換論理回路１１は、メインバスを介してＣＰＵ１と接続され、周辺ＩＯバス１２を介してタイマ３と接続される。周波数変換論理回路１１は、クロック１の周波数がクロック２の周波数よりも高い場合は、周辺ＩＯバス１２側のバス制御信号の変化タイミングを示す同期信号１を用いてタイマ３へのバス制御信号を生成し、クロック１の周波数がクロック２の周波数よりも低い場合は、メインバス側のバス制御信号の変化タイミングを示す同期信号２を用いてＣＰＵ１へのバス制御信号を生成する。したがって、ＣＰＵ１とタイマ３との周波数の大小関係に依存せずにバスアクセスを行なうことが可能となる。 （もっと読む）

【課題】複数のデバイスを接続したＳＰＩバスを用いたデータ通信システムにおいて、それぞれのデバイスに最適な通信プロトコルを用いてデータ通信を可能にする。
【解決手段】データ通信装置は、マスターデバイスと、複数のスレーブデバイスと、その間を接続し、同期クロック信号に同期してマスターデバイスがスレーブデバイスへデータを送信するデータ送信バス又は同期クロック信号に同期してマスターデバイスがスレーブデバイスからデータを受信するデータ受信バスとの少なくともいずれか一方と、デバイス間を一対一に接続して通信実行を通知するチップセレクト線とを有する。スレーブデバイス毎の物理プロトコルを設定する通信ドライバと、マスターデバイスとスレーブデバイスとの間のシリアル通信を調停する通信マネージャを有する。チップセレクト信号線に対応させ、通信プロトコルを切り替えることで、最適な通信プロトコルを用いて通信することが出来る。 （もっと読む）

【課題】複雑な制御を要することなく２つの異なるインタフェース回路の一方のインタフェース回路での通信動作中に他方のインタフェース回路での通信動作が行われないようにする。
【解決手段】通信インタフェース装置は、第１の端子２０１に接続されたチップセレクト端子、第２の端子２０２に接続されたクロック端子、及び第３の端子２０３に接続されたデータ端子を有するＳＰＩインタフェース回路１０１と、第１の端子２０１に接続されたクロック端子、及び第３の端子２０３に接続されたデータ端子を有するＩ２Ｃインタフェース回路１０２とを備え、ＳＰＩインタフェース回路１０１で通信する場合は、第１の端子２０１に固定信号を入力し、第２の端子２０２にクロック信号を入力し、第３の端子２０３にデータ信号を入力し、Ｉ２Ｃインタフェース回路１０２で通信する場合は、第１の端子２０１にクロック信号を入力し、第３の端子２０３にデータ信号を入力する。 （もっと読む）

【課題】複数の装置間でメッセージを転送するためのインターフェースアーキテクチャおよびプロトコルを提供する。
【解決手段】アーキテクチャは、単一のメッセージフォーマットに従って複数のサービスメッセージを発生し、効率的な多重化プロトコルに従って複数の制御ポイントまたはサービスエンティティ間でサービスメッセージを転送するための能力を提供する。制御ポイントは端末装置上で動作するソフトウエアアプリケーションまたはデバイスドライバーであり得、サービスエンティティはモデムまたは携帯電話のような付属されたデータ通信装置上で動作するネットワークアクセスサービスまたはデバイスマネージメントサービスのような通信サービスであり得る。 （もっと読む）

【課題】情報処理装置と外部装置の夫々が異なる周波数変動範囲を有する周期信号で動作する場合であっても、同期信号（基準クロック）の周波数偏差に起因するホスト間接続の不具合を抑制する方法を提供する。
【解決手段】第１同期信号を生成する生成手段と、前記生成手段の生成した第１同期信号と外部装置から受信する第２同期信号から１つを選択する制御手段と、前記制御手段の選択した同期信号に基づいて前記外部装置と通信する第１通信手段との構成で実現する。 （もっと読む）

【課題】データを同期化させるクロック信号の許容される周波数の範囲を広げる。
【解決手段】実施形態によれば、データ同期化回路ＳＹＮＣ０は、データホールド回路ＢＬＣ０と、受信タイミング生成回路ＢＬＢ０と、更新タイミング調整回路ＢＬＥ０とを備えている。データホールド回路ＢＬＣ０は、クロック信号ＣＬＫ＿Ａ０に同期したデータＤＯＵＴ０を受信して、当該データＤＯＵＴ０がクロック信号ＣＬＫ＿Ｂに同期化されたデータＳＹＮＣ＿ＤＡＴＡ０を出力する。更新タイミング調整回路ＢＬＥ０は、受信タイミング生成回路ＢＬＢ０内のＤフリップフロップ２３０＿０，２３０＿１及び２３０＿２の値の更新のタイミングを、クロック信号ＣＬＫ＿Ｂに同期した更新イネーブル信号ＵＥ０に基づいて制限する。 （もっと読む）

【課題】第１の部分と、第１のドライバと補助コントローラとを有する第２の部分と、第１の部分、第１のドライバ及び補助コントローラに接続されたデータバスとを備えた信号処理システムを提供する。
【解決手段】システムの第１のモードにおいて、第１の部分に電源が投入され、第１の部分は第１のプロトコルを使用して第１のドライバと通信し、第１のプロトコルとは異なる第２のプロトコルを使用してデータバスを介して補助コントローラと通信し、第１のドライバは、第１の部分と補助コントローラとの間の通信に第２のプロトコルが使用されるときに第２のプロトコルを無視し、システムの第２のモードにおいて、第１の部分に電源が投入されず、ウェークアップコマンドを取得すると、第１の部分に電源が投入される。 （もっと読む）

【課題】 汎用ロジックＩＣのシフトレジスタを使ってＩ／Ｏポートを拡張すると共に、動作速度を向上させることができるＩ／Ｏ拡張回路を提供する。
【解決手段】 ワンチップマイコン１と汎用シフトレジスタＩＣ２との間で連続出力モードを持つクロック同期方式を用いて、ワンチップマイコン１から汎用シフトレジスタＩＣ２にシリアルデータ、同期クロック、ラッチタイミングの信号を送信し、汎用シフトレジスタＩＣ２では、汎用ロジックＩＣをカスケード接続した構成であり、受信した同期クロック、ラッチタイミングの信号に従って、シリアルデータを複数ビットのパラレルデータに変換するＩ／Ｏ拡張回路である。 （もっと読む）

【課題】クロック信号線及びデータ信号線以外に信号線を増やすことなく、シリアル通信の同期を可能とする。
【解決手段】クロック（ＣＬＫ）信号２０２及びコマンド（ＣＭＤ）信号２０３を供給する装置本体１００と、該装置本体にステータス（ＳＴＳ）信号２０４を供給する外部装置２０ｂとの間で、ＣＬＫ信号に同期してシリアル通信を行うときに、装置本体で、ＣＭＤ信号のレベルを変化させて通信の開始を通知し、外部装置では、ＣＭＤ信号から分岐したＣＭＤ割込み信号２０５のレベルの変化を検出して、通信の開始を判断する。 （もっと読む）

【課題】通信装置のクロック信号を停止させた休止状態から復帰するまでの期間を短縮する。
【解決手段】復帰処理を開始する一方の通信装置５は、自身のクロック信号が不安定な状態で、休止状態から復帰させる起動信号を送信する。一方の通信装置５は、自身のクロック信号が安定すると、当該クロック信号に基づくデータ送信が可能になったことを通知する送信可能信号を生成して送信する。他方の通信装置６は、起動信号を受信して自身のクロック信号が安定すると、当該クロック信号に基づくデータ送信が可能になったことを通知する送信可能信号を生成して送信する。複数の通信装置５，６の各々は、自らのクロック信号が安定し、相手の送信可能信号を受信すると、休止状態からの復帰処理を完了する。 （もっと読む）

【課題】ＩＣの起動時において、ＳＰＩ通信による誤動作を防止することが可能な電子機器の提供を目的とする。
【解決手段】マスターＩＣとスレーブＩＣとがＳＰＩ通信可能な電子機器であって、マスターＩＣとスレーブＩＣとは、別々の電源供給部により電源の供給を受け、スレーブＩＣは、確認信号を正常に受信した場合に、所定の返り値をマスターＩＣに返信する返り値返信手段を有し、マスターＩＣは、スレーブＩＣに対して確認信号を送信する確認信号送信手段と、確認信号によりスレーブＩＣから返信される返り値を判断し、返り値が所定の値になるまで確認信号送信手段に確認信号の送信を繰返させる返り値判断手段と、返り値が所定の値となった場合に、スレーブＩＣとの通信を許可する許可手段と、を有する。 （もっと読む）