【課題】インタリーブ動作を実行可能に構成され且つＬＭアドレススキャン動作を実行する半導体記憶装置における消費電力の削減、及び動作の高速化を図る。
【解決手段】複数のカラムのうちの少なくとも１つは、複数ビットのデータの書き込み動作の進行状況を示すＬＭフラグデータを記憶するためのＬＭカラムである。カラム制御回路の各々は、対応するメモリコアにＬＭカラムが存在するか否かを確認するためのＬＭアドレススキャン動作をする。そのＬＭアドレススキャン動作の結果をレジスタに格納し、その後の各種動作においては、前記データラッチ回路に保持されたデータが第１のデータである場合、そのメモリコアにおいて前記ＬＭカラムからＬＭフラグデータを読み出す動作を実行する一方、前記レジスタに保持されたデータが第２のデータである場合、そのメモリコアにおいて前記ＬＭカラムからＬＭフラグデータを読み出す動作を実行しない。 （もっと読む）

【課題】製造コストの低減に対して有利な情報処理装置及び半導体記憶装置を提供する。
【解決手段】実施形態によれば、ホスト装置と、前記ホスト装置にバスを介して接続された半導体記憶装置とを備える情報処理装置であって、前記ホスト装置は、メインメモリを備え、前記半導体記憶装置は、第１の論物変換テーブル及びデータを格納する不揮発性半導体メモリと、前記第１の論物変換テーブルの一部である第２の論物変換テーブルを格納する記憶部と、前記第２の論物変換テーブルを参照し前記不揮発性半導体メモリにアクセスする制御部とを備え、前記第１の論物変換テーブルの少なくとも一部が前記メインメモリ上にコピーされ、前記第２の論物変換テーブルに前記制御部がアクセスする論理アドレス又は物理アドレスが登録されていない場合、前記メインメモリ上の第３の論物変換テーブルの一部が前記第２の論物変換テーブルにコピーされる。 （もっと読む）

【課題】複数のメモリマクロを備え、かつメモリマクロへの入出力を並行して行なうことができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置１は、複数個のメモリマクロ２＿０〜２＿Ｎと、外部と接続される複数個の外部端子Ｐ０＿０〜ＰＮ＿３を備える。各外部端子Ｐ０＿０〜ＰＮ＿３は、対応するメモリマクロと接続される。 （もっと読む）

【課題】１つの実施形態は、例えば、不揮発性メモリデバイスの信頼性を改善できるメモリシステムを提供することを目的とする。
【解決手段】１つの実施形態によれば、不揮発性メモリデバイスとモニタ部と変更部とを有することを特徴とするメモリシステムが提供される。不揮発性メモリデバイスは、データを記憶する。モニタ部は、前記不揮発性メモリデバイスに対するデータの書き込み処理及び消去処理による前記不揮発性メモリデバイスの特性をモニタする。変更部は、前記モニタされた前記不揮発性メモリデバイスの特性に応じて、前記書き込み処理に要する時間が目標値に一致するように、書き込み動作とベリファイ動作とが交互に繰り返される前記書き込み処理における書き込み開始電圧の値と書き込み電圧の増加幅との少なくとも一方を変更する。 （もっと読む）

【課題】書き換え回数制限下での実効的な書き換え容量を増大したメモリシステムを提供する。
【解決手段】実施形態のメモリシステム１は、２ビット以上の所定ビット数の記憶容量のメモリセルを複数個有する不揮発性メモリ２と、前記メモリセルの書き換え回数を管理する書き換え回数管理テーブル４０を備える。実施形態のメモリシステムは、ホスト７からの書き込み要求に応じたビット数で前記メモリセルに書き込みを行い、前記書き換え回数管理テーブル４０が管理する前記メモリセルの書き換え回数が所定の回数を超えた後は、前記メモリセルを前記記憶容量に依存したグループに分割し、ホストからの書き込み要求に応じたビット数の前記記憶容量に対応する前記グループの前記メモリセルに書き込みを行うコントローラ３を備える。 （もっと読む）

【課題】 各種のデータ転送が可能な半導体記憶装置を提供する。
【解決手段】 メモリセルアレイ10は、複数の不揮発性メモリセルが配置されている。ＲＡＭ（Random Access Memory）30は、メモリセルアレイ10に書き込まれるデータ、又は読み出されたデータを保持する。制御部4は、ＲＡＭを用いた第１の動作モードと、ＲＡＭを用いない第２の動作モードを制御する。データ転送部17は、第２の動作モードにおいて、データの書き込み時、データバスDIRを介して入出力部40から供給されたデータをバッファ部12に転送し、バッファ部12に転送されたデータをエラー訂正部20に転送し、エラー訂正部20において、生成されたパリティデータをバッファ部12に転送する。 （もっと読む）

【課題】書き込みデータにおける値の偏りを平準化する際に要する時間を短縮する。
【解決手段】半導体記憶装置は、第１の値と、第２の値とのいずれかを示すデータを記憶するメモリセルを複数有するメモリアレイと、メモリアレイに記憶させたデータにおいて、第１の値の数と、第２の値の数とのいずれが多いかを判定する転送済データ判定部と、外部から入力されるデータのデータ量がメモリアレイへの書き込み単位に達するごとに、メモリアレイに書き込むデータにおいて、第１の値と、第２の値とのいずれの値が多く含まれているかを判定する書込データ判定部と、転送データ判定部の判定結果及び書込データ判定部の判定結果に応じて、各ビットの値を反転させた書き込みデータと、書き込みデータとのいずれかを選択してメモリアレイに記憶させる書込データ選択部を備えている。 （もっと読む）

【課題】メモリセルの状態を安定させることで信頼性を向上させることが可能なメモリシステムを提供する。
【解決手段】実施形態のメモリシステム１は、ワード線当たりのメモリセル群がｎ（ｎ≧２）ページ分の記憶容量を有する不揮発性メモリと、ホストが指定する論理アドレスと前記不揮発性メモリ上のデータの位置を指定する物理アドレスとの対応を示すアドレス変換テーブルを管理するランダムアクセスメモリと、前記アドレス変換テーブルを前記ランダムアクセスメモリから前記不揮発性メモリにコピーするデータ確定処理を実行する前に、同一のワード線に対応する前記ｎページへの書き込みの書き込み順序におけるページ数単位での最大距離以上のページ分のダミーデータを、有効データを書き込んだ前記不揮発性メモリに引き続き書き込むメモリコントローラとを備える。 （もっと読む）

【課題】ＳＬＣフラッシュメモリとＭＬＣフラッシュメモリとのそれぞれのメリットを状況に応じて得る。
【解決手段】実施の形態によるメモリシステム１は、ＭＬＣフラッシュメモリ１１２と、ブロック管理部１０２と、転記部（１０７、１０８および１０９）と、を備える。ＭＬＣフラッシュメモリ１１２は、ＳＬＣモードおよびＭＬＣモードのいずれでもデータの書込みが可能な複数のブロックを含む。ブロック管理部１０２は、有効データを格納しないブロックをフリーブロックとして管理する。転記部は、ブロック管理部１０２が管理するフリーブロックの数が所定の閾値Ｔｂｆ以下である場合、有効データを格納する１つ以上の使用ブロックを転記元ブロックとして選択し、転記元ブロックに格納されている有効データをフリーブロックにＭＬＣモードで転記する。 （もっと読む）

【課題】再利用しても特性の劣化なく良好に使用することができる不揮発性半導体メモリ装置及び再利用方法を提供する。
【解決手段】マトリックス状に構成されたメモリセルアレイの使用モードを示す情報を保持した情報保持手段と、複数ビットからなるアドレス信号に応じてメモリセルアレイの少なくとも読み出しアドレスを指定するための選択信号をメモリセルアレイに対して生成するデコーダと、情報保持手段の保持情報に応じてアドレス信号の複数ビットの少なくとも１ビットの論理値を固定し、その論理値の固定を行ったアドレス信号をデコーダに供給するモード設定手段と、を備える。 （もっと読む）

【課題】任意に２値書き込み領域と多値書き込み領域とを設けた上で、それぞれの領域に対して物理的な領域制限を必要とせず、不揮発性メモリの全てのブロックを有効に利用することが可能な不揮発性メモリコントローラを提供する。
【解決手段】フラッシュメモリ部１０３は、複数のメモリセルを含み、データの消去単位である複数の物理ブロックを含み、メモリセルは、それぞれ１ビット以上の情報を記録可能であり、その特性の劣化量は、記録する情報量に応じて異なり、コントローラ１０２は、フラッシュメモリ部１０３に対してデータの読み出し、書き込み、及び消去の制御を行う制御部１０８と、物理ブロック単位でメモリセルの劣化度合いを記録するための劣化度テーブル１１３とを備え、制御部１０８は、物理ブロックに対する消去のサイクル毎に、メモリセルに格納する情報量に応じてメモリセルの劣化度合いを劣化度テーブル１１３に記録する。 （もっと読む）

【課題】不良ブロックを含む物理ブロック群内の良ブロックを有効に活用して信頼性の高い不揮発性メモリ装置を提供する。
【解決手段】スワップ処理部は、管理テーブル１０３を参照して、すべての物理ブロックグループの中で、消去回数Ａよりも消去回数の多い物理ブロックを含む物理ブロックグループ４０１を検索する。さらに、不良ブロックを含む物理ブロックグループのうちで消去回数Ｂよりも消去回数の少ない物理ブロックを含み、かつその物理ブロックが良ブロックである物理ブロックグループ４０３を検索する。物理ブロックグループ４０１の物理ブロックと、物理ブロックグループ４０３の良ブロックである物理ブロックとを交換する。 （もっと読む）

【課題】複数の半導体記憶チップを備える半導体記憶装置において、各半導体記憶チップにおける使用可能な記憶領域の容量のばらつきに対応しながら、半導体記憶チップへの書き込み回数が増大するのを抑制しつつ、半導体記憶チップの故障に対応して信頼性を向上可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数の半導体記憶素子５８Ａ〜５８Ｆを備え、ホストからのデータの書き込みの要求に応じて、物理ブロックテーブルを参照して、所定の数以下のチャネルの各物理ブロックを使って論理ブロックを構成し、ページ単位の書き込み対象データと、所定の数以下の書き込み対象データを使って計算され当該所定の数以下の書き込み対象データの誤りを訂正するために使われる冗長情報とを、各々異なる半導体記憶素子５８Ａ〜５８Ｆに書き込むことによって、誤り訂正符号を構成する。 （もっと読む）

【課題】基板及び基板と交差する方向に沿って積層された複数のメモリセルを有するメモリブロックを具備した不揮発性メモリ装置の動作方法を提供する。
【解決手段】本発明の動作方法は、選択されたメモリブロックのサブブロックのうちで選択されたサブブロックからデータを読み出す段階、及び選択されたサブブロックの読み出しに応答して選択されたメモリブロックの各サブブロックを選択的にリフレッシュする段階で構成される。選択されたメモリブロックの各サブブロックは独立的に消去される。 （もっと読む）

【課題】データ保持性能を改善できる半導体記録装置を提供する。
【解決手段】複数のページによって構成される物理ブロックを複数有するフラッシュメモリ６ａ〜６ｅと、フラッシュメモリ６ａ〜６ｅに記録するデータを受け付ける外部インターフェイス部１と、データにパリティデータを付加し、第１のＥＣＣ符号を生成する第１のＥＣＣ生成部３と、フラッシュメモリ６ａ〜６ｅのページに第１のＥＣＣ符号に基づくデータを記録するデータ書き込み部５ａ〜５ｅと、ページに対する第１のＥＣＣ符号のシンボルの割り当てを制御するページシャフリング部２と、を備え、ページシャフリング部２は、第１のＥＣＣ符号のシンボルがグループを構成する物理ブロックにおける少なくとも２つのページ番号を有するページに割り当てられるように、第１のＥＣＣ符号のシンボルの割り当てを制御する。 （もっと読む）

不揮発性メモリにおけるデータエラーは、使用されると、またセル当たりに格納されるビットの密度が高くなると、必然的に増える。許容し得る品質を保証するために、在来のエラー訂正符号（「ＥＣＣ」）は統計的母集団の遠末端に至るまでの最大数のエラービットを訂正しなければならない。このメモリは、より少数のエラーで動作するけれどもストレージ密度がより低い第１の部分と、より高い密度で動作するけれどもストレージの堅固性がより低い第２の部分とを有するように構成される。データのグループを第２の部分に書き込んだ後に過多なエラービットが（遠末端に）生じたならば、そのデータは、より少数のエラービットを生じさせる第１の部分に適応的に再書き込みされる。好ましくは、そのデータは、初めに、再書き込みのためのソースデータを提供するために第１の部分の中のキャッシュにも書き込まれる。従って、遠末端のための訂正を必要としないより効率的なＥＣＣが使用され得る。
（もっと読む）

不揮発性メモリにおけるデータエラーは、使用されると、またセル当たりに格納されるビットの密度が高くなると、必然的に増える。メモリは、より少数のエラーで動作するけれども記憶密度がより低い第１の部分と、より高い密度で動作するけれども記憶装置の堅固性がより低い第２の部分とを有するように構成される。１つのエラー管理は、第２の部分へのコピー後のコピーの読み出しおよび検査を提供する。コピーが過多なエラービットを有するならば、第２の部分または第１の部分の中の別の位置において反復される。コピーの読み出しおよび検査は、そのサンプルだけを読み出すことによって加速される。サンプルは、それ自体のＥＣＣを有する、それがサンプリングしているコピーの中の最悪エラー率を表すと推定されるコピーのサブセットから選択される。一実施形態では、サンプルは、１つのグループの各マルチビットメモリセルの１つのビットから取られる。
（もっと読む）

【課題】管理データの読み出しを高速に行うことができる不揮発性半導体記憶装置を提供する。
【解決手段】２ビット以上を記憶する２次元配列のメモリセルと、メモリセルに記憶されたデータを読み出す読み出し手段と、を備え、メモリセルに記憶された２ビット以上のデータの内の１ビットは、１のしきい値電圧での読み出しで、記憶されたデータの論理が確定し、メモリセルに記憶された２ビット以上のデータの内の他のビットは、２以上のしきい値電圧での読み出しで、記憶されたデータの論理が確定し、不揮発性半導体装置１を制御するコントローラが管理する管理データは、前記１のしきい値電圧での読み出しで、記憶されたデータの論理が確定するメモリセルのビットに記憶され、前記読み出し手段は、前記１のしきい値電圧での読み出しで、記憶されたデータの論理が確定するメモリセルのビットの管理データを読み出した後に、他のビットのデータを読み出す。 （もっと読む）

メモリデバイスを有するシステムにおいて、あるイベントがシステム操作中に検出される。メモリデバイスは、そのイベントの検出に応じて、メモリデバイスの使用に起因する劣化を反転させるために加熱される。別のシステムにおいて、メモリデバイスは、そのシステムの別のメモリデバイス内でのデータアクセス操作と同時に使用に起因する劣化を回復させるために加熱される。第１および第２のメモリデバイスと連結されたメモリコントローラを有する別のシステムにおいては、データは、メンテナンス操作が第１のメモリデバイス内において必要であると決定することに応じて、第１のメモリデバイスから第２のメモリデバイスに退避される。 （もっと読む）