【課題】フラッシュメモリ装置において、メンテナンス中にリセットが発生した場合であっても、より確実に真の最新値を読み出すことにある。
【解決手段】第２のブロックＢ２への最新値のコピーが完了した後に、第１のブロックＢ１におけるブロック管理値を未使用状態とするとともに、第１のブロックＢ１のデータを消去するメンテナンスが実行される。このように、メンテナンス実行時には、第１のブロックＢ１のブロック管理値は、「＄ＦＦＦ０」から「＄ＦＦＦＦ」とされる。メンテナンス中に電源がオフ状態となるリセットが発生した場合には、ブロック管理値における「＄０」の桁が、１６進法における「１」〜「Ｅ」となる可能性がある。このように、ブロック管理値が１桁の「１」〜「Ｅ」と、３桁の「Ｆ」とで構成される場合には、その値を有するブロックからの最新値の読み出しが規制される。 （もっと読む）

【課題】フラッシュメモリ装置において、ブロック間で最新値をコピーしている間にリセットが発生した場合であっても、真の最新値を認識することにある。
【解決手段】ブロック管理値をアクティブ状態とする際に、ブロック管理値がブロック毎に異なるとともに順に大きくなるように設定される。例えば、ブロック管理値として第１のブロックＢ１には「＄１１１１」が、第２のブロックＢ２には「＄１１１２」が記憶される。このため、たとえ、アクティブ状態であるブロックが複数存在する場合であっても、ブロック管理値が大きいブロックの最新値を読み出すことで、真の最新値を読み出すことができる。 （もっと読む）

【課題】ガベージコレクション処理による処理負荷を軽減し、ガベージコレクション処理の処理時間を短縮する。
【解決手段】フラッシュメモリ１０は、予め定められたデータサイズ領域を示すページ単位でデータを書き込み可能な不揮発性記憶部１１と、不揮発性記憶部１１の指定された領域であって、複数のページを含む該指定された領域における有効データを一時記憶する記憶部１２と、不揮発性記憶部１１のページに有効なデータがあるか否かを示すアドレスマップ情報に基づいて、指定された領域における有効データを記憶部１２に記憶させた後に、記憶部１２に記憶された有効データを連続したページに書き込むガベージコレクション処理、及びガベージコレクション処理によって変更されたアドレスマップ情報を出力する処理を実行するコントロールロジック部１３とを備える。 （もっと読む）

【課題】ＳＬＣフラッシュメモリとＭＬＣフラッシュメモリとのそれぞれのメリットを状況に応じて得る。
【解決手段】実施の形態によるメモリシステム１は、ＭＬＣフラッシュメモリ１１２と、ブロック管理部１０２と、転記部（１０７、１０８および１０９）と、を備える。ＭＬＣフラッシュメモリ１１２は、ＳＬＣモードおよびＭＬＣモードのいずれでもデータの書込みが可能な複数のブロックを含む。ブロック管理部１０２は、有効データを格納しないブロックをフリーブロックとして管理する。転記部は、ブロック管理部１０２が管理するフリーブロックの数が所定の閾値Ｔｂｆ以下である場合、有効データを格納する１つ以上の使用ブロックを転記元ブロックとして選択し、転記元ブロックに格納されている有効データをフリーブロックにＭＬＣモードで転記する。 （もっと読む）

【課題】不揮発性メモリの記憶領域を消費することなく、読み出し不能なデータを管理できる半導体記憶装置、制御装置、及び半導体記憶装置の制御方法を提供する。
【解決手段】半導体記憶装置は、データを記憶する不揮発性メモリと、前記不揮発性メモリへのデータの書き込みと前記不揮発性メモリからのデータの読み出しとを制御する制御部とを備え、前記制御部は、データが有効であるのか無効であるのかを示す第１のフラグをデータに付加して誤り訂正処理を行うことにより生成された誤り訂正符号を前記データに付加して前記不揮発性メモリへ書き込む書き込み制御部と、前記データと前記誤り訂正符号とを前記不揮発性メモリから読み出し、有効及び無効の何れか一方に固定された第２のフラグを前記読み出されたデータに付加し、前記読み出された誤り訂正符号を用いた誤り訂正処理を前記第２のフラグが付加されたデータに対して行う読み出し制御部とを有する。 （もっと読む）

【課題】半導体メモリ装置のブロック併合方法を提供すること。
【解決手段】半導体メモリ装置のブロック併合方法によると、複数のデータが第１プログラム方式で少なくとも１つ以上の第１ブロックにプログラム（ｐｒｏｇｒａｍ）され、第１ブロックのうち併合の必要性がある少なくとも１つ以上の併合対象ブロックが選択され、第１ブロック、または、少なくとも１つ以上の第２ブロックのうち併合を遂行するための併合遂行ブロックが選択され、併合対象ブロックに位置する複数の併合対象データが第２プログラム方式で併合遂行ブロックにプログラムされる。したがって、ブロック併合を遂行する半導体メモリ装置の全般的な性能が向上し得る。 （もっと読む）

【課題】任意に２値書き込み領域と多値書き込み領域とを設けた上で、それぞれの領域に対して物理的な領域制限を必要とせず、不揮発性メモリの全てのブロックを有効に利用することが可能な不揮発性メモリコントローラを提供する。
【解決手段】フラッシュメモリ部１０３は、複数のメモリセルを含み、データの消去単位である複数の物理ブロックを含み、メモリセルは、それぞれ１ビット以上の情報を記録可能であり、その特性の劣化量は、記録する情報量に応じて異なり、コントローラ１０２は、フラッシュメモリ部１０３に対してデータの読み出し、書き込み、及び消去の制御を行う制御部１０８と、物理ブロック単位でメモリセルの劣化度合いを記録するための劣化度テーブル１１３とを備え、制御部１０８は、物理ブロックに対する消去のサイクル毎に、メモリセルに格納する情報量に応じてメモリセルの劣化度合いを劣化度テーブル１１３に記録する。 （もっと読む）

【課題】一度だけ書き込み可能なヒューズ素子を救済する。
【解決手段】ＲＯＭ３３は、ＯＴＰメモリ３１に設けられたメモリセルが不良かどうかを示す不良ビット情報を記憶し、入力アドレスＡＤがＲＯＭ３３に記憶されている場合、出力制御回路３４は、その入力アドレスＡＤで指定されたメモリセルから読み出されたデータＳＯｘを反転して出力し、その入力アドレスＡＤがＲＯＭ３３に記憶されていない場合、出力制御回路３４は、その入力アドレスＡＤで指定されたメモリセルから読み出されたデータＳＯｘをそのまま出力する。 （もっと読む）

【課題】不良ブロックを含む物理ブロック群内の良ブロックを有効に活用して信頼性の高い不揮発性メモリ装置を提供する。
【解決手段】スワップ処理部は、管理テーブル１０３を参照して、すべての物理ブロックグループの中で、消去回数Ａよりも消去回数の多い物理ブロックを含む物理ブロックグループ４０１を検索する。さらに、不良ブロックを含む物理ブロックグループのうちで消去回数Ｂよりも消去回数の少ない物理ブロックを含み、かつその物理ブロックが良ブロックである物理ブロックグループ４０３を検索する。物理ブロックグループ４０１の物理ブロックと、物理ブロックグループ４０３の良ブロックである物理ブロックとを交換する。 （もっと読む）

【課題】複数の半導体記憶チップを備える半導体記憶装置において、各半導体記憶チップにおける使用可能な記憶領域の容量のばらつきに対応しながら、半導体記憶チップへの書き込み回数が増大するのを抑制しつつ、半導体記憶チップの故障に対応して信頼性を向上可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数の半導体記憶素子５８Ａ〜５８Ｆを備え、ホストからのデータの書き込みの要求に応じて、物理ブロックテーブルを参照して、所定の数以下のチャネルの各物理ブロックを使って論理ブロックを構成し、ページ単位の書き込み対象データと、所定の数以下の書き込み対象データを使って計算され当該所定の数以下の書き込み対象データの誤りを訂正するために使われる冗長情報とを、各々異なる半導体記憶素子５８Ａ〜５８Ｆに書き込むことによって、誤り訂正符号を構成する。 （もっと読む）

【課題】再検査に要する時間の増加を抑制することのできる半導体装置を提供する。
【解決手段】半導体装置は、データを記憶する複数の主記憶領域と、前記主記憶領域ごとに対応し、該主記憶領域が不良であるか否かを判定する第１検査、及び該第１検査の後に行われる該主記憶領域が不良であるか否かを判定する第２検査それぞれの結果に基づいた該主記憶領域が不良であるか否かを示す不良ブロック情報を記憶する第１管理領域と、前記主記憶領域ごとに対応し、前記第１検査の結果のみに基づいた不良ブロック情報を記憶する第２管理領域とを備える。 （もっと読む）

【課題】代替ブロックを有する記録媒体において、正常なデータ記録をより確実に行えるようにする。
【解決手段】所定数のバイトからなるブロックを単位としてデータの書き込みが可能なフラッシュメモリを有し、全ブロックのうちの一部を正常なデータの書き込みができなくなった不良ブロックの代替ブロックとして用いる機能を有する記録媒体のためのデータ記録装置は、所定数のブロックに対応するデータ量を書き込み単位として、データファイルの一部としてデータを記録媒体へ送信する。そして、次に送信されるデータの全てが代替ブロックに記録された場合にファイルシステムがデータファイルを管理するための管理情報の記録に必要なブロック数の代替ブロックを確保できなくなると判定されると、以降のデータの書き込みを禁止し、管理情報を更新する。 （もっと読む）

【課題】試験時間を短縮することが可能な不揮発性半導体記憶装置及びその試験方法を提供する。
【解決手段】 不揮発性半導体記憶装置は、第１のメモリセルアレイ及び第２のメモリセルアレイと、各々のブロックに対応して設けられ、ブロックアドレスを選択することでフラグデータを書き込むことが可能なフラグレジスタと、第１のメモリセルアレイのフラグデータと、第２のメモリセルアレイのフラグデータとを並列して読み出す制御回路と、第１のメモリセルアレイにおけるフラグデータのカウント結果を保持する第１のカウンタレジスタと、第２のメモリセルアレイにおけるフラグデータのカウント結果を保持する第２のカウンタレジスタと、を具備する。 （もっと読む）

【課題】データの消去動作中に電源供給が遮断された場合でも、メモリブロックのデータの消去が正常に行われたか否かの判定を正しく行うことができる半導体記憶装置を提供する。
【解決手段】メモリブロックと異なる消去単位であり、記憶されたデータを消去するメモリブロックのアドレス値を表すアドレス情報と、該メモリブロックの消去動作の状態を表すフラグ情報とを関連付けて記憶する情報格納手段と、メモリブロックに対して消去動作を行う前に、消去動作を行うメモリブロックのアドレス値をアドレス情報に設定するとともに、該アドレス値に関連付けられたフラグ情報に第１の値を設定し、メモリブロックに対する消去動作が完了した後に、該メモリブロックのアドレス値に関連付けられたフラグ情報に第１の値と異なる第２の値を設定する設定手段と、フラグ情報に基づいて、メモリブロックの消去動作が正常に完了したか否かを判定する判定手段と、を備える。 （もっと読む）

【課題】データ処理用半導体装置における不揮発性メモリの書き換え制御の信頼性を向上させる。
【解決手段】データ処理用半導体装置（１〜６）において、書き換え可能な不揮発性の記憶領域（１１、９１）のデータの読み出しとデータの書き込み及び消去とを制御する制御部（１２、３０、９０、１２０、１６０）は、入力した温度のデータを参照して前記記憶領域のデータの読み出し可能な温度範囲よりもデータの書き込み及び消去を行う温度範囲を狭く制御する動作モードを有する。 （もっと読む）

不揮発性メモリにおけるプログラム操作は、所定の接合部で、別々の時に実行される複数のより小さいセグメントに分割される。その所定の接合部は、操作を次のセグメントでリスタートする時に操作が操作の始めからリスタートすることを必要とせずに続行し得るように、一義的な識別を可能とするような接合部である。これは、各セグメントのプログラミングシーケンスがアトミックであること、すなわち単に所定のタイプのプログラミングステップで終わることを要求することによって成し遂げられる。次のセグメントにおいて、その終了プログラミングステップは、プログラム済みワード線のグループを横断する所定のパターンのＥＣＣエラーを検出することによって識別される。
（もっと読む）

【課題】ソケットとの接触不良によるインバリッドマークへの意図しない書き込みを防止する。
【解決手段】Ｉ／Ｏライン８−１〜８−Ｎにスイッチ１１−１〜１１−Ｎを介して抵抗（プルアップ抵抗）１２−１〜１２−Ｎの一端を接続し、プルアップ抵抗１２−１〜１２−Ｎの他端を所定の電源電位Ｖｃｃに接続する。コントローラ１に、スイッチ１１−１〜１１−ＮのＯＮ／ＯＦＦモードを設定するＲＯＭ書きモード設定用レジスタ１０を設け、ソケットを使用してのメモリアレイ２へのプログラムの書き込み時に、スイッチ１１−１〜１１−ＮをＯＮモードとする。 （もっと読む）

【課題】 書き換え効率を向上できる不揮発性の半導体メモリおよびメモリシステムを提供する。
【解決手段】 半導体メモリは、所定数の不揮発性のメモリセルを有し、データが格納されるデータ領域と、データ領域へのデータの書き込み済／未書き込みを示すフラグデータが格納されるフラグ領域を有する複数の記憶領域と、番号が順次に割り当てられた所定数の記憶領域を含み、アドレスに応じて選択される複数の記憶ブロックと、フラグ選択信号に応答して、アドレスにより選択される記憶ブロックのフラグ領域に対してフラグデータを書き込みまたは読み出し、データ選択信号に応答して、アドレスにより選択される記憶ブロックのデータ領域のいずれかに対してデータを書き込みまたは読み出すデータ選択部とを備えている。 （もっと読む）

【課題】複数ブロックの消去動作を容易に中断可能な半導体装置及びその制御方法を提供すること。
【解決手段】複数のブロックＢＬＫと前記ブロックＢＬＫを選択するデコーダ１１とを備え、複数の前記ブロックＢＬＫにつき一括してデータを消去可能であり、前記デコーダ１１が、少なくともデータの読み出し時及び書き込み時には不良ブロック情報を保持し、複数の前記ブロックＢＬＫに対する一括消去時には消去対象となるブロックの情報を保持するＮＡＮＤ型フラッシュメモリ２と、前記消去対象となるブロックＢＬＫの情報を保持可能なＳＲＡＭ３０と、前記一括消去時において、前記消去対象となるブロックＢＬＫの情報を前記ＳＲＡＭ３０から読み出して、前記デコーダ１１にセットするコントローラ４とを具備する。 （もっと読む）