【課題】ガラス基板上の配線を単層構造にして、製造工程を簡略化することができる駆動回路及び液晶表示装置を提供すること。
【解決手段】本発明にかかる液晶表示装置は対向電極１３を備えたＣＦ基板及びＴＦＴアレイ基板３８を備えている。ＴＦＴアレイ基板３８は直交するゲート配線１８及びソース配線２０と、対向電極３８に接続されたトランスファー電極１４を備えている。またＶＣＯＭ電圧及びＶＥＥＧ電圧を生成するＤＣ／ＤＣ部６と、ＶＥＥＧ電圧をゲート配線１８に供給するゲートドライバＩＣ２と、ＶＥＥＧ電圧を入出力するＬＣＤ用入出力端子４１、３９を備えている。そしてゲートドライバＩＣ２上にＶＣＯＭ電圧を入出力するドライバＩＣ用ダミー入出力端子４２、４４を備え、これらがダミースルー配線１５により接続されている。 （もっと読む）

【課題】 アクティブマトリクス型表示装置の低消費電力化を図る。
【解決手段】 各画素毎に映像信号を保持する保持回路１１０を配置し、通常動作モードとメモリ動作モードを切り換えて表示する。メモリ動作モード時にパネル内に設けられた昇圧回路２００の出力を用いて保持回路１１０の参照電圧とするとともに、選択回路を切り換える。外付け回路の昇圧回路や、パネル内のドライバ回路を停止させることで、消費電力を削減する。通常動作モード時において、昇圧回路２００は停止される。 （もっと読む）

【課題】 基板実装面積を削減し、カラー液晶ディスプレイの解像度や階調電圧の個数が異なっても共通の基板やＴＣＰを用いることができ、基板やＴＣＰ、表示装置を安価に構成できるようにする。
【解決手段】 開示されるカラー液晶ディスプレイの駆動回路は、データ電極駆動回路２２において、制御回路２１から供給される、階調情報Ａ５〜Ａ０と階調電圧情報Ｄ７〜Ｄ０とからなるシリアルデータＳＤＡＴＡに基づいて階調電圧特性に応じた階調電圧Ｖ_Ｒ０〜Ｖ_Ｒ１７、Ｖ_Ｇ０〜Ｖ_Ｇ１７、Ｖ_Ｂ０〜Ｖ_Ｂ１７を生成する。 （もっと読む）

【課題】 液晶表示装置の動画ボケを解消する。
【解決手段】 １０はＴＦＴ型の液晶パネル、２０はバックライトである。１３、１４はタイミング生成部１２の信号を受けて液晶パネル１０のスキャン信号を形成するスキャンドライバと、クロックに基づいて水平方向の画像データを供給するためのデータドライバである。１８は液晶パネルのバックライトをコントロールするバックライトドライバであり、バックライト２０が複数本の蛍光灯Ｌ1、Ｌ2、・・・Ｌｎによって構成され、この蛍光灯を液晶パネルの走査タイミングに応じて順次発光させる。液晶パネル１０の複数の領域には所定のタイミングでバックライト光が透過するようになり、動きのある画像のボケが解消する。 （もっと読む）

【課題】 携帯電話等に用いられる液晶表示装置において、待ち受け時には低消費電力でマルチカラー表示を行い、また通話時にはフルカラーによる中間調表示や動画表示を行うことができるようにする。
【解決手段】 画素電極１３と１１信号線とを第１のスイッチ素子１４で接続するとともに、画素電極１３とディジタルメモリ１８との間を第２のスイッチ素子１７で接続し、通話時には、第２のスイッチ素子１７をオフして、第１のスイッチ素子１４をオンすることにより、信号線１１から供給される映像信号で画像表示を行い、また待ち受け時には、第１のスイッチ素子１４をオフして、第２のスイッチ素子１７をオンすることにより、走査線／信号線駆動回路の動作を止めつつ、ディジタルメモリ１８に保持された映像信号で画像表示するようにした。 （もっと読む）

【課題】 液晶の応答速度を速くして、動きのある映像でもにじみや尾引きを防止し、フィールドシーケンシャルカラー方式における色再現性を向上できる液晶表示装置を低コストで提供する。
【解決手段】 スイッチング素子に接続された画素電極とコモン電極との間に液晶容量が構成され、画素電極と補助電極（又はゲート電極）との間に補助容量が構成されている液晶表示装置に対して、画素電極とコモン電極との間に映像信号に相当する電圧を印加する映像信号印加期間と、補助信号に相当する電圧を印加する補助信号印加期間とを含み、コモン電圧Ｖｃと補助電圧Ｖａの少なくともいずれか一方を映像信号印加期間と補助信号印加期間とで異ならせる。ソースドライバから補助信号を供給しなくても、映像信号印加期間と補助信号印加期間とで映像信号に応じた異なる電圧Ｖｌｃを液晶容量に印加して液晶の応答速度を速くすることができる。 （もっと読む）

【課題】 ゴースト等の発生がない良好な表示画像を得ることができる電気光学装置の駆動回路を提供する。
【解決手段】 画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給する複数のサンプリングスイッチと、複数のサンプリングスイッチからなるブロック毎に共通にサンプリング制御信号を出力するシフトレジスタと、前記シフトレジスタの出力端に接続された第１バッファ回路と、前記第１バッファ回路の出力端に並列に接続された複数の第２バッファ回路とを有し、前記複数の第２バッファ回路の出力端は前記ブロック内のサンプリングスイッチに接続されてなることを特徴とする。 （もっと読む）