【課題】マルチディスプレイシステムを低コストで構築でき、かつ画面全体として滑らかで自然な画像を実現できる表示装置を提供すること。
【解決手段】表示装置４の同期処理部４２５は、垂直同期信号を生成する垂直同期信号生成部４２５３Ｅと、フレームバッファ４２４１Ａの記憶状態を検出する記憶状態検出部４２５３Ｂと、自身がスレーブの表示装置であった場合に、記憶状態検出部４２５３Ｂによる記憶状態の検出の後、送受信部４２５２を介して記憶状態情報をマスターの表示装置に送信させる送信制御部４２５３Ｃと、自身がマスターの表示装置であった場合に、複数の表示装置が記憶状態であると認識した後、送受信部４２５２を介して垂直同期信号を含むタイミング信号をスレーブの表示装置に送信させる送信制御部４２５３Ｃと、タイミング信号に基づいて表示画像情報の送出タイミングを制御するタイミング制御部４２５３Ｆとを備える。 （もっと読む）

【課題】既存の低消費電力化技術は、消費電力の低減効果が小さかったり、元画像と全く異なる画面に変更される。
【解決手段】同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部画素の階調値だけを元の階調値より小さい階調値に変換する。具体的には、当該同階調パターンを構成する左方側外縁、右方側外縁、上方側外縁及び下方側外縁のうちいずれか１つの外縁上に位置する画素の階調値を元の階調値よりも小さい階調値に変換する。 （もっと読む）

【課題】ＣＰＵに負荷をかけることなく且つ応用性の高い画像データ格納領域の切替えを可能にする。
【解決手段】ＣＰＵ（１）と表示制御装置（２）とメモリ（４）とを有するマイクロコンピュータにおいて、上記表示制御装置は、表示部（２２）を有する。この表示部は表示画面に重ね合せて表示することの可能な複数の表示面の画像データをそれぞれ扱う複数の表示プレーン処理部を有し、該表示プレーン処理部は対応する表示面の画像データの格納先が示される複数の表示情報を有し、上記表示制御装置は、描画処理の終了を示す第１命令を受けた後に上記複数の表示プレーン処理部で使用される上記表示情報の更新が可能とされる。 （もっと読む）

【課題】多量のデータを高速で転送する必要が生じる表示パネルの大画面化を、容易に実現すること。
【解決手段】本発明に係る表示装置における表示コントローラ２は、表示データＤＡＴＡが格納される記憶領域５０と、表示データＤＡＴＡを表示パネル１に出力するドライバ３０と、記憶領域５０からドライバ３０へ表示データＤＡＴＡが転送される際に用いられるクロックＸＳＣＬを生成するクロック生成回路１０とを備える。クロック生成回路１０によって生成されたクロックＸＳＣＬは、そのクロックＸＳＣＬの周波数ｆＴＲＡＮＳの調節にフィードバックされる。 （もっと読む）

【課題】 画像を合成するときに、メモリ容量の小さいラインメモリを使用して、システムバスの占有率が増加することを防止する。
【解決手段】 本発明では、ラインメモリは、ソース画像領域と装飾画像領域とに割り当てられている。ソース画像領域は、１画面分のソース画像の少なくとも１ライン分に対応する部分ソース画像データを順次保持する。装飾画像領域は、ソース画像を装飾するための装飾画像に対応する装飾画像データを保持する。画像合成回路は、ラインメモリに保持されている部分ソース画像データと部分ソース画像データに対応する部分装飾画像データとを合成する合成処理を、１画面分のソース画像が合成されるまで繰り返す。これにより、システムバスを使用することなく、ソース画像データと装飾画像データとを合成できる。この結果、システムバスの占有率が増加することを防止できる。 （もっと読む）

開示された実施形態は、デジタルビデオデータを処理するように適応されたシステム（１００）に関する（図１参照）。システム（１００）の例示的実施形態は、デジタルビデオデータストリーム（１１２）を作成するプロセッサ（１１０）と、文字生成器（２００）と関連付けられたメモリ（２１０）に格納された文字の表現に基づいて、デジタルビデオデータストリーム（１１２）に挿入する複数の標準データライン（６０４、６０６、６０８、６１０）の一つからピクセルデータ値を選択するように適応された文字生成器（２００）と、からなる。
（もっと読む）

【課題】フレームメモリのデータバス幅が１６ビットまたは３２ビットの場合にＯＳＤデータをより効率的に処理することが可能なＯＳＤデータ処理システム等を提供すること。
【解決手段】ＯＳＤデータ処理システム１００が、データバスの幅が３２ビットまたは１６ビットのフレームメモリ１６０と、ＯＳＤ画像を表示するためのＯＳＤデータをフレームメモリ１６０に書き込む際に、ＲＧＢまたはＹＵＶが各８ビットで表される２４ビットの画像データと、８ビットの前記ＯＳＤデータとを前記データバスを介してフレームメモリ１６０に書き込む書き込み部１５０とを含んで構成される。 （もっと読む）

【課題】ラインメモリの容量を削減すると共に、映像品位を落とすことなく複数チャンネルの映像を同一画面に表示することが可能な映像信号表示装置を提供する。
【解決手段】複数の入力部１００、１０５に入力された複数チャンネルの映像信号及び、スケーリング処理部１０３２、１０７２において映像信号処理された複数の映像信号を、複数チャンネルで共有可能なラインメモリ１０２に割り当てて、映像品位に関わる複数の映像信号を記憶する。この割り当て後に前記ラインメモリ１０２に残領域があり且つ、この残領域が付加機能処理部１０３１、１０７１において付加機能処理した複数の映像信号を記憶可能な容量を有する場合には、前記残容量を前記付加機能処理部１０３１、１０７１に対して割り当て、付加機能処理を行った映像信号を前記ラインメモリ１０２に記憶する。 （もっと読む）

スケーラ配置モジュールは、複数のビデオ信号から選択されたビデオ信号を受信してよい。スケーラ配置モジュールは、選択されたビデオ信号の信号経路を、スケーラ配置モジュールの少なくとも一つのスケーラを介してアレンジする目的のスケーラスロットを含みうる。スケーラスロットにより、スケーラ配置モジュールが三つのモードにおいて動作してよい。三つのモードにより、スケーラ配置モジュールは、メモリ動作なしに、スケーリングされたデータを出力してよく、メモリ書き込み前にスケーリングしてよく、およびメモリ読み出しの後にスケーリングしてよい。ブランクタイムオプティマイザ（ＢＴＯ）は、第１のクロックレートでスケーラ配置モジュールからデータを受信してよく、必要帯域幅決定に基づいてメモリアクセスを配分してよい。ＢＴＯは第２のクロックレートでメモリアクセスしてよい。第２のクロックレートは、第１のクロックレートより遅くてよく、これによりメモリ帯域幅が減少して別のビデオ信号がメモリアクセスをより速く行いうる。 （もっと読む）

【課題】 マルチビューディスプレイを備えた遊技機において、画像表示を軽い処理負荷で実現する。
【解決手段】 遊技機のマルチビューディスプレイ（ＬＣＤ３７４）に対し、表示制御基板３８０で画像を表示させる。ＣＰＵ３８１は表示コマンドに応じて、ＬＣＤ３７４に表示する２つの表示画面の内容を表す画面データをＶＤＰ３８５に出力する。並べ替え回路３９０は、画面データに基づいてＶＤＰ３８５がビットマップ展開した表示データに基づき、左画像用のデータを画素Ｒ１Ｌに出力し、右画像用のデータを画素Ｇ１Ｒに出力するよう交互に配置してＬＣＤ３７４に出力する。左右で同一の画像が表示される画素については、一方の画像の表示データを他方の画像でも重複して使用する。こうすることでＬＣＤ３７４の駆動負荷を軽減できる。 （もっと読む）

【目的】文字等の単純２値画像に対しては円滑化が行われ、写真等の疑似中間調２値画像に対しては円滑化が行われないようにする。
【解決手段】入力画像を形成するラインの各々を逐次選択し、選択した注目ラインＬｎから、１ラインの高さを有する段の始端、終端、継続を検出するマトリクスを用いたパターンマッチング処理によって、注目ラインＬｎに隣接する前後のラインとの間で段を形成する同色連続区間Ｓを抽出し、同色連続区間Ｓが、その始端と終端から長さ算出して所定の基準長ＴＬより長いときには、長さを異ならせた段を含む細幅ラインＬＳｎの重なりによって、所定段数の階段として再構成され、所定の基準長ＴＬより短いときには、その長さと同一にした段を含む細幅ラインＬＳｎの重なりによって、単一の段として再構成されるように、注目ラインＬｎから、同色連続区間Ｓの始端と終端とに基づいて所定数の細幅ラインＬＳｎを生成する。 （もっと読む）

【課題】 ティアリングを防止するとともに、メモリの記憶容量を小さくすることが可能な画像データ出力回路等を提供する。
【解決手段】 メモリ書込み制御処理部３６は、動画像ラインデータの書込み先として、メモリ３７内の２つの動画像ラインデータ格納領域４２、４３を交互に利用する。メモリ読出し制御処理部３８は、静止画像データの先頭から動画像表示領域の直前までの画素データを読み出して出力し、その後、動画像ラインデータがメモリ書込み制御処理部３６に供給されている間に、動画像ラインデータ格納領域のいずれかに書込みが完了されている動画像ラインデータ、並びに、静止画像データの当該動画像ラインデータと次の動画像ラインデータとの間の画素データを読み出して出力し、その後、静止画像データの動画像表示領域の直後から末尾までの画素データを読み出して出力する。 （もっと読む）

【課題】 メモリのサイズを減少させることが可能なディスプレイ駆動装置及び方法を提供することを目的とする。
【解決手段】 本発明に係るディスプレイ駆動装置１００は、ディスプレイ装置に表示される画像データを圧縮変換して符号化する符号化部１１０と、符号化されたデータを保存するメモリ１３０と符号化されたデータをメモリ１３０に保存させ、メモリ１３０に保存されたデータを読み込むメモリ制御部１２０と、メモリ制御部１２０がメモリ１３０から読み込んだデータをディスプレイ装置に表示される画像データに復号化する復号化部１４０と、を備えることを特徴とする。 （もっと読む）

【課題】 画像データを受信する側の回路に簡単な回路を設けることで、ＣＰＵパワーの有効利用、バス占有率の低減及び専用プロセッサの不要化を図った画像処理システムを提供する。
【解決手段】 画像処理システムにおいて、データ受信回路２０は、ＣＰＵ１８から転送された画像データを記憶するバッファ２２と、同期信号生成回路３４と、ＣＰＵに画像データ転送要求を出力する転送要求出力回路３０と、転送要求出力回路３０に転送要求を出力させる制御を行うとともに、ＣＰＵ１８からの指示に従って、バッファ２２に既に記憶されている画像データを、新たに転送されるべき画像データとして再利用する制御を行う受信制御回路３６と、を具備し、ＣＰＵ１８は、既に転送された画像データが新たに転送されるべき画像データとして再利用可能である場合に、画像データを転送することなく、画像データの再利用を指示する。 （もっと読む）

【課題】 合成画像信号に含まれる第１画像信号（キャラクタ信号）の画像が滲むことなく、合成画像信号の解像度の変更を行える信号処理装置、及び複数解像度の合成画像信号を複数の表示装置へ出力して同時表示することができる画像出力装置を提供する。
【解決手段】 第１画像信号と第２画像信号とが合成された合成画像信号の解像度を変更する場合に、キャラクタ信号生成部１２とキャラクタ信号合成部１３とが協業し、キャラクタ信号の有無に基づいてキャラクタ信号が含まれているか否かを識別する識別情報を合成画像信号に付加する。そして、解像度変更部１４は、識別情報に基づいて、合成画像信号をキャラクタ信号の成分を含む第３画像信号とキャラクタ信号の成分を含まない第４画像信号とに分離し、第３画像信号及び第４画像信号に対して解像度を変更し、解像度が変更された第３画像信号と第４画像信号とを識別情報に基づいて合成する。 （もっと読む）

【課題】画像を縮小変倍するときに、各構成色間の色ずれの拡大を抑制することができる縮小変倍時の画素補間処理装置、及び画素補間処理をコンピュータに実行させるための画素補間処理プログラムを提供する。
【解決手段】画像の複数の構成色のうちの１つを基準色とし、この基準色のプレーンにおける副走査方向の複数のラインの画素を１ラインに縮小するために、前記複数のラインの画素の補間処理を行う基準色補間手段２２と、補間処理された基準色の補間画素位置を参照して、基準色以外の従属色のプレーンにおける副走査方向の複数ラインの画素の補間処理を行う従属色補間手段２３、２４を備えている。 （もっと読む）

【課題】表示画像に違和感を抱かせることなく表示画面の焼き付きを防止させることができる表示画面の焼付防止方法を提供することを目的とする。
【解決手段】表示画面内での画像の表示位置を全体的に所定方向に移動させつつ、かかる表示画面内において上記所定方向とは反対方向に位置する画面端部の帯状領域に補間画像を表示させる。
（もっと読む）

【課題】 入力画像の拡大処理において、拡大倍率の、水平拡大率と垂直拡大率の組合せが増しても、拡大回路における補間器の数を制限することのできる画像処理装置を提供する。
【解決手段】 水平方向と垂直方向の拡大処理を切り替えて、利用することができる補間器を複数備える。また最低限の補間器については水平方向の拡大処理専用、または垂直方向の拡大処理専用の補間器とする。 （もっと読む）

【課題】 従来は、高速メモリを用いて入力映像信号のフレームレートを２倍に変換しているため、アドレス生成回路や、入出力データバスを選択するバッファ等の回路が必要であり、回路規模が増大する。
【解決手段】 倍速ＦＩＦＯ１５は、液晶デバイス１７のドットクロックＭＣＬＫの２倍の周期に同期してＬＭ回路１４からの１ライン分の映像信号を順次に書き込み、その後書き込んだ映像信号をドットクロックＭＣＬＫに同期して書き込み順に読み出すことにより、入力映像信号の２倍のフレームレートの映像信号データを出力する。これにより、高価な画像メモリを用いなくてもフレームレートを２倍速にでき、従来装置で必要であった画像メモリ用のアドレス生成回路やデータバス選択回路を不要にできる。 （もっと読む）

【課題】 描画性能の優れた画像処理装置を提供する。
【解決手段】 画像処理装置１内にラインバッファ１８（１８ａ，１８ｂ）を設ける。スプライト処理回路１７はビデオメモリ３に記憶されている１ライン分のスプライトパターンのデータをラインバッファ１８に描画する。１ライン分の描画が完了した後に、描画用と転送用のラインバッファ１８を切り替えて、転送用に切り替わったラインバッファ１８の記憶内容をビデオメモリ３の描画用のフレームバッファに書き込む。ピクセルデータコントローラ２０はビデオメモリ３の表示用のフレームバッファに記憶されている表示データをＤＡＣ２１ａ〜２１ｃへ出力し、ＤＡＣ２１ａ〜２１ｃによりアナログ信号に変換されてＣＲＴ表示装置４へ出力する。 （もっと読む）