【課題】ＧａＡｓＳｂ系の化合物半導体のベース層を有するＩｎＰ系ＨＢＴにおいて、高周波特性を犠牲にすることなく、さらにオフ耐圧を向上させる。
【解決手段】ＩｎＰからなる基板１０１の上に形成された第１コレクタ層１０２と、この上に形成された第２コレクタ層１０３と、この上に形成されてＧａ，Ａｓ，およびＳｂから構成された化合物半導体からなるベース層１０４と、この上に形成されてＩｎおよびＰから構成された化合物半導体からなるエミッタ層１０５とを少なくとも備える。第２コレクタ層１０３は、第１コレクタ層１０２およびベース層１０４に接した状態で、ベース層１０４の伝導帯端のエネルギー準位よりも低く、第１コレクタ層１０２の伝導帯端よりも高い伝導帯端のエネルギー準位を有し、ベース層１０４の価電子帯端のエネルギー準位よりも低い価電子帯端のエネルギー準位を有したものとなっている。 （もっと読む）

バイポーラトランジスタは、半導体材料からなる基板（１）と、基板内の高移動度層（２）と、高移動度層に隣接したドナー層（３）とを含む。エミッタ端子（４）がドナー層上のエミッタコンタクト（５）を形成し、コレクタ端子（６）がドナー層上のコレクタコンタクト（７）を形成する。ベース端子（８）が高移動度層に導電接続される。当該トランジスタは、ＧａＡｓのＨＥＭＴ技術またはＢｉＦＥＴ技術で製造可能である。
（もっと読む）

【課題】ＥＳＤ耐量を向上させたＥＳＤ保護素子を提供する。
【解決手段】本発明によるＥＳＤ保護素子は、バイポーラトランジスタを用いたＥＳＤ保護素子である。バイポーラトランジスタは、第１端子（Ｐａｄ）に接続されるコレクタ拡散層７とエミッタ端子とを備えるバイポーラトランジスタと、第２端子（ＧＮＤ）からエミッタ拡散層４を介してコレクタ拡散層７に至る複数の電流経路上のそれぞれに設けられた電流制御抵抗１１とを具備する。 （もっと読む）

【課題】 半導体構成体がバイポーラトランジスタ（１０１）及び間隔構成体（２６５−１又は２６５−２）を包含している。
【解決手段】 該トランジスタはエミッタ（２４１）、ベース（２４３）、コレクタ（２４５）を有している。該ベースはベースコンタクト部分（２４３−１）、該エミッタの下側で且つ該コレクタの物質上方に位置されているイントリンシックベース部分（２４３Ｉ−１）、該イントリンシックベース部分とベースコンタクト部分との間に延在しているベースリンク部分（２４３Ｌ−１）を包含している。該間隔構成体は、間隔コンポーネント及び上部半導体表面に沿って延在する分離用誘電体層（２６７−１又は２６７−２）を包含している。該間隔コンポーネントは、該ベースリンク部分の上方で該誘電体層上に位置されており、好適には多結晶半導体物質であるほぼ非単結晶の半導体物質の横方向間隔部分（２６９−１又は２６９−２）を包含している。該横方向間隔部分の両側の第１及び第２下部端部（３０５−１及び３０７−１）は該ベースリンク部分の両側の第１及び第２上部端部（２９７−１及び２９９−１）に対して横方向に適合し、その長さを決定し且つそれにより制御する。 （もっと読む）

【課題】結晶薄膜の膜質および膜厚を均一にする。
【解決手段】半導体デバイスを形成するためのデバイス用薄膜と、デバイス用薄膜を囲み、デバイス用薄膜の前駆体が結晶に成長することを阻害する阻害部と、前駆体が結晶に犠牲成長することによって形成された犠牲成長部であって、デバイス用薄膜の周辺に阻害部で隔てられて設けられた犠牲成長部と、犠牲成長部の上部を覆い、かつデバイス用薄膜の上部を露出する保護膜を備えた。保護膜はポリイミドであってもよい。 （もっと読む）

【解決手段】ベースコンタクト接続部（１２）、エミッタ部（４、５）及びコレクタ部がｎ層（３）上に配置され、当該ｎ層は、更なるｎｐｎバイポーラトランジスタために用いることができる。当該コレクタ部はエミッタ部に対して側方に配置され、当該エミッタ部及びコレクタ部の少なくとも一方は、当該ｎ層の表面領域上でショットキーコンタクト（１４）を備える。 （もっと読む）

【課題】各拡散領域を形成する際のアライメントずれを抑制することができ、各拡散領域の位置精度が高く、電気特性のばらつきを低減することのできるバイポーラトランジスタの製造方法を提供する。
【解決手段】Ｎ型半導体基板１０の表層部に、ベース領域であるＰ型拡散領域３０、エミッタ領域である第１のＮ型拡散領域３１およびコレクタ領域である第２のＮ型拡散領域３２ａ，３２ｂを形成するバイポーラトランジスタ１００の製造方法であって、半導体基板上１０に、複数の開口部を有するＬＯＣＯＳ酸化膜２０を形成し、所定の開口部を介して不純物をイオン注入し、Ｐ型拡散領域３０または第１のＮ型拡散領域３１の一方を最初に形成し、次に、縮小または拡大された前記所定の開口部を介して不純物をイオン注入し、Ｐ型拡散領域３０または第１のＮ型拡散領域３１のもう一方を形成する製造方法とする。 （もっと読む）

【課題】トレードオフの関係にあるＨＢＴの特性上のメリットとＨＦＥＴの特性上のメリットとを両立することが可能な半導体装置及びその製造方法を提供する。
【解決手段】Ｂｉ−ＨＦＥＴであって、ＨＢＴは、順次積層されたサブコレクタ層１０７、ＧａＡｓコレクタ層１０８、ＧａＡｓベース層１０９及びＩｎＧａＰエミッタ層１１０を有し、サブコレクタ層１０７は、ＧａＡｓ外部サブコレクタ領域１０７ａと、ＧａＡｓ外部サブコレクタ領域１０７ａ上に位置するＧａＡｓ内部サブコレクタ領域１０７ｂとを有し、ＧａＡｓ外部サブコレクタ領域１０７ａ上には、メサ状のコレクタ部８３０と、コレクタ電極２０３とが離間して形成され、ＨＦＥＴは、ＧａＡｓ外部サブコレクタ領域１０７ａの一部により構成されたＧａＡｓキャップ層１０５と、ＧａＡｓキャップ層１０５上に形成されたソース電極３０４及びドレイン電極３０５とを有する。 （もっと読む）

【課題】耐性の低下を抑制するとともに、誤作動を抑制することができる半導体装置を提供すること。
【解決手段】本実施形態の半導体装置１は、一対のトランジスタＱ１，Ｑ２が形成された第一導電型の半導体基板１３を有する。各トランジスタＱ１，Ｑ２は、半導体基板１３中に形成された第二導電型のコレクタ領域１０１と、このコレクタ領域１０１内に形成された第一導電型のベース領域１０２と、前記ベース領域１０２内に形成された第二導電型のエミッタ領域１０３とを有している。各トランジスタＱ１，Ｑ２の各コレクタ領域１０１は、離間配置されるとともに、各トランジスタＱ１，Ｑ２のコレクタ領域１０１間には、第一導電型の第一領域１１が形成されている。各トランジスタＱ１，Ｑ２のコレクタ領域１０１の下部同士は、半導体基板１３内に形成された第二導電型の埋め込み層１２により接続されている。 （もっと読む）

【課題】集積回路チップと実装基板との接続の容易性や、放熱性の良好さを維持したままで、各単位セル動作の均一性を確保し、出力段トランジスタの総合的な動作特性を改善する。
【解決手段】
コレクタ電極配線１０１は、平行する２つの単位セル列用コレクタ電極配線１，２が、その一方の端部で、出力用配線３によって接続されてなり、この出力端とされる一方、単位セル列用コレクタ電極配線１，２の他方の端部は、セル列間接続配線４により相互に接続されたものとなっており、これによって、各単位セルの動作の均一性の改善がなされるものとなっている。 （もっと読む）

【課題】大出力電力に対応した電力増幅用ヘテロ接合バイポーラトランジスタを小さい面積にレイアウトすることを可能とする。
【解決手段】サブコレクタ層上に、コレクタ層が互いに分離された複数のトランジスタ要素をエミッタの長辺方向に１列に配置して、ヘテロ接合バイポーラトランジスタを形成する。さらに、前記ヘテロ接合バイポーラトランジスタを単位トランジスタとして、マルチフィンガー型ヘテロ接合バイポーラトランジスタを構成する。 （もっと読む）

【課題】ＮＰＮトランジスタ等のバイポーラリニア素子とＩＩＬ素子とを同一の半導体基板上に備えた半導体装置であって、高耐圧であるとともに、動作特性の優れたＩＩＬ素子を有するものを提供すること。
【解決手段】ＩＩＬ素子に含まれたマルチコレクタ型ＮＰＮトランジスタＴｒ１は、半導体基板１０１の裏面側から表面側へ向かう縦方向に順にＮ型エミッタ層Ｔｒ１Ｅ、Ｐ型ベース層Ｔｒ１Ｂ、Ｎ型コレクタ層Ｔｒ１Ｃを備える。マルチコレクタ型ＮＰＮトランジスタのＰ型ベース層Ｔｒ１Ｂは、エミッタ層Ｔｒ１Ｅ側で高く、かつコレクタ層Ｔｒ１Ｃ側で低くなるように傾斜した不純物濃度プロファイルを持つ。 （もっと読む）

【課題】 ベース／コレクタ接合容量およびベース層の引き出し抵抗を減少させることのできる電極構造を有する半導体素子を含む半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、エミッタキャップ層６の構成材料層を形成し、これらをメサ構造に加工してヘテロ接合バイポーラトランジスタ（ＨＢＴ）素子２０を形成する。ＨＢＴ素子２０では、ベース電極８をセンターに配置し、この幅方向両側にエミッタメサおよびエミッタ電極９を各２本形成する。ベース電極８の上には厚さが厚く、低抵抗なベース引き出し配線１８を直接形成する。この際、ベース層４およびコレクタ層３の一部をその積層方向に同一パターンに除去し、この除去領域２１を含む領域上にベース電極８およびベース引き出し配線１８を形成する。 （もっと読む）

複数の短エミッタからなる構造は、共通のＤＴＩ領域及びベースポリの単一巨大片を共有する。これにより、ベース電流が、２方向のみとは対照的に、４方向（例えば２次元）に流れることができる。これにより、より優れたＮＰＮトランジスタＲＦ性能及び高周波ノイズ性能に不可欠なトランジスタのベース抵抗の顕著な低減がなされる。
（もっと読む）

【課題】構造面および製造面において、簡易で生産性に優れた小型で低コストの半導体装置および、当該半導体装置を高精度に動作させるための温度検出方法の提供を図る。
【解決手段】半導体装置１０は、半導体基板に形成した半導体素子によって温度検出をおこなう温度検出部１２と、半導体基板に設けられ、温度検出部１２の検出信号を外部出力するための温度検出部出力端子Ｔ３と、温度検出部出力端子Ｔ３に接続され、温度検出部１２に駆動電流を供給する電流発生手段と、温度検出部出力端子Ｔ３に接続され、温度検出部出力端子Ｔ３の電圧値を測定する電圧測定手段とを備え、電流発生手段から温度検出部１２に対して所定量の電流を供給した際に電圧測定手段によって測定された電圧値に基づいて温度検出をおこなう。 （もっと読む）

【課題】 コレクタ電流比の精度を高めることができるマルチコレクタ型ラテラルＰＮＰトランジスタを提供すること。
【解決手段】 層状に設けられたベース領域３と、ベース領域３の表面に閉領域をなすパターンで形成されたエミッタ領域５とを備える。ベース領域３の表面のうちエミッタ領域５から離間した位置に、エミッタ領域５に対して対称なパターンで互いに離間して形成された少なくとも一対のコレクタ領域６Ａ，６Ｂを備える。各領域３，５，６Ａ，６Ｂを覆う絶縁膜を備える。その絶縁膜は少なくともエミッタ領域５に対応した位置にエミッタ電極配線接続用のコンタクト窓１９を有する。そのコンタクト窓１９のパターン寸法Ｗ２は、エミッタ領域５のパターン寸法Ｗ１に対して１／２以下である。 （もっと読む）

【課題】 電力利得および高周波出力特性が向上した通信機器用バイポーラトランジスタを提供する。
【解決手段】 真性ベース領域とベース電極２０Ｂとを接続する外部ベース層１１の平面形状をＵ字状にする。そして、基板１の主面に平行な面内において、コレクタ電極２０Ｃの長辺とエミッタ電極２０Ｅの長辺とを平行に配置し、コレクタ電極２０Ｃとエミッタ電極２０Ｅとを交互に並んで配列する。一方、ベース電極２０Ｂは、コレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの一端部を結ぶ直線の外側に配置し、ベース電極２０Ｂの長辺をコレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの長辺と直交するように配向する。 （もっと読む）

【課題】 この発明は、ＳＯＩ基板上に形成するうえで好適な構造を有する横型バイポーラトランジスタに関し、ＭＯＳプロセスの流用による形成を可能とし、かつ、十分なコレクタ電流を確保することを目的とする。
【解決手段】 埋め込み酸化膜１１を有するＳＯＩ基板上に、複数のベース・エミッタ領域を形成する。個々のベース・エミッタ領域には、ベース引き出しＰ＋拡散層（例えば１４Ａ）と、エミッタＮ＋拡散層（例えば１５Ａ，１５Ｂ）を含ませる。隣接するベース・エミッタ領域の間にコレクタＮ＋拡散層１６を配置する。各拡散層の間を埋めるように低濃度のＰ型ウェル拡散層（例えば１２Ｂ，１２Ｃ）を配置する。全てのベース引き出しＰ＋拡散層１４Ａ〜１４Ｅをベースコンタクト８に接続し、全てのエミッタＮ＋拡散層１５Ａ〜１５Ｉをエミッタコンタクト９に接続する。 （もっと読む）

【課題】 半絶縁性半導体基板上に形成される放熱効率の高い小型のマルチフィンガバイポーラトランジスタを提供する。
【解決手段】 半絶縁性半導体基板６１上面に、階段状で凸形状の基本セル１〜４を配列形成している。各基本セル１〜４は、ｎ型半導体層６２、ｐ型半導体層６３、ｎ型半導体層６４を順に積層形成してなり、ｎ型半導体層６２の上面にコレクタフィンガ電極３１ａ〜３４ａ、３１ｂ〜３４ｂを、ｐ型半導体層６３の上面にベースフィンガ電極２１ａ〜２４ａ、２１ｂ〜２４ｂを、ｎ型半導体層６４の上面にエミッタフィンガ電極１１〜１４を形成している。エミッタフィンガ電極１１〜１４は、第１ビアホール１０１〜１０４、中間電極４０、および第２ビアホール２０１〜２０８を介して半絶縁性半導体基板６１の下面に形成された接地電極５０に導通している。 （もっと読む）