【課題】容量値が制御性良く与えられ、リードタイムの短い容量素子を有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１１上においてメタル多層配線技術を適用した図示しない集積回路が構成されている。直下のメタル配線層（図示せず）の層間絶縁膜１２１上において、所定の配線層メタル１３上の所定領域にキャパシタ絶縁膜１４及びその上のメタルパターン１５とで構成される容量素子Ｃ１を有する。さらに、次の層間絶縁膜１２２を介し、上層の配線層メタル１６により、容量素子Ｃ１としての引き出し電極Ｔ13、Ｔ15がそれぞれ、例えばＷプラグによる各ビアＶＩＡを介して導出され構成されている。 （もっと読む）

【課題】 高いビット数のデジタル信号に対応し、線形性が良く、占有面積の小さいＤ／Ａ変換回路を提供する。
【解決手段】 複数の容量を有するＤ／Ａ変換回路であって、複数の容量は、第１電極と、第１電極に接している第１誘電体と、第１誘電体に接している第２電極と、第２電極に接している第２誘電体と、第２誘電体に接している第３電極とをそれぞれ有しており、第２電極は、第１電極及び第３電極と重なっており、第２電極は、第１電極及び第３電極と重なっている部分において開口部を有しており、第２電極が有する開口部において、第１誘電体及び第２誘電体にコンタクトホールが形成されており、コンタクトホールを介して第１電極と第３電極が接続されていることを特徴とするＤ／Ａ変換回路。 （もっと読む）

【課題】 絶縁層及びヴィア形成において、形成された絶縁層の表面が非常に平滑となり、薄膜素子等を信頼性及び歩留り良く、高い自由度を以って形成でき、さらには微小なヴィア形成が可能である絶縁層及びヴィア（接続孔）の形成方法、及びそれを用いた多層配線基板並びにモジュール基板等の配線構造及びその形成方法を提供する。
【解決手段】 台座２０を介してマスク基板２１を配置し、この基板２１とコア基板１との間に感光性エポキシ樹脂などの感光性絶縁材料３Ａを介在させ、これをパターン露光して現像してヴィアホール７を形成する。この現像により、微小なヴィアホール７を形成できると同時に、マスク基板２１のコア基板対向面２１ａによって絶縁材料（従って、絶縁層３）を平坦かつ滑らかな表面に、しかも常に設定された厚みに形成することができる。 （もっと読む）

【課題】 強誘電体キャパシタを有する半導体装置の製造において、強誘電体膜の自発分極を最大化する。
【解決手段】 下側電極を形成後、強誘電体膜を堆積する前に、前記下側電極を不活性雰囲気中において急速熱処理する。 （もっと読む）