【課題】束配線を備える電気回路装置、特に半導体集積回路装置のバス配線のクロストークノイズを低減する配線レイアウトを提供すること。
【解決手段】複数の機能ブロックで共通に使用されるバス信号を伝達するバス配線が束状に配置されるバス配線を備える電気回路装置において、前記バス配線を構成する各個別配線（Ａ０〜Ａ７）は３以上であって、互いに隣接する個別配線間で配線経路変更点３，４，…において各個別配線を入れ替えるようにした。 （もっと読む）

【課題】半導体チップ上に絶縁膜を介して外部端子と再配線とが形成される半導体装置において、従来は外部端子、若しくは再配線からのノイズの影響から電子回路を保護する為、接地電位層を設けていたが、この接地電位層の為に工程が大幅に増加し、さらに、半導体装置の厚さが厚くなってしまう可能性があった。
【解決手段】本発明では、基板上の多層配線、即ち、それぞれが層間絶縁膜を介して積層された複数の層と、それぞれの層内に形成された配線とを有する多層配線の最上位の層内において、配線が配置された領域以外の領域に、定電位が与えられるノードに電気的に接続するメタル部材が形成される。これにより、工程を大幅に増加することなく、かつ、半導体装置の厚さを厚くすることなく、電子回路がノイズの影響を受けてしまう可能性を低減することができる。 （もっと読む）

【課題】　デュアルバンド送受信用半導体集積回路の低雑音増幅器と受信ミキサの周波数特性を劣化させない。
【解決手段】　低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器を配置する。接地ピン同士、及び高周波信号ピン同士が隣接しない配置とする。低雑音増幅器の接地ピンと、バイアス回路の接地を分ける。高周波信号線同志が交差しないピンレイアウトとする。 （もっと読む）

【課題】 リードレスＨＥＭＴの電極の半田付けの状態を目視で確認できるようにする。
【解決手段】 ＨＥＭＴ１のＧ、Ｄ、Ｓ電極を半田付けする基板のマイクロストリップライン２、３およびグランドパターン４（フットパターン）にスルーホール５を設け、ＨＥＭＴの電極に半田付けされた半田を各スルーホールに流入させる。これにより、基板の裏面側からスルーホールを目視することによって各電極の半田付けの状態を確認することができる。なお、スルーホールによってインダクタンス成分ができるので、基板裏面のＧ、Ｄ電極のスルーホールのランドパターンとグランドパターンとの間にチップコンデンサを接続し、またはランドパターンをオープンスタブに形成し、インダクタンス成分とでＬＰＦやトラップを形成し、インピーダンス特性の劣化防止や異常発振を防止する。 （もっと読む）

【課題】半導体集積回路上に配置される複数の配線のクロストークノイズの影響を極力無くすレイアウト方法提供する。
【解決手段】配線毎にクロストークノイズを発生する時刻および期間を計算する第１の計算工程と、配線毎に前記クロストークノイズが禁止される時刻および期間を計算する第２の計算工程と、配線毎にクロストークノイズを発生する時刻および期間とクロストークノイズが禁止される時刻および期間とを比較する時刻・期間比較工程と、比較工程で、クロストークノイズを発生する時刻および期間とクロストークノイズが禁止される時刻および期間に重なりがない場合は、配線を隣接配線として配置する配線配置工程とを備えるレイアウト方法。 （もっと読む）

【課題】 ハードマクロブロックの周辺のようにバッファセル等を挿入することが困難なセル混雑部分や、隣接配線の間隔を広げることが困難な配線混雑部分での、隣接配線間容量値を削減してクロストークノイズを低減させる。
【解決手段】 外部インタフェースを有する複数種類のクロストークノイズ改善用セルをハードマクロブロックの内部の隙間部分に埋め込み、そのクロストークノイズ改善用セルを選択して半導体集積回路の配線に挿入する。隣接する配線の信号遷移期間が重なる場合、改善用セルを遷移期間の長い方の配線に挿入する。または、隣接する配線のうち一方の配線を他の配線層に移動させ、それにより空いた領域にシールド線を配線する。 （もっと読む）

【課題】 ＶＣＯ発振周波数の調整を容易にする。
【解決手段】 ＶＣＯ用共振回路が接続されるボンディングパッド５下のエピタキシャル層２Ａの電位を、従来のフローティング状態から抵抗６を介して所定（Ｖｃｃ）電位に固定することで、エピタキシャル層２Ａの電位変化を速くして、寄生容量値が速やかに安定することから、電源ＯＮ時のドリフトが改善する。 （もっと読む）

【課題】 アナログ・デジタル混載集積回路を形成した半導体装置において、クロストークの発生を防止する。
【解決手段】 Ｎ型シリコン基板１０１の表面にＰ型エピタキシャル薄膜１０２を形成する。このエピタキシャル薄膜１０２の領域１０３にはデジタル集積回路を、領域１０４にはアナログ集積回路領域を、それぞれ形成する。これらの領域１０３，１０４を、トレンチ構造の素子分離膜１０５で完全に分離することにより、ゲート電極１０７から導入されたノイズの大部分は、エピタキシャル薄膜１０２の領域１０３から基板１０１を介して領域１０４に伝搬し、Ｎ⁺ 拡散領域１０９に達する。ここで、Ｎ型シリコン基板１０１とＰ型エピタキシャル薄膜１０２との界面（すなわちＰＮ接合面）には、空乏層が形成されるので、この界面付近の寄生容量Ｃ₈ ，Ｃ₉ は非常に小さくなり、このためノイズ伝搬経路全体の合成容量も小さくなる。したがって、ノイズの伝搬を抑え、クロストークの発生を抑制することができる。 （もっと読む）

ノイズ分配器を導入することによってノイズの抑制が得られる差動集積回路または平衡集積回路を備えた大きな抵抗率の基板の中において、ノイズ分配のための方法が開示される。典型的には２個の集積されたトランジスタＡ、Ｂまたはトランジスタの群によって形成される差動集積回路または平衡集積回路に隣接して小さな抵抗率の経路を生成することにより、外部のノイズ・ソース５からのノイズが差動集積回路または平衡集積回路の分岐に関して等方的にされる。通常の場合には小さな抵抗率の経路は集積されたトランジスタに関して対称的に作成され、それによりノイズを均等に分配するノイズ分配器が形成される。この時、ノイズ分配器は基板またはウエルと同じ種類の不純物が添加された浮動基板接触体１０として作成される。この基板またはウエルの中に、差動回路または平衡回路が備えられる。さらに、ノイズを分配する小さな抵抗率の経路の構造をシミュレーションすることによって、ノイズ分配器の形状が最適化されるであろう。ノイズを分配する小さな抵抗率の経路の構造体は、小さな抵抗率の経路が維持される限り、連続である必要はない。 （もっと読む）