【課題】様々なオン抵抗の素子を容易に製造することができる半導体装置、半導体集合部材及び半導体装置の製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、素子部と、第１の電極部と、第２の電極部と、延出部と、を備える。素子部は、基板に設けられる。第１の電極部は、素子部の上に設けられ、素子部と導通する。第２の電極部は、素子部の上において第１の電極部と離間して設けられ、素子部と導通する。延出部は、素子部の上に設けられ、第１の電極部及び第２の電極部の周縁部から基板の周縁部に向けて延出して設けられる。 （もっと読む）

【課題】大きさの異なる複数のダイを効率よく製造可能な半導体装置の製造方法を提供する。
【解決手段】大きさの異なる複数のダイパターンが、繰り返し配置されたウェハマップを作成し（ステップＳ１２）、そのウェハマップをもとに、同一ウェハから大きさの異なる複数のダイを個片化するようにダイシングラインを設定したダイシングマップを作成する（ステップＳ１３）。これにより、ダイシング工程（ステップＳ５）において、同一のウェハから大きさの異なる複数のダイが個片化される。 （もっと読む）

【課題】半導体チップに応じて異なるスクライブ幅を備えるレチクルレイアウトデータを作成するレチクルレイアウトデータ作成方法及びレチクルレイアウトデータ作成装置を提供する。
【解決手段】複数種類の半導体チップのレチクルレイアウトデータに対して、実際にダイシングにて必要なスクライブ幅をそれぞれ設定する。設定した実際にダイシングにおいて必要なスクライブ幅の二分の一の幅で、前記複数種類の半導体チップのレチクルレイアウトデータに対して、その外周に配置されるチップスクライブ領域をそれぞれ作成する。 （もっと読む）

【課題】本発明は複数の半導体チップを同一パッケージ内に配設するＭＣＰ（マルチチップパッケージ）構造の半導体装置及びその製造方法及びこれに用いる半導体基板に関し、性能向上、コスト削減、及び歩留りの向上を実現することを課題とする。
【解決手段】半導体チップとして機能する第１の機能チップ３０Ａと、半導体チップとして機能すると共に第１の機能チップ３０Ａに対し隣接配置される第２の機能チップ３１Ａと、第１の機能チップ３０Ａ及び第２の機能チップ３１Ａをそれぞれ画成するスクライブライン２１（２１Ａ，２１Ｂ）とを具備する半導体基板であって、第１の機能チップ３０Ａと第２の機能チップ３１Ａの配置は、切断処理するスクライブライン２１Ａ，２１Ｂの選定により、第１の機能チップ３０Ａ単体のみの切り出し、または第２の機能チップ３１Ａのみの切り出し、または第１の機能チップ３０Ａと第２の機能チップ３１Ａを組み合わせた領域での切り出しが可能な配置とする。 （もっと読む）

【課題】半導体チップのサイズの設計変更に対応できる特性評価用チップを提供する。
【解決手段】ウエハ上に、各々が評価用のＴＥＧを有する単位チップをアレイ状に形成する。単位チップの縦をＡ倍、横をＢ倍（Ａ、Ｂは整数）したものが評価用チップの縦及び横のサイズである。半導体チップのサイズが設計変更された場合、その設計変更後のサイズに合うようにＡ、Ｂの値を変更することにより、半導体チップと同じ大きさの評価用チップを得ることができる。 （もっと読む）

【課題】無線認識ＩＣタグチップの開発および生産を効率よく行うことのできる技術を提供する。
【解決手段】半導体チップ領域２の外郭の角部にあたる４つの部分を、Ｘ軸方向またはＹ軸方向に対して所望の傾きを有するような形状に形成し、さらに、半導体チップ領域２を半導体ウエハから切り出すための分離領域３のうち、Ｘ軸方向に沿って延びる第１分割領域３ｘとＹ軸方向に沿って延びる第２分割領域３ｙとが交わる交差領域３ａに、半導体チップ領域２よりも平面の面積が小さく、平面形状が四角形の無線認識ＩＣタグチップ領域４を、その４つの辺がＸ軸方向およびＹ軸方向に対して所望の傾きを有するように配置し、半導体チップ領域２と無線認識ＩＣタグチップ領域４とを共通の露光マスクを用いて形成する。 （もっと読む）

【課題】SiPを形成するためのマルチチップ実装において、安価でしかも生産効率のよい方法で性能を劣化させることなく半導体チップ同士を接続できる半導体集積回路および半導体集積回路の製造方法を提供すること。
【解決手段】側面パッド形成のために凹部１３をダイシングライン１１上に形成する。その後、半導体集積回路の素子特性に影響がないように拡散防止層１４を形成する。そして凹部１３を導電体材料１５で埋める。ダイシング工程によってチップとして切り離されると同時に、チップ側面にパッドが形成される。このようにして形成された半導体集積回路チップ同士を隣接させ、側面パッドの導電体材料１５を加熱、溶解させて接合する。 （もっと読む）

【課題】本発明は複数の半導体チップを同一パッケージ内に配設するＭＣＰ（マルチチップパッケージ）構造の半導体装置に関し、消費電流を削減することができると共に、信号速度の高速化及びチップ上に形成されるトランジスタの耐圧向上を図ることを課題とする。
【解決手段】外部接続端子１７を有する支持基板１３と、この支持基板１７上に積層配置された複数の半導体チップ１２Ａ，３０Ａ，３１Ａと、この複数の半導体チップ１２Ａ，３０Ａ，３１Ａを封止するパッケージ１６とを具備する半導体装置であって、前記複数の半導体チップ１２Ａ，３０Ａ，３１Ａから引き出される配線１４，１５の内、前記外部接続端子１７に接続されない配線１４は、各半導体チップ間で直接接続された構成とする。 （もっと読む）

【課題】半導体集積回路のチップ評価やソフトウェア開発のためには必要な多数のパッドを提供しながら、量産用半導体集積回路では小型化と低コスト化を可能にする。
【解決手段】半導体集積回路のパッドをこの半導体集積回路を用いたソフトウェア開発のみにおいて使用されるソフトウェア開発用パッド２０２とそれ以外の通常パッド２０３とに区分し、ソフトウェア開発用パッド２０２を配置する領域は通常パッド２０３を配置する領域の外側となるようにして、この半導体集積回路をソフトウェア開発用半導体集積回路１０２として設計する工程と、このソフトウェア開発用半導体集積回路１０２のレイアウトデータからソフトウェア開発用パッド２０２を取り除いて量産用半導体集積回路１０６を設計する工程とを実施する。 （もっと読む）