【課題】半導体ウエハ上の半導体チップのアナログ特性の測定を精度良く行えるようにする。
【解決手段】半導体チップ１の被測定部３は半導体素子３ａ、回路３ｂである。被測定部３のアナログ特性を測定する測定回路４を設けている。測定回路４は、外部電源からプローブ針Ｐａ、Ｐｂを介して給電され、内部で測定用印加電圧を生成し、配線パターン５を介して被測定部３に印加する。測定回路４は、被測定部３の出力を配線パターン５から入力し、デジタルデータに変換する。測定回路４と配線パターン７を介して半導体チップ２の不揮発性メモリ６に接続され、デジタルデータが転送記憶される。一連の測定が終了した後に、不揮発性メモリ６からデジタルデータを取り出す。プローブ針の接触抵抗や浮遊容量の影響を低減して精度良いアナログ特性の測定ができる。 （もっと読む）

【課題】ナノ物体を外部電気システムに接続する素子、及びその素子を作る方法を提供する。
【解決手段】特に分子の特性評価に適用される本発明によると、以下を備える素子が作られる：ナノ物体（２）に接続される上部接触パッド（８）を備えた上部層（１６）；外部電気システム（４）に接続される下部接触パッド（１２）を備えた下部層（１８）；前記下部層上にあり、前記下部パッドと接触する電気的貫通ビア（２２）を備えた接着層（２０）；前記接着層と前記上部層の間にあり、前記上部パッドを前記下部パッドに接続するための導電ライン（２５）及び電気的ビア（２６）を備えた少なくとも２つの層（２２、２４）。 （もっと読む）

【課題】積層型半導体装置において積層される半導体チップ間の接続テストにあたり、回路規模の拡大の抑制およびテスト時間の短縮を図る。
【解決手段】チップ２００において、トランジスタＴＲ１１乃至１４の組とＴＲ２１乃至２３の組を貫通電極２０１ａ乃至２０１ｈに対して互いに１つずつずらして配置して接続する。制御電圧ＶＤＤと基準電圧ＶＳＳを最下層から各層のチップに対して印加した状態で、トランジスタＴＲ１１乃至１４は、下層にチップが積層され、上層にチップが積層されないときにオンとなるように駆動する。トランジスタＴＲ２１乃至２３は、下層および上層にチップが積層されているときにオンとなるように駆動する。これにより、最上層とその下の層のチップ間のマイクロバンプ２１０と２２０の接合部のコンタクトチェーンを形成する。接続テストはコンタクトチェーンの抵抗値を測定する。 （もっと読む）

【課題】ＲＯＭデコーダ３におけるトランジスタがオフした場合でのリーク電流を測定する。
【解決手段】半導体集積回路装置はラダー抵抗１とＲＯＭデコーダ３とテスト回路５とを具備する。ラダー抵抗１は、直列接続された抵抗ＲＰ１〜ＲＰ４を有し、直列接続の両端又は複数の接続点の少なくとも一つに補正電圧を供給され、複数の接続点の各々に階調電圧を生成する。ＲＯＭデコーダ３は、供給されるデータ信号に基づいて、ラダー抵抗１で生成された複数の階調電圧の１つを選択する。テスト回路５は、ＲＯＭデコーダ３のリーク電流を測定する。テスト回路５は、切り離し部ＳＷ＿１〜ＳＷ＿４と、制御部１０とを備える。切り離し部ＳＷ＿１〜ＳＷ＿４は、リーク電流の測定時に、両端に異なる電源電圧を供給される直列接続を所定の箇所で切り離し可能である。制御部１０は、切り離し部ＳＷ＿１〜ＳＷ＿４の各々における切り離しを制御する。 （もっと読む）

【課題】スキャンクロック端子の数が、クロックドメイン毎に異なる周波数の数より少なければ、ディレイテストが実施できない。特に、スキャンクロック端子を１つしか設けることが出来ない半導体集積回路装置では、上記の従来技術では、複数クロックドメインに対して実動作周波数のディレイテストが実施できない、という問題を解消する。
【解決手段】複数存在するユーザモードの各クロックラインにクロック制御用のテスト回路を挿入する。こうすることで、スキャンパステストを用いてテスト回路内部に存在するレジスタの値を制御する。このレジスタの値によってテスト対象クロックドメインを制御する。 （もっと読む）

【課題】静電気ノイズに対する半導体素子単体の誤動作電圧を実測する耐性評価装置を得る。
【解決手段】半導体素子７の動作電圧を供給する直流電源発生部４と、所定方向に静電気ノイズを放射する静電ガン１と、動作電圧に静電気ノイズを重畳させ半導体素子７に印加させるバイアスティ３と、半導体素子７に印加される電圧に応じて出力される論理レベル電圧値を測定する電圧計６と、論理レベル電圧値の論理が反転した時点における半導体素子７に印加される静電気ノイズの電圧測定をおこなうオシロスコープ５とを備え、静電ガン１とバイアスティ３との間に挿入され、静電ガン１から放射される静電気ノイズの一部を分岐してバイアスティ３に供給する分岐回路２と、静電ガン１を覆い、静電ガン１から放射された静電気ノイズのうち、分岐回路２に入射されないものが外部に漏れることを防止する遮蔽部８とをさらに備える。 （もっと読む）

【課題】機能検証時間の短縮化を実現することができる半導体集積回路及び半導体集積回路の検証方法を提供する。
【解決手段】機能ブロック（Ａ〜Ｃ）１、２、３と、各機能ブロックと接続されたバス４と、バスに接続されたメモリ５とを有する半導体集積回路において、機能ブロックＡの個別検証が完了して、機能ブロックＡが半導体集積回路に組み込まれて機能ブロックＡからデータが出力されると、メモリに機能ブロックＡの出力信号が書き込まれ、機能ブロックＢの個別検証が完了して、機能ブロックＢが半導体集積回路に組み込まれると、メモリに書き込まれたデータが機能ブロックＢに読み出される。 （もっと読む）