半導体装置および半導体装置の測定方法
【課題】半導体ウエハ上の半導体チップのアナログ特性の測定を精度良く行えるようにする。
【解決手段】半導体チップ１の被測定部３は半導体素子３ａ、回路３ｂである。被測定部３のアナログ特性を測定する測定回路４を設けている。測定回路４は、外部電源からプローブ針Ｐａ、Ｐｂを介して給電され、内部で測定用印加電圧を生成し、配線パターン５を介して被測定部３に印加する。測定回路４は、被測定部３の出力を配線パターン５から入力し、デジタルデータに変換する。測定回路４と配線パターン７を介して半導体チップ２の不揮発性メモリ６に接続され、デジタルデータが転送記憶される。一連の測定が終了した後に、不揮発性メモリ６からデジタルデータを取り出す。プローブ針の接触抵抗や浮遊容量の影響を低減して精度良いアナログ特性の測定ができる。
【解決手段】半導体チップ１の被測定部３は半導体素子３ａ、回路３ｂである。被測定部３のアナログ特性を測定する測定回路４を設けている。測定回路４は、外部電源からプローブ針Ｐａ、Ｐｂを介して給電され、内部で測定用印加電圧を生成し、配線パターン５を介して被測定部３に印加する。測定回路４は、被測定部３の出力を配線パターン５から入力し、デジタルデータに変換する。測定回路４と配線パターン７を介して半導体チップ２の不揮発性メモリ６に接続され、デジタルデータが転送記憶される。一連の測定が終了した後に、不揮発性メモリ６からデジタルデータを取り出す。プローブ針の接触抵抗や浮遊容量の影響を低減して精度良いアナログ特性の測定ができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップに形成された半導体素子あるいは回路の電気的特性を測定するための構成を備えた半導体装置および半導体装置の測定方法に関する。
【背景技術】
【０００２】
半導体ウエハ上の半導体素子特性あるいは回路特性を測定する際に、プローバやテスタなどの半導体ウエハにアクセスする測定装置を用いることが主流となっている。測定装置と半導体ウエハ上の被測定部との電気的接続は、半導体ウエハに形成した電極パッドにプローブ針を接触させ、プローブ針から電極パッドを介して被測定部に接続するようにしている。
【０００３】
この場合、プローブ針と電極パッドとの間は圧接状態で電気的に接続するので、両者の接触状態によっては接触抵抗が大きくなる上に変動しやすく、また両者の間に形成される浮遊容量成分も測定に影響を与える要素となる。半導体装置の微細化が進むにしたがって、大電流を流した状態で測定する特性や、過渡的な特性を測定する場合には、接触抵抗や容量成分の影響が素子特性の測定に無視できない程度の影響を与えるようになってきた。
【０００４】
この点、特許文献１に示されるようなデジタル特性を測定する場合には、印加電圧も小さく、しかもデジタル値の処理においてはアナログ特性の測定のような厳密な条件が要求されないのである程度は実現できていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３２１７０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的は、半導体ウエハ上に形成された半導体装置の被測定部のアナログ電気特性をプローブ針で測定する際の誤差を極力低減することができる構成の半導体装置および半導体装置の測定方法を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１の半導体装置によれば、素子あるいは回路が形成された被測定部に対して、測定回路によりアナログ特性を測定することができる。この場合、測定回路の電源回路は、外部電源から給電を受けるとアナログ特性測定用の電源に変換して被測定部に供給し、被測定部から出力されるアナログ特性の出力は変換回路においてデジタルデータに変換される。これにより、被測定部に外部からプローブ針などを用いて直接給電したり、給電時の被測定部の出力をアナログ値としてプローブ針により直接取り出すことがなくなるので、接触抵抗や浮遊容量の影響で誤差を大きく伴う測定結果となるのを抑制することができる。また、これによってプローブ針を接触させて測定を行う構成とした場合でも、測定に悪影響を与えない電源供給を行えるとともに、データをデジタルで取り出すことで測定結果も悪影響を受けない状態で取得することができる。
【０００８】
請求項２の半導体装置によれば、上記発明において、記憶部を設けて変換回路から出力されるデジタルデータを記憶させるようにしたので、一連のアナログ特性の測定で得られる測定結果を記憶部に一旦保存し、別途取り出すことで、特性測定のためにプローブ針などを接触保持させる時間を短縮できるとともに、測定をまとめて行った上で後からアナログ特性データを取り出すことができる。この場合、記憶部は測定回路や被測定部の近傍に配置することもできるし、離れた位置に配置することもできる。
【０００９】
請求項３の半導体装置によれば、第１のチップ領域に被測定部および測定回路を配置し、第２のチップ領域に記憶部を設け、両者の間を配線パターンにより接続した状態に構成しているので、両者の間を別途に接続しなくてもデジタルデータとしてのアナログ特性の測定結果を記憶部に保存することができる。また、この場合でも、記憶部が測定回路の変換回路から離れた位置に配置されていても、デジタルデータを授受することから、配線パターンによる抵抗成分の影響を受けることが少ない。
【００１０】
請求項４の半導体装置によれば、上記請求項３の発明において、第１のチップ領域が複数設けられた構成とし、それらの測定回路から出力されるデジタルデータは、第２のチップ領域の記憶部においてまとめて記憶するので、第２のチップ領域が全体に占める割合を過剰に増大させることなく実施することができる。
【００１１】
請求項５の半導体装置によれば、請求項２の発明において、第１のチップ領域に被測定部および測定回路を配置し、第２のチップ領域に記憶部を配置し、第１のチップ領域内に測定回路のデジタル信号の出力端子に接続される第１の電極パッドを設け、第２のチップ領域内に記憶部のデータ入力端子に接続される第２の電極パッドを設け、第１の電極パッドと第２の電極パッドとの間を短絡用のプローブ針を接触させることで電気的に接続して短絡させることができるように構成しているので、測定時に記憶部に接続するためにプローブ針を使って接続することで被測定部のアナログ特性の測定結果をデジタルデータに変換したものとして記憶させることができる。また、これにより、第１のチップと第２のチップとの間を切断する場合にも配線による影響を受けることなく切断することができる。
【００１２】
請求項６の半導体装置によれば、上記請求項５の発明において、第１の電極パッドを備えた第１のチップ領域を複数備え、第２のチップ領域に形成される記憶部は、複数の第１のチップの測定回路の出力するデジタルデータがそれぞれ第１の電極パッドと第２の電極パッドとの間をプローブ針で短絡接続されることにより入力され、アナログ特性データを記憶するように設けられているので、第２のチップ領域に形成している記憶部に対して複数の第１のチップ領域に設けられた測定回路からのアナログ特性データをまとめて記憶させることができる。
【００１３】
請求項７の半導体装置によれば、上記請求項５及び６の発明において、第２のチップ領域に形成され、複数の第１のチップ領域に対応してそのそれぞれの測定回路から出力されるデジタル信号を選択的に記憶部に入力するように設けられた選択回路部を備えているので、第２のチップ領域の記憶部は、選択回路部により、複数の第１のチップ領域に設けられた変換回路からのアナログ特性データを、第１のチップ領域毎に選択的に記憶することができる。
【００１４】
請求項８の半導体装置によれば、上記請求項５ないし７の発明において、複数の第１のチップ領域を、第２のチップ領域を中心としてその周囲に配置形成したので、複数の第１のチップ領域のそれぞれの測定回路から第２のチップ領域の記憶部に対してほぼ同じ距離で接続することができ、記憶部単位で周囲の第１のチップ領域のアナログ特性データを管理することができる。
【００１５】
請求項９の半導体装置によれば、上記請求項ないし７の発明において、複数の第１のチップ領域を、第２のチップ領域に対して列状に配置形成したので、複数の第１のチップ領域のアナログ特性データを列ごとに保持して管理することができる。
【００１６】
請求項１０の半導体装置によれば、上記請求項１ないし９の発明において、測定回路を、アナログ特性として被測定部の直流の電流電圧特性を測定するように構成しているので、被測定部のアナログ特性をカーブトレーサのような交流的な測定をするのではなく、実際の直流を通電したときのデータとして測定することができ、しかも、カーブトレーサのような測定電源出力を掃引して印加する方式の装置を用いることなくデータを取得することができる。
【００１７】
請求項１１の半導体装置によれば、請求項１ないし１０の発明において、測定回路を、アナログ特性として被測定部の交流の過渡特性を測定するように構成したので、プローブ針などの接触抵抗や浮遊容量の影響を受けることなく測定用の電圧を印加し、且つ被測定部からの出力を測定することができ、被測定部が回路を構成している場合などで、より正確な交流過渡特性を測定することができる。
【００１８】
請求項１２の半導体装置によれば、請求項１ないし１１の発明において、測定回路を、外部から電源が印加されると、電源回路から供給される電源を被測定部に印加する過程と、被測定部の状態が安定するまで待機する過程と、被測定部の出力信号を測定する過程と、測定結果を変換回路に与えてデジタル信号に変換させる過程とからなる測定ステップを繰り返し実行するように構成し、測定ステップを実行する際には、電源回路から供給されるアナログ特性測定用の電源を、最初の測定ステップでは初期電圧を印加し、以後の測定ステップでは前回の測定ステップから予め設定された電圧だけ変化させた印加電圧を印加するように構成したので、被測定部に印加電圧を静的に与えてアナログ特性を得ることができ、印加電圧を徐々に変化させることで所定範囲の印加電圧を印加したときの各印加電圧における電流特性を得ることができ、これによってカーブトレーサのような掃引型の測定装置で測定したのと同等のデータをデジタルデータとして得ることができる。
【００１９】
請求項１３の半導体装置の測定方法によれば、半導体装置に設けられる素子あるいは回路からなる被測定部のアナログ特性を測定する半導体装置の測定方法であって、半導体装置に、被測定部の素子あるいは回路のアナログ特性を測定するための測定回路を設け、この測定回路に外部から給電を受けるとアナログ特性測定用の電源に変換して測定回路に供給する電源回路と、測定回路により測定されたアナログ特性の測定結果をデジタル信号に変換して出力する変換回路と設け、電源回路に対して外部から電源を供給することで、測定回路により、被測定部に対するアナログ特性測定用の電源として複数段階に分けて変化させる電圧を供給させ、電圧印加時の前記被測定部のアナログ出力を変換回路によりデジタル信号に変換してデジタルデータとして出力させるので、被測定部のアナログ特性の測定を半導体装置に設けた測定回路により測定することができ、プローブ針などによる測定と異なり、接触抵抗や浮遊容量の影響を受けない状態で測定をすることができる。
【００２０】
請求項１４の半導体装置の測定方法によれば、請求項１３の発明において、電源回路に対して外部電源から給電プローブ針により電源を供給し、変換回路から出力されるデジタルデータをデータプローブ針により取り出すようにしているので、被測定部に対するアナログ特性の測定に支障のない電源供給を行えるとともに、プローブ針によるアナログ特性のデータの取得をデジタルデータとして取り出すことができるので、接触抵抗や浮遊容量の影響を受けにくい状態で正確なデータを得ることができる。
【００２１】
請求項１５の半導体装置の測定方法によれば、請求項１３の発明において、半導体装置にデジタルデータを記憶する記憶部を設け、電源回路に対して外部電源から給電プローブ針により電源を供給し、変換回路から出力されるデジタルデータを記憶部に記憶させ、被測定部の測定の終了後に記憶部に記憶したデジタルデータを外部に取り出すようにしたので、測定したアナログ特性のデータを記憶部にデジタルデータとして記憶し、これを外部に取り出せるので、一連の測定を一括して行えるとともに、測定後にアナログ特性のデータを一括して取り出せる。
【００２２】
請求項１６の半導体装置の測定方法によれば、請求項１５の発明において、記憶部は複数の被測定部に対応して設けられるので、記憶部を複数の被測定部に対して一括して設けることで、省スペース化を図れるとともに、データ取得を一括して行うことができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態を示す半導体チップの構成図
【図２】測定回路のブロック構成図
【図３】アナログ特性の測定処理を示す流れ図
【図４】本発明の第２の実施形態を示す半導体チップの配置構成図
【図５】本発明の第３の実施形態を示す半導体チップの配置構成図
【図６】本発明の第４の実施形態を示す半導体チップの構成図
【図７】本発明の第５の実施形態を示す半導体チップの配置構成図
【図８】本発明の第６の実施形態を示す半導体チップの配置構成図
【発明を実施するための形態】
【００２４】
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図３を参照して説明する。
図１は、半導体ウエハＷ上に多数形成される半導体装置である半導体チップ１および半導体チップ２を示している。半導体チップ１および２は、それぞれ第１および第２のチップ領域として設けられるもので、スクライブラインＷｓを介して隣接する位置には位置されている。半導体チップ１には、被測定部３である半導体素子３ａや回路３ｂなどが多数設けられており、これらのアナログ特性を測定するための測定回路４が設けられている。測定回路４と被測定部３である各半導体素子３ａ、回路３ｂとの間は測定用の配線パターン５により接続されている。測定回路４には、配線４ａを介して電極パッド４ｂが設けられ、外部電源からのプローブ針Ｐａ、Ｐｂによる所定電圧の給電を受けるように構成される。なお、半導体チップ１には、上記の構成に加えて、被測定部３とともに回路を構成する他の半導体素子などが設けられている。
【００２５】
半導体チップ２には、記憶部としての不揮発性メモリ６が設けられている。この不揮発性メモリ６は、電気的に書き換え可能で電源を切っても記憶状態が保持される不揮発性のメモリからなる。また、不揮発性メモリ６は、半導体ウエハＷのスクライブラインＷｓを跨いで半導体チップ１の測定回路４との間に設けられた配線パターン７により電気的に接続されている。不揮発性メモリ６には、配線パターン６ａと電極パッド６ｂとが設けられており、外部からデータを取り出すことができるように構成されている。なお、図示では２個の電極パッド６ｂを示しているが、データ取り出しのために３個以上の電極パッド６ｂを設ける構成とすることもできる。
【００２６】
図２は測定回路４のブロック構成を示すもので、電源回路としての印加電圧調整回路８は、被測定部３の半導体素子３ａあるいは回路３ｂに対する測定用印加電圧を生成する回路で、外部電源から電極パッド４ｂ、配線４ａを介して給電される。この印加電圧調整回路８は、昇圧回路を含んだ構成とされ、クロック回路９からのクロックを基準として所定電圧の外部電源から被測定部３のアナログ特性の測定に必要な広い範囲の測定用印加電圧を生成し、初期印加電圧から徐々に変化させて配線５を介して被測定部３に印加したり、あるいは回路３ｂの過渡特性を測定するためのパルス信号などを印加したりするように構成されている。
【００２７】
被測定部のアナログ特性を示す出力は、配線５を介して入力され、増幅回路１０において信号レベルを増幅し、変換回路としてのＡＤ変換回路１１によりデジタルデータに変換する。このとき、ＡＤ変換回路１１は、サンプリングタイミング制御回路１２から所定のサンプリング周期でアナログ信号をデジタル信号に変換する。サンプリングタイミング制御回路１２は、クロック回路９から与えられるクロック信号でサンプリングタイミング信号を生成する。ＡＤ変換回路１１から出力されるデジタル信号は、メモリ制御回路１３において不揮発性メモリ６に書き込み記憶される。配線パターン７は、データを送信するラインと、書き込みや消去などの制御を行うための制御ラインから構成される。
【００２８】
なお、上記の測定回路４の構成においては、被測定部となる半導体素子３ａあるいは回路３ｂに対する複合的な構成として示していないが、複数の配線パターン５を切り替えて被測定部３に接続し、それぞれからアナログ特性の信号を入力できるように構成されている。また、どの被測定部３からの出力かに応じて不揮発性メモリ６の所定の記憶領域に記憶させるように構成されている。
【００２９】
図３は実際のアナログ特性の測定で行われる手順を示すもので、測定に際しては、半導体チップ１の電極パッド４ｂに外部電源印加用のプローブ針Ｐａ、Ｐｂを接触させて給電状態にすることで測定プログラムが開始される。ここでは、被測定部３として半導体素子３ａのアナログ特性である電流電圧特性を測定する場合の流れについて説明する。
【００３０】
測定回路４においては、外部電源が供給されると、印加電圧調整回路８において半導体素子３ａに対する測定用初期電圧を生成し、配線５を介して印加する（Ｓ１）。測定用初期電圧を印加した状態で半導体素子３ａの状態が安定するまで所定時間待機し（Ｓ２）、その後、配線５を介してアナログ特性の出力を増幅回路１０に入力する（Ｓ３）。ＡＤ変換回路１１は、増幅回路１０により増幅されたアナログ特性の信号をデジタルデータに変換してメモリ制御回路１３に出力する（Ｓ４）。メモリ制御回路１３は、不揮発性メモリ６の所定のアドレスにアナログ特性のデジタルデータを記憶させる（Ｓ５）。
【００３１】
以後、印加電圧調整回路８において、測定用初期電圧を所定電圧だけ変化させた測定用電圧に変更して生成し、これを半導体素子３ａに再び印加する（Ｓ６、Ｓ７）。そして、前述のステップＳ２〜Ｓ５を繰り返し実行することで変更設定した測定用電圧を印加したときのアナログ特性の信号を検出してデジタルデータに変換した上で不揮発性メモリ６に記憶させる。このようにして測定用電圧の印加の全パターンが終了すると（Ｓ６でＹＥＳ）、一連のアナログ特性のデジタルデータが不揮発性メモリ６に記憶され、測定処理を終了する。
【００３２】
そして、次のアナログ特性の測定項目がある場合には、別のプログラムに従って半導体素子３ａのアナログ特性を同様にして測定し、測定が終了した場合には、別の半導体素子３ａあるいは回路３ｂのアナログ特性の測定処理を実施するようになる。ここで、アナログ特性としては、直流の静的な電圧を印加してそのときの電流値を測定する場合や、交流の動的な特性を測定するためのパルス信号などを印加してそのときの出力を測定する場合などが想定されており、これらに対応した印加電圧を生成して測定処理を行うように構成されている。
【００３３】
直流の電流電圧特性のようなアナログ特性としては、例えば、オフ状態での電流電圧特性や、逆方向特性などや、オン状態での電流電圧特性などがある。また、交流的なアナログ特性としては、スイッチング特性や、位相余裕度など種々の特性の測定が対象として考えられる。
【００３４】
このようにして半導体チップ１内の全ての被測定部３についてアナログ特性の測定が終了すると、一連の測定処理が終了する。測定された各被測定部３のアナログ特性のデジタルデータは不揮発性メモリ６内に記憶保続された状態となる。なお、測定処理は、一連の測定を１回行う構成とすることもできるし、複数回同じ測定処理を繰り返すことで信頼性の高いデータを得るようにしても良い。
【００３５】
この後、不揮発性メモリ６に設けられたデータ取り出し用の電極パッド６ｂ、６ｂにプローブ針を接触させて内部に記憶されたアナログ特性のデジタルデータを取り出すことができる。このとき、読み出す情報はデジタルデータであるので、プローブ針による接触抵抗や浮遊容量の影響を受けにくい状態で一括して取得することができる。
【００３６】
このような本実施形態によれば、半導体ウエハＷ上に形成された半導体チップ１の被測定部３に対してアナログ特性の測定を行ってデジタルデータに変換する測定回路４と、デジタルデータとして半導体チップ２の不揮発性メモリ測定６に記憶させる構成としたので、プローブ針による所定電圧の外部電源の供給を行うだけで、測定回路４によりアナログ特性測定用の印加電圧を生成して順次印加することができ、プローブ針から直接測定用印加電圧を与える場合と異なり、接触抵抗や浮遊容量の影響を受けるのを極力低減した状態で測定を行うことができる。
【００３７】
発明者らの測定では、従来方式によるプローブを用いたアナログ特性の測定では、接触抵抗や寄生容量などの影響で、測定誤差が１０〜２０％程度発生していたものが、数％程度まで低減させることができている。寄生容量については、従来方式で１００ｐＦ程度あったものが、本実施形態の構成によると１ｐＦ程度まで抑制することができている。
【００３８】
また、測定結果のアナログ特性の信号をデジタルデータに変換した状態で記憶させるので、データの取り出しに際しても接触抵抗や浮遊容量の影響を受けることなく取得することができる。
【００３９】
そして、アナログ特性のデジタルデータを一括して不揮発性メモリ６に記憶させた状態とするので、その間、プローブ針などの接触部分を介した状態としていないので、接触不良などの状態によるデータ取得失敗を無くして、迅速且つ正確な測定が行えるとともに、データの取り出しも一括して迅速に行うことができる。
【００４０】
さらに、被測定部３の半導体素子３ａあるいは回路３ｂのアナログ特性を上記したような処理手順で測定するので、結果としてカーブトレーサやパラメータアナライザのような測定装置で測定したのと同等のデータを得ることができ、測定系の簡素化、低コスト化も図れるようになり、データ処理においても直接パソコンなどに取り込んでデジタルデータとして簡単に処理をすることができるようになる。
【００４１】
なお、上記実施形態においては、測定回路４による測定処理を、図３に示すプログラム処理的な流れとして制御機能部によりプログラムによる処理で行うこともできるし、ハードウェア構成により実現することも可能である。
【００４２】
（第２の実施形態）
図４は本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、半導体チップ２に設けた不揮発性メモリ６に対して複数個の半導体チップ１（１ａ〜１ｄの４個）を周囲に配置した構成としたところである。
【００４３】
半導体チップ１ａ〜１ｄは、第１の実施形態で示した半導体チップ１と同じもので、半導体チップ２の四辺部のスクライブラインＷｓを介して隣接する位置に配置されている。また、半導体チップ２には、不揮発性メモリ６に加えて選択回路部としてのセレクタ回路１４が設けられている。セレクタ回路１４は、４個の半導体チップ１ａ〜１ｄの各測定回路４から配線パターン７ａ〜７ｄによって接続されており、回路内部にて切り替え選択をして不揮発性メモリ６にデータを転送してチップ毎に記憶させる。
【００４４】
各半導体チップ１ａ〜１ｄの被測定部３のアナログ特性の測定に際しては、第１の実施形態と同様にして、外部電源をプローブ針Ｐａ、Ｐｂを測定回路４の電極パッド４ｂ、４ｂに接触させて給電することで行われる。各半導体チップ１ａ〜１ｄの測定回路４においては、外部電源が供給されるとチップ内の被測定部３である半導体素子３ａあるいは回路３ｂのアナログ特性の測定を開始する。
【００４５】
アナログ特性の測定は、図３に示した手順にて測定用印加電圧が順次印加され、各測定用印加電圧の印加時に得られる測定結果をデジタルデータに変換して半導体チップ２に転送する。半導体チップ２では、セレクタ回路１４において入力された半導体チップ１ａ〜１ｄに応じて記憶アドレスを振り分けて不揮発性メモリ６に転送して記憶させる。不揮発性メモリ６内に各半導体チップ１ａ〜１ｄ別に記憶した被測定部３のアナログ特性のデジタルデータは、電極パッド６ｂ、６ｂにプローブ針を接触させて取り出すことができる。
【００４６】
このような第２の実施形態によれば、複数の半導体チップ１ａ〜１ｄの被測定部３のアナログ特性のデジタルデータを、セレクタ回路１４を設けてチップ毎に一括して不揮発性メモリ６に記憶させるようにしたので、第１の実施形態の効果に加えて、４個の半導体チップ１ａ〜１ｄに１個の半導体チップ２を設ける構成でアナログ特性のデータを一括して記憶させることができる。
【００４７】
また、このように１つのブロックで５個のチップを十字状に配置するので、同様の他のブロックを配置する場合においても、多数のブロックを無駄なスペースを発生させることなく隙間なく配置をすることができる。
【００４８】
なお、この実施形態では、１個の半導体チップ２に対して４個の半導体チップ１ａ〜１ｄを配置する構成としたが、これに限らず、２個や３個としても良いし、あるいは５個以上配置する構成としても良く、例えば８個を配置することでまとまったブロックを構成することもできる。
【００４９】
（第３の実施形態）
図５は本発明の第３の実施形態を示すもので、第２の実施形態と異なるところは、４個の半導体チップ１ａ〜１ｄを列状に配置したところである。この場合には、半導体チップ２を中心として、その両側の一方側に半導体チップ１ａ、１ｂを配置し、反対側に半導体チップ１ｃ、１ｄを配置している。各半導体チップ１ａ〜１ｄの測定回路４は、配線パターン７ａ〜７ｄをそれぞれ介して半導体チップ２のセレクタ回路１４に電気的に接続されている。各半導体チップ１ａ〜１ｄの電極パッド４ｂおよび半導体チップ２の電極パッド６ｂは図示を省略している。
【００５０】
以上のような構成を採用するので、第１の実施形態における作用効果を得る事ができるとともに、第２の実施形態における作用効果も得ることができる。また、同様に、複数のブロックを配置する場合も隙間なく配置することができる。
【００５１】
なお、この実施形態においても、４個の半導体チップ１ａ〜１ｄに限らず、所望する個数の半導体チップ１を配置する構成とすることができる。
また、配線パターン７ａ〜７ｄは、直接半導体チップ２のセレクタ回路１４に接続する構成としたが、例えば、半導体チップ１ａ（１ｄ）においては、半導体チップ１ｂ（１ｃ）の測定回路４に接続する構成とし、半導体チップ１ｂ（１ｃ）の測定回路４を経由してセレクタ回路１４に転送するように構成しても良い。
【００５２】
（第４の実施形態）
図６は本発明の第４の実施形態を示すもので、第１の実施形態と異なるところは、半導体チップ２を設ける代わりに、アナログ特性のデジタルデータを直接取得するようにしたところである。すなわち、半導体チップ１の測定回路４には、例えば２本のデータ取り出し用の配線パターン４ｃが導出されその先端に電極パッド４ｄが設けられた構成とされている。電極パッド４ｄは、デジタルデータを取得するためのプローブ針Ｐｃ、Ｐｄが接触できるように設けられている。
【００５３】
上記構成としているので、アナログ特性の測定で、各測定用印加電圧の印加時に得られる測定結果がデジタルデータに変換されると、そのデジタルデータはプローブ針Ｐｃ、Ｐｄにより外部に取り出すことができる。このようにして、順次測定されるアナログ特性のデータはデジタルデータとしてプローブ針Ｐｃ、Ｐｄにより直接取り出すことができる。
【００５４】
この場合に、プローブ針Ｐａ、Ｐｂにより外部電源を供給し、プローブ針Ｐｃ、Ｐｄにより測定データを取り出すという構成においては、従来のプローブ針による半導体ウエハＷ上の半導体チップの測定という外見上では同じであるが、外部電源は測定回路４において測定用印加電圧に変換されて被測定部３に与えられ、その時の測定結果はデジタルデータに変換した状態で取り出すことができるので、プローブ針の接触による接触抵抗の影響や浮遊容量の影響を受けたり、取り出すデータがノイズなどにより影響を受けたりすることを極力防止して、正確なアナログ特性の測定を行うことができる。
なお、測定に用いるデータ取り出し用のプローブＰｃ、Ｐｄは、２本に限らず、必要に応じて複数本用いて行うことができる。
【００５５】
（第５の実施形態）
図７は本発明の第５の実施形態を示すもので、第１の実施形態と異なるところは、半導体チップ１と２との間の配線パターン７を設ける代わりに、データ転送用の短絡状態を形成するプローブ針Ｐｅ、Ｐｆを接続することで測定を行う構成としたところである。
【００５６】
この場合には、半導体チップ１においては、測定回路４のデジタルデータを出力する部分に配線パターン４ｃを設け、その先端に電極パッド４ｄを形成している。また、半導体チップ２においては、不揮発性メモリ６のデータを取り込む部分に配線パターン６ａを設け、その先端に電極パッド６ｂを形成している。そして、電極パッド４ｄと６ｂとにそれぞれ電気的に短絡接続しているプローブ針Ｐｅ、Ｐｆを接触させ、測定回路４からデジタルデータを不揮発性メモリ６に転送するようにしている。
【００５７】
なお、ここでは電極パッド４ｄと６ｂとの一対を設ける構成としているが、データ転送に必要な数の電極パッドを設け、それらの間を短絡接続したプローブ針を接触させることで両者の間を接続するようにすれば良い。
【００５８】
このような第５の実施形態によれば、第１の実施形態と同様の作用効果が得られるとともに、半導体チップ１と２との間に配線パターンを設けないので、スクライブラインＷｓを跨ぐ配線パターンを設ける第２の実施形態の構成に比べ、各半導体チップ１をスクライブして分離する場合でも、切断後の半導体チップ１に配線パターン部分での短絡状態の発生などを起こすのを回避でき、スクライブ後にそのまま製品として利用することができるようになる。
【００５９】
（第６の実施形態）
図８は本発明の第６の実施形態を示すもので、第４の実施形態と異なるところは、半導体チップ１と２との間の電気的接続を配線パターンによらず、プローブ針Ｐｃ、Ｐｄの接触により短絡状態を形成するようにしたところである。測定を行う半導体チップ１ａ〜１ｄのいずれかに図示していない外部電源からの電源供給を行うと、測定回路４は前述同様の測定処理を開始する。セレクタ回路１４は、プローブ針Ｐｃ、Ｐｄにより短絡された半導体チップ１ａ〜１ｄのいずれかの測定回路４から出力されるアナログ特性のデジタルデータを入力して不揮発性メモリ６に記憶させる。
このような第６の実施形態によっても、第４の実施形態と同様の作用効果を得る事ができるとともに、第５の実施形態の効果も得ることができる。
【００６０】
（他の実施形態）
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００６１】
半導体チップ１には、被測定部３として半導体素子３ａおよび回路３ｂが設けられたものとして説明したが、これに限らず、半導体素子３ａのみのものでも良いし、回路３ｂのみのものでも良い。また、被測定部３として、複数のものを設ける構成で示したが、被測定部としては半導体素子３ａあるいは回路３ｂが１個だけ配置されたものにも適用できる。
【００６２】
アナログ特性の測定内容として、静特性である電流電圧特性と動特性である過渡特性を測定する場合を示したが、他のアナログ特性のデータを取得する場合にも適用できる。
上記各実施形態は、さらに他の実施形態との組み合わせによる実施形態とすることもできる。
【符号の説明】
【００６３】
図面中、１、１ａ〜１ｄは半導体チップ（第１のチップ領域）、２は半導体チップ（第２のチップ領域）、３は被測定部、３ａは半導体素子、３ｂは回路、４は測定回路、４ｂは電極パッド、４ｄは電極パッド（第１の電極パッド）、６は不揮発性メモリ（記憶部）、６ｂは電極パッド（第２の電極パッド）、７、７ａ〜７ｄは配線パターン、８は印加電圧調整回路（電源回路）、１１はＡＤ変換回路（変換回路）、１３はメモリ制御回路、１４はセレクタ回路（選択回路部）、１４ｂは電極パッド（第２の電極パッド）である。
【技術分野】
【０００１】
本発明は、半導体チップに形成された半導体素子あるいは回路の電気的特性を測定するための構成を備えた半導体装置および半導体装置の測定方法に関する。
【背景技術】
【０００２】
半導体ウエハ上の半導体素子特性あるいは回路特性を測定する際に、プローバやテスタなどの半導体ウエハにアクセスする測定装置を用いることが主流となっている。測定装置と半導体ウエハ上の被測定部との電気的接続は、半導体ウエハに形成した電極パッドにプローブ針を接触させ、プローブ針から電極パッドを介して被測定部に接続するようにしている。
【０００３】
この場合、プローブ針と電極パッドとの間は圧接状態で電気的に接続するので、両者の接触状態によっては接触抵抗が大きくなる上に変動しやすく、また両者の間に形成される浮遊容量成分も測定に影響を与える要素となる。半導体装置の微細化が進むにしたがって、大電流を流した状態で測定する特性や、過渡的な特性を測定する場合には、接触抵抗や容量成分の影響が素子特性の測定に無視できない程度の影響を与えるようになってきた。
【０００４】
この点、特許文献１に示されるようなデジタル特性を測定する場合には、印加電圧も小さく、しかもデジタル値の処理においてはアナログ特性の測定のような厳密な条件が要求されないのである程度は実現できていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３２１７０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的は、半導体ウエハ上に形成された半導体装置の被測定部のアナログ電気特性をプローブ針で測定する際の誤差を極力低減することができる構成の半導体装置および半導体装置の測定方法を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１の半導体装置によれば、素子あるいは回路が形成された被測定部に対して、測定回路によりアナログ特性を測定することができる。この場合、測定回路の電源回路は、外部電源から給電を受けるとアナログ特性測定用の電源に変換して被測定部に供給し、被測定部から出力されるアナログ特性の出力は変換回路においてデジタルデータに変換される。これにより、被測定部に外部からプローブ針などを用いて直接給電したり、給電時の被測定部の出力をアナログ値としてプローブ針により直接取り出すことがなくなるので、接触抵抗や浮遊容量の影響で誤差を大きく伴う測定結果となるのを抑制することができる。また、これによってプローブ針を接触させて測定を行う構成とした場合でも、測定に悪影響を与えない電源供給を行えるとともに、データをデジタルで取り出すことで測定結果も悪影響を受けない状態で取得することができる。
【０００８】
請求項２の半導体装置によれば、上記発明において、記憶部を設けて変換回路から出力されるデジタルデータを記憶させるようにしたので、一連のアナログ特性の測定で得られる測定結果を記憶部に一旦保存し、別途取り出すことで、特性測定のためにプローブ針などを接触保持させる時間を短縮できるとともに、測定をまとめて行った上で後からアナログ特性データを取り出すことができる。この場合、記憶部は測定回路や被測定部の近傍に配置することもできるし、離れた位置に配置することもできる。
【０００９】
請求項３の半導体装置によれば、第１のチップ領域に被測定部および測定回路を配置し、第２のチップ領域に記憶部を設け、両者の間を配線パターンにより接続した状態に構成しているので、両者の間を別途に接続しなくてもデジタルデータとしてのアナログ特性の測定結果を記憶部に保存することができる。また、この場合でも、記憶部が測定回路の変換回路から離れた位置に配置されていても、デジタルデータを授受することから、配線パターンによる抵抗成分の影響を受けることが少ない。
【００１０】
請求項４の半導体装置によれば、上記請求項３の発明において、第１のチップ領域が複数設けられた構成とし、それらの測定回路から出力されるデジタルデータは、第２のチップ領域の記憶部においてまとめて記憶するので、第２のチップ領域が全体に占める割合を過剰に増大させることなく実施することができる。
【００１１】
請求項５の半導体装置によれば、請求項２の発明において、第１のチップ領域に被測定部および測定回路を配置し、第２のチップ領域に記憶部を配置し、第１のチップ領域内に測定回路のデジタル信号の出力端子に接続される第１の電極パッドを設け、第２のチップ領域内に記憶部のデータ入力端子に接続される第２の電極パッドを設け、第１の電極パッドと第２の電極パッドとの間を短絡用のプローブ針を接触させることで電気的に接続して短絡させることができるように構成しているので、測定時に記憶部に接続するためにプローブ針を使って接続することで被測定部のアナログ特性の測定結果をデジタルデータに変換したものとして記憶させることができる。また、これにより、第１のチップと第２のチップとの間を切断する場合にも配線による影響を受けることなく切断することができる。
【００１２】
請求項６の半導体装置によれば、上記請求項５の発明において、第１の電極パッドを備えた第１のチップ領域を複数備え、第２のチップ領域に形成される記憶部は、複数の第１のチップの測定回路の出力するデジタルデータがそれぞれ第１の電極パッドと第２の電極パッドとの間をプローブ針で短絡接続されることにより入力され、アナログ特性データを記憶するように設けられているので、第２のチップ領域に形成している記憶部に対して複数の第１のチップ領域に設けられた測定回路からのアナログ特性データをまとめて記憶させることができる。
【００１３】
請求項７の半導体装置によれば、上記請求項５及び６の発明において、第２のチップ領域に形成され、複数の第１のチップ領域に対応してそのそれぞれの測定回路から出力されるデジタル信号を選択的に記憶部に入力するように設けられた選択回路部を備えているので、第２のチップ領域の記憶部は、選択回路部により、複数の第１のチップ領域に設けられた変換回路からのアナログ特性データを、第１のチップ領域毎に選択的に記憶することができる。
【００１４】
請求項８の半導体装置によれば、上記請求項５ないし７の発明において、複数の第１のチップ領域を、第２のチップ領域を中心としてその周囲に配置形成したので、複数の第１のチップ領域のそれぞれの測定回路から第２のチップ領域の記憶部に対してほぼ同じ距離で接続することができ、記憶部単位で周囲の第１のチップ領域のアナログ特性データを管理することができる。
【００１５】
請求項９の半導体装置によれば、上記請求項ないし７の発明において、複数の第１のチップ領域を、第２のチップ領域に対して列状に配置形成したので、複数の第１のチップ領域のアナログ特性データを列ごとに保持して管理することができる。
【００１６】
請求項１０の半導体装置によれば、上記請求項１ないし９の発明において、測定回路を、アナログ特性として被測定部の直流の電流電圧特性を測定するように構成しているので、被測定部のアナログ特性をカーブトレーサのような交流的な測定をするのではなく、実際の直流を通電したときのデータとして測定することができ、しかも、カーブトレーサのような測定電源出力を掃引して印加する方式の装置を用いることなくデータを取得することができる。
【００１７】
請求項１１の半導体装置によれば、請求項１ないし１０の発明において、測定回路を、アナログ特性として被測定部の交流の過渡特性を測定するように構成したので、プローブ針などの接触抵抗や浮遊容量の影響を受けることなく測定用の電圧を印加し、且つ被測定部からの出力を測定することができ、被測定部が回路を構成している場合などで、より正確な交流過渡特性を測定することができる。
【００１８】
請求項１２の半導体装置によれば、請求項１ないし１１の発明において、測定回路を、外部から電源が印加されると、電源回路から供給される電源を被測定部に印加する過程と、被測定部の状態が安定するまで待機する過程と、被測定部の出力信号を測定する過程と、測定結果を変換回路に与えてデジタル信号に変換させる過程とからなる測定ステップを繰り返し実行するように構成し、測定ステップを実行する際には、電源回路から供給されるアナログ特性測定用の電源を、最初の測定ステップでは初期電圧を印加し、以後の測定ステップでは前回の測定ステップから予め設定された電圧だけ変化させた印加電圧を印加するように構成したので、被測定部に印加電圧を静的に与えてアナログ特性を得ることができ、印加電圧を徐々に変化させることで所定範囲の印加電圧を印加したときの各印加電圧における電流特性を得ることができ、これによってカーブトレーサのような掃引型の測定装置で測定したのと同等のデータをデジタルデータとして得ることができる。
【００１９】
請求項１３の半導体装置の測定方法によれば、半導体装置に設けられる素子あるいは回路からなる被測定部のアナログ特性を測定する半導体装置の測定方法であって、半導体装置に、被測定部の素子あるいは回路のアナログ特性を測定するための測定回路を設け、この測定回路に外部から給電を受けるとアナログ特性測定用の電源に変換して測定回路に供給する電源回路と、測定回路により測定されたアナログ特性の測定結果をデジタル信号に変換して出力する変換回路と設け、電源回路に対して外部から電源を供給することで、測定回路により、被測定部に対するアナログ特性測定用の電源として複数段階に分けて変化させる電圧を供給させ、電圧印加時の前記被測定部のアナログ出力を変換回路によりデジタル信号に変換してデジタルデータとして出力させるので、被測定部のアナログ特性の測定を半導体装置に設けた測定回路により測定することができ、プローブ針などによる測定と異なり、接触抵抗や浮遊容量の影響を受けない状態で測定をすることができる。
【００２０】
請求項１４の半導体装置の測定方法によれば、請求項１３の発明において、電源回路に対して外部電源から給電プローブ針により電源を供給し、変換回路から出力されるデジタルデータをデータプローブ針により取り出すようにしているので、被測定部に対するアナログ特性の測定に支障のない電源供給を行えるとともに、プローブ針によるアナログ特性のデータの取得をデジタルデータとして取り出すことができるので、接触抵抗や浮遊容量の影響を受けにくい状態で正確なデータを得ることができる。
【００２１】
請求項１５の半導体装置の測定方法によれば、請求項１３の発明において、半導体装置にデジタルデータを記憶する記憶部を設け、電源回路に対して外部電源から給電プローブ針により電源を供給し、変換回路から出力されるデジタルデータを記憶部に記憶させ、被測定部の測定の終了後に記憶部に記憶したデジタルデータを外部に取り出すようにしたので、測定したアナログ特性のデータを記憶部にデジタルデータとして記憶し、これを外部に取り出せるので、一連の測定を一括して行えるとともに、測定後にアナログ特性のデータを一括して取り出せる。
【００２２】
請求項１６の半導体装置の測定方法によれば、請求項１５の発明において、記憶部は複数の被測定部に対応して設けられるので、記憶部を複数の被測定部に対して一括して設けることで、省スペース化を図れるとともに、データ取得を一括して行うことができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態を示す半導体チップの構成図
【図２】測定回路のブロック構成図
【図３】アナログ特性の測定処理を示す流れ図
【図４】本発明の第２の実施形態を示す半導体チップの配置構成図
【図５】本発明の第３の実施形態を示す半導体チップの配置構成図
【図６】本発明の第４の実施形態を示す半導体チップの構成図
【図７】本発明の第５の実施形態を示す半導体チップの配置構成図
【図８】本発明の第６の実施形態を示す半導体チップの配置構成図
【発明を実施するための形態】
【００２４】
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図３を参照して説明する。
図１は、半導体ウエハＷ上に多数形成される半導体装置である半導体チップ１および半導体チップ２を示している。半導体チップ１および２は、それぞれ第１および第２のチップ領域として設けられるもので、スクライブラインＷｓを介して隣接する位置には位置されている。半導体チップ１には、被測定部３である半導体素子３ａや回路３ｂなどが多数設けられており、これらのアナログ特性を測定するための測定回路４が設けられている。測定回路４と被測定部３である各半導体素子３ａ、回路３ｂとの間は測定用の配線パターン５により接続されている。測定回路４には、配線４ａを介して電極パッド４ｂが設けられ、外部電源からのプローブ針Ｐａ、Ｐｂによる所定電圧の給電を受けるように構成される。なお、半導体チップ１には、上記の構成に加えて、被測定部３とともに回路を構成する他の半導体素子などが設けられている。
【００２５】
半導体チップ２には、記憶部としての不揮発性メモリ６が設けられている。この不揮発性メモリ６は、電気的に書き換え可能で電源を切っても記憶状態が保持される不揮発性のメモリからなる。また、不揮発性メモリ６は、半導体ウエハＷのスクライブラインＷｓを跨いで半導体チップ１の測定回路４との間に設けられた配線パターン７により電気的に接続されている。不揮発性メモリ６には、配線パターン６ａと電極パッド６ｂとが設けられており、外部からデータを取り出すことができるように構成されている。なお、図示では２個の電極パッド６ｂを示しているが、データ取り出しのために３個以上の電極パッド６ｂを設ける構成とすることもできる。
【００２６】
図２は測定回路４のブロック構成を示すもので、電源回路としての印加電圧調整回路８は、被測定部３の半導体素子３ａあるいは回路３ｂに対する測定用印加電圧を生成する回路で、外部電源から電極パッド４ｂ、配線４ａを介して給電される。この印加電圧調整回路８は、昇圧回路を含んだ構成とされ、クロック回路９からのクロックを基準として所定電圧の外部電源から被測定部３のアナログ特性の測定に必要な広い範囲の測定用印加電圧を生成し、初期印加電圧から徐々に変化させて配線５を介して被測定部３に印加したり、あるいは回路３ｂの過渡特性を測定するためのパルス信号などを印加したりするように構成されている。
【００２７】
被測定部のアナログ特性を示す出力は、配線５を介して入力され、増幅回路１０において信号レベルを増幅し、変換回路としてのＡＤ変換回路１１によりデジタルデータに変換する。このとき、ＡＤ変換回路１１は、サンプリングタイミング制御回路１２から所定のサンプリング周期でアナログ信号をデジタル信号に変換する。サンプリングタイミング制御回路１２は、クロック回路９から与えられるクロック信号でサンプリングタイミング信号を生成する。ＡＤ変換回路１１から出力されるデジタル信号は、メモリ制御回路１３において不揮発性メモリ６に書き込み記憶される。配線パターン７は、データを送信するラインと、書き込みや消去などの制御を行うための制御ラインから構成される。
【００２８】
なお、上記の測定回路４の構成においては、被測定部となる半導体素子３ａあるいは回路３ｂに対する複合的な構成として示していないが、複数の配線パターン５を切り替えて被測定部３に接続し、それぞれからアナログ特性の信号を入力できるように構成されている。また、どの被測定部３からの出力かに応じて不揮発性メモリ６の所定の記憶領域に記憶させるように構成されている。
【００２９】
図３は実際のアナログ特性の測定で行われる手順を示すもので、測定に際しては、半導体チップ１の電極パッド４ｂに外部電源印加用のプローブ針Ｐａ、Ｐｂを接触させて給電状態にすることで測定プログラムが開始される。ここでは、被測定部３として半導体素子３ａのアナログ特性である電流電圧特性を測定する場合の流れについて説明する。
【００３０】
測定回路４においては、外部電源が供給されると、印加電圧調整回路８において半導体素子３ａに対する測定用初期電圧を生成し、配線５を介して印加する（Ｓ１）。測定用初期電圧を印加した状態で半導体素子３ａの状態が安定するまで所定時間待機し（Ｓ２）、その後、配線５を介してアナログ特性の出力を増幅回路１０に入力する（Ｓ３）。ＡＤ変換回路１１は、増幅回路１０により増幅されたアナログ特性の信号をデジタルデータに変換してメモリ制御回路１３に出力する（Ｓ４）。メモリ制御回路１３は、不揮発性メモリ６の所定のアドレスにアナログ特性のデジタルデータを記憶させる（Ｓ５）。
【００３１】
以後、印加電圧調整回路８において、測定用初期電圧を所定電圧だけ変化させた測定用電圧に変更して生成し、これを半導体素子３ａに再び印加する（Ｓ６、Ｓ７）。そして、前述のステップＳ２〜Ｓ５を繰り返し実行することで変更設定した測定用電圧を印加したときのアナログ特性の信号を検出してデジタルデータに変換した上で不揮発性メモリ６に記憶させる。このようにして測定用電圧の印加の全パターンが終了すると（Ｓ６でＹＥＳ）、一連のアナログ特性のデジタルデータが不揮発性メモリ６に記憶され、測定処理を終了する。
【００３２】
そして、次のアナログ特性の測定項目がある場合には、別のプログラムに従って半導体素子３ａのアナログ特性を同様にして測定し、測定が終了した場合には、別の半導体素子３ａあるいは回路３ｂのアナログ特性の測定処理を実施するようになる。ここで、アナログ特性としては、直流の静的な電圧を印加してそのときの電流値を測定する場合や、交流の動的な特性を測定するためのパルス信号などを印加してそのときの出力を測定する場合などが想定されており、これらに対応した印加電圧を生成して測定処理を行うように構成されている。
【００３３】
直流の電流電圧特性のようなアナログ特性としては、例えば、オフ状態での電流電圧特性や、逆方向特性などや、オン状態での電流電圧特性などがある。また、交流的なアナログ特性としては、スイッチング特性や、位相余裕度など種々の特性の測定が対象として考えられる。
【００３４】
このようにして半導体チップ１内の全ての被測定部３についてアナログ特性の測定が終了すると、一連の測定処理が終了する。測定された各被測定部３のアナログ特性のデジタルデータは不揮発性メモリ６内に記憶保続された状態となる。なお、測定処理は、一連の測定を１回行う構成とすることもできるし、複数回同じ測定処理を繰り返すことで信頼性の高いデータを得るようにしても良い。
【００３５】
この後、不揮発性メモリ６に設けられたデータ取り出し用の電極パッド６ｂ、６ｂにプローブ針を接触させて内部に記憶されたアナログ特性のデジタルデータを取り出すことができる。このとき、読み出す情報はデジタルデータであるので、プローブ針による接触抵抗や浮遊容量の影響を受けにくい状態で一括して取得することができる。
【００３６】
このような本実施形態によれば、半導体ウエハＷ上に形成された半導体チップ１の被測定部３に対してアナログ特性の測定を行ってデジタルデータに変換する測定回路４と、デジタルデータとして半導体チップ２の不揮発性メモリ測定６に記憶させる構成としたので、プローブ針による所定電圧の外部電源の供給を行うだけで、測定回路４によりアナログ特性測定用の印加電圧を生成して順次印加することができ、プローブ針から直接測定用印加電圧を与える場合と異なり、接触抵抗や浮遊容量の影響を受けるのを極力低減した状態で測定を行うことができる。
【００３７】
発明者らの測定では、従来方式によるプローブを用いたアナログ特性の測定では、接触抵抗や寄生容量などの影響で、測定誤差が１０〜２０％程度発生していたものが、数％程度まで低減させることができている。寄生容量については、従来方式で１００ｐＦ程度あったものが、本実施形態の構成によると１ｐＦ程度まで抑制することができている。
【００３８】
また、測定結果のアナログ特性の信号をデジタルデータに変換した状態で記憶させるので、データの取り出しに際しても接触抵抗や浮遊容量の影響を受けることなく取得することができる。
【００３９】
そして、アナログ特性のデジタルデータを一括して不揮発性メモリ６に記憶させた状態とするので、その間、プローブ針などの接触部分を介した状態としていないので、接触不良などの状態によるデータ取得失敗を無くして、迅速且つ正確な測定が行えるとともに、データの取り出しも一括して迅速に行うことができる。
【００４０】
さらに、被測定部３の半導体素子３ａあるいは回路３ｂのアナログ特性を上記したような処理手順で測定するので、結果としてカーブトレーサやパラメータアナライザのような測定装置で測定したのと同等のデータを得ることができ、測定系の簡素化、低コスト化も図れるようになり、データ処理においても直接パソコンなどに取り込んでデジタルデータとして簡単に処理をすることができるようになる。
【００４１】
なお、上記実施形態においては、測定回路４による測定処理を、図３に示すプログラム処理的な流れとして制御機能部によりプログラムによる処理で行うこともできるし、ハードウェア構成により実現することも可能である。
【００４２】
（第２の実施形態）
図４は本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、半導体チップ２に設けた不揮発性メモリ６に対して複数個の半導体チップ１（１ａ〜１ｄの４個）を周囲に配置した構成としたところである。
【００４３】
半導体チップ１ａ〜１ｄは、第１の実施形態で示した半導体チップ１と同じもので、半導体チップ２の四辺部のスクライブラインＷｓを介して隣接する位置に配置されている。また、半導体チップ２には、不揮発性メモリ６に加えて選択回路部としてのセレクタ回路１４が設けられている。セレクタ回路１４は、４個の半導体チップ１ａ〜１ｄの各測定回路４から配線パターン７ａ〜７ｄによって接続されており、回路内部にて切り替え選択をして不揮発性メモリ６にデータを転送してチップ毎に記憶させる。
【００４４】
各半導体チップ１ａ〜１ｄの被測定部３のアナログ特性の測定に際しては、第１の実施形態と同様にして、外部電源をプローブ針Ｐａ、Ｐｂを測定回路４の電極パッド４ｂ、４ｂに接触させて給電することで行われる。各半導体チップ１ａ〜１ｄの測定回路４においては、外部電源が供給されるとチップ内の被測定部３である半導体素子３ａあるいは回路３ｂのアナログ特性の測定を開始する。
【００４５】
アナログ特性の測定は、図３に示した手順にて測定用印加電圧が順次印加され、各測定用印加電圧の印加時に得られる測定結果をデジタルデータに変換して半導体チップ２に転送する。半導体チップ２では、セレクタ回路１４において入力された半導体チップ１ａ〜１ｄに応じて記憶アドレスを振り分けて不揮発性メモリ６に転送して記憶させる。不揮発性メモリ６内に各半導体チップ１ａ〜１ｄ別に記憶した被測定部３のアナログ特性のデジタルデータは、電極パッド６ｂ、６ｂにプローブ針を接触させて取り出すことができる。
【００４６】
このような第２の実施形態によれば、複数の半導体チップ１ａ〜１ｄの被測定部３のアナログ特性のデジタルデータを、セレクタ回路１４を設けてチップ毎に一括して不揮発性メモリ６に記憶させるようにしたので、第１の実施形態の効果に加えて、４個の半導体チップ１ａ〜１ｄに１個の半導体チップ２を設ける構成でアナログ特性のデータを一括して記憶させることができる。
【００４７】
また、このように１つのブロックで５個のチップを十字状に配置するので、同様の他のブロックを配置する場合においても、多数のブロックを無駄なスペースを発生させることなく隙間なく配置をすることができる。
【００４８】
なお、この実施形態では、１個の半導体チップ２に対して４個の半導体チップ１ａ〜１ｄを配置する構成としたが、これに限らず、２個や３個としても良いし、あるいは５個以上配置する構成としても良く、例えば８個を配置することでまとまったブロックを構成することもできる。
【００４９】
（第３の実施形態）
図５は本発明の第３の実施形態を示すもので、第２の実施形態と異なるところは、４個の半導体チップ１ａ〜１ｄを列状に配置したところである。この場合には、半導体チップ２を中心として、その両側の一方側に半導体チップ１ａ、１ｂを配置し、反対側に半導体チップ１ｃ、１ｄを配置している。各半導体チップ１ａ〜１ｄの測定回路４は、配線パターン７ａ〜７ｄをそれぞれ介して半導体チップ２のセレクタ回路１４に電気的に接続されている。各半導体チップ１ａ〜１ｄの電極パッド４ｂおよび半導体チップ２の電極パッド６ｂは図示を省略している。
【００５０】
以上のような構成を採用するので、第１の実施形態における作用効果を得る事ができるとともに、第２の実施形態における作用効果も得ることができる。また、同様に、複数のブロックを配置する場合も隙間なく配置することができる。
【００５１】
なお、この実施形態においても、４個の半導体チップ１ａ〜１ｄに限らず、所望する個数の半導体チップ１を配置する構成とすることができる。
また、配線パターン７ａ〜７ｄは、直接半導体チップ２のセレクタ回路１４に接続する構成としたが、例えば、半導体チップ１ａ（１ｄ）においては、半導体チップ１ｂ（１ｃ）の測定回路４に接続する構成とし、半導体チップ１ｂ（１ｃ）の測定回路４を経由してセレクタ回路１４に転送するように構成しても良い。
【００５２】
（第４の実施形態）
図６は本発明の第４の実施形態を示すもので、第１の実施形態と異なるところは、半導体チップ２を設ける代わりに、アナログ特性のデジタルデータを直接取得するようにしたところである。すなわち、半導体チップ１の測定回路４には、例えば２本のデータ取り出し用の配線パターン４ｃが導出されその先端に電極パッド４ｄが設けられた構成とされている。電極パッド４ｄは、デジタルデータを取得するためのプローブ針Ｐｃ、Ｐｄが接触できるように設けられている。
【００５３】
上記構成としているので、アナログ特性の測定で、各測定用印加電圧の印加時に得られる測定結果がデジタルデータに変換されると、そのデジタルデータはプローブ針Ｐｃ、Ｐｄにより外部に取り出すことができる。このようにして、順次測定されるアナログ特性のデータはデジタルデータとしてプローブ針Ｐｃ、Ｐｄにより直接取り出すことができる。
【００５４】
この場合に、プローブ針Ｐａ、Ｐｂにより外部電源を供給し、プローブ針Ｐｃ、Ｐｄにより測定データを取り出すという構成においては、従来のプローブ針による半導体ウエハＷ上の半導体チップの測定という外見上では同じであるが、外部電源は測定回路４において測定用印加電圧に変換されて被測定部３に与えられ、その時の測定結果はデジタルデータに変換した状態で取り出すことができるので、プローブ針の接触による接触抵抗の影響や浮遊容量の影響を受けたり、取り出すデータがノイズなどにより影響を受けたりすることを極力防止して、正確なアナログ特性の測定を行うことができる。
なお、測定に用いるデータ取り出し用のプローブＰｃ、Ｐｄは、２本に限らず、必要に応じて複数本用いて行うことができる。
【００５５】
（第５の実施形態）
図７は本発明の第５の実施形態を示すもので、第１の実施形態と異なるところは、半導体チップ１と２との間の配線パターン７を設ける代わりに、データ転送用の短絡状態を形成するプローブ針Ｐｅ、Ｐｆを接続することで測定を行う構成としたところである。
【００５６】
この場合には、半導体チップ１においては、測定回路４のデジタルデータを出力する部分に配線パターン４ｃを設け、その先端に電極パッド４ｄを形成している。また、半導体チップ２においては、不揮発性メモリ６のデータを取り込む部分に配線パターン６ａを設け、その先端に電極パッド６ｂを形成している。そして、電極パッド４ｄと６ｂとにそれぞれ電気的に短絡接続しているプローブ針Ｐｅ、Ｐｆを接触させ、測定回路４からデジタルデータを不揮発性メモリ６に転送するようにしている。
【００５７】
なお、ここでは電極パッド４ｄと６ｂとの一対を設ける構成としているが、データ転送に必要な数の電極パッドを設け、それらの間を短絡接続したプローブ針を接触させることで両者の間を接続するようにすれば良い。
【００５８】
このような第５の実施形態によれば、第１の実施形態と同様の作用効果が得られるとともに、半導体チップ１と２との間に配線パターンを設けないので、スクライブラインＷｓを跨ぐ配線パターンを設ける第２の実施形態の構成に比べ、各半導体チップ１をスクライブして分離する場合でも、切断後の半導体チップ１に配線パターン部分での短絡状態の発生などを起こすのを回避でき、スクライブ後にそのまま製品として利用することができるようになる。
【００５９】
（第６の実施形態）
図８は本発明の第６の実施形態を示すもので、第４の実施形態と異なるところは、半導体チップ１と２との間の電気的接続を配線パターンによらず、プローブ針Ｐｃ、Ｐｄの接触により短絡状態を形成するようにしたところである。測定を行う半導体チップ１ａ〜１ｄのいずれかに図示していない外部電源からの電源供給を行うと、測定回路４は前述同様の測定処理を開始する。セレクタ回路１４は、プローブ針Ｐｃ、Ｐｄにより短絡された半導体チップ１ａ〜１ｄのいずれかの測定回路４から出力されるアナログ特性のデジタルデータを入力して不揮発性メモリ６に記憶させる。
このような第６の実施形態によっても、第４の実施形態と同様の作用効果を得る事ができるとともに、第５の実施形態の効果も得ることができる。
【００６０】
（他の実施形態）
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００６１】
半導体チップ１には、被測定部３として半導体素子３ａおよび回路３ｂが設けられたものとして説明したが、これに限らず、半導体素子３ａのみのものでも良いし、回路３ｂのみのものでも良い。また、被測定部３として、複数のものを設ける構成で示したが、被測定部としては半導体素子３ａあるいは回路３ｂが１個だけ配置されたものにも適用できる。
【００６２】
アナログ特性の測定内容として、静特性である電流電圧特性と動特性である過渡特性を測定する場合を示したが、他のアナログ特性のデータを取得する場合にも適用できる。
上記各実施形態は、さらに他の実施形態との組み合わせによる実施形態とすることもできる。
【符号の説明】
【００６３】
図面中、１、１ａ〜１ｄは半導体チップ（第１のチップ領域）、２は半導体チップ（第２のチップ領域）、３は被測定部、３ａは半導体素子、３ｂは回路、４は測定回路、４ｂは電極パッド、４ｄは電極パッド（第１の電極パッド）、６は不揮発性メモリ（記憶部）、６ｂは電極パッド（第２の電極パッド）、７、７ａ〜７ｄは配線パターン、８は印加電圧調整回路（電源回路）、１１はＡＤ変換回路（変換回路）、１３はメモリ制御回路、１４はセレクタ回路（選択回路部）、１４ｂは電極パッド（第２の電極パッド）である。
【特許請求の範囲】
【請求項１】
アナログ特性の被測定部となる素子あるいは回路が少なくとも一つ形成された被測定部と、前記被測定部の前記素子あるいは回路のアナログ特性を測定するための測定回路とを備え、
前記測定回路は、外部から給電を受けるとアナログ特性測定用の印加電圧を前記被測定部に出力する電源回路と、
前記アナログ特性測定用の印加電圧に応じて前記被測定部の出力を取り込んでデジタルデータに変換して出力する変換回路と、
を含んで構成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記変換回路から出力される前記アナログ特性の測定結果のデジタルデータを記憶するための記憶部を備えたことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記被測定部、前記測定回路が形成される第１のチップ領域と、
前記記憶部が形成される第２のチップ領域と、
前記第１のチップ領域の前記測定回路のデジタル信号の出力部と前記第２のチップ領域の前記記憶部のデータ入力部との間を電気的に接続する配線パターンと
を備えたことを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記第１のチップ領域を複数備え、
前記第２のチップ領域に形成される前記記憶部は、前記複数の第１のチップの前記測定回路の出力するデジタルデータがそれぞれ前記配線パターンを介して入力されるとこれを記憶するように設けられていることを特徴とする半導体装置。
【請求項５】
請求項２に記載の半導体装置において、
前記被測定部、前記測定回路が形成される第１のチップ領域と、
前記記憶部が形成される第２のチップ領域と、
前記第１のチップ領域内に形成され、前記測定回路のデジタル信号の出力端子に接続される第１の電極パッドと、
前記第２のチップ領域内に形成され、前記記憶部のデータ入力端子に接続される第２の電極パッドとを備え、
前記第１の電極パッドと前記第２の電極パッドとのそれぞれに短絡用のプローブ針を接触させることで両者の間を電気的に接続可能に構成したことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記第１の電極パッドを備えた前記第１のチップ領域を複数備え、
前記第２のチップ領域に形成される前記記憶部は、前記複数の第１のチップの前記測定回路の出力するデジタルデータがそれぞれ前記第１の電極パッドと前記第２の電極パッドとの間をプローブ針で短絡接続されることにより入力され、前記アナログ特性データを記憶するように設けられていることを特徴とする半導体装置。
【請求項７】
請求項５または６に記載の半導体装置において、
前記第２のチップ領域に形成され、前記複数の第１のチップ領域に対応してそのそれぞれの前記測定回路から出力されるデジタル信号を選択的に前記記憶部に入力するように設けられた選択回路部を備えたことを特徴とする半導体装置。
【請求項８】
請求項５ないし７のいずれかに記載の半導体装置において、
前記複数の第１のチップ領域は、前記第２のチップ領域を中心としてその周囲に配置形成されていることを特徴とする半導体装置。
【請求項９】
請求項５ないし７のいずれかに記載の半導体装置において、
前記複数の第１のチップ領域は、前記第２のチップ領域に対して列状に配置形成されていることを特徴とする半導体装置。
【請求項１０】
請求項１ないし９のいずれかに記載の半導体装置において、
前記測定回路は、前記アナログ特性として前記被測定部の直流の電流電圧特性を測定するように構成されていることを特徴とする半導体装置。
【請求項１１】
請求項１ないし１０のいずれかに記載の半導体装置において、
前記測定回路は、前記アナログ特性として前記被測定部の交流の過渡特性を測定するように構成されていることを特徴とする半導体装置。
【請求項１２】
請求項１ないし１１のいずれかに記載の半導体装置において、
前記測定回路は、
外部から電源が印加されると、
前記電源回路から供給される電源を前記被測定部に印加する過程と、前記被測定部の状態が安定するまで待機する過程と、前記被測定部の出力信号を測定する過程と、測定結果を前記変換回路に与えてデジタル信号に変換させる過程とからなる測定ステップを繰り返し実行するように構成され、
前記測定ステップを実行する際には、前記電源回路から供給されるアナログ特性測定用の電源を、最初の測定ステップでは初期電圧を印加し、以後の測定ステップでは前回の測定ステップから予め設定された電圧だけ変化させた印加電圧を印加することを特徴とする半導体装置。
【請求項１３】
半導体装置に設けられる素子あるいは回路からなる被測定部のアナログ特性を測定する半導体装置の測定方法であって、
前記半導体装置に、前記被測定部の前記素子あるいは回路のアナログ特性を測定するための測定回路を設け、この測定回路に外部から給電を受けるとアナログ特性測定用の電源に変換して前記測定回路に供給する電源回路と、前記測定回路により測定されたアナログ特性の測定結果をデジタル信号に変換して出力する変換回路と設け、
前記電源回路に対して外部から電源を供給することで、前記測定回路により、前記被測定部に対するアナログ特性測定用の電源として複数段階に分けて変化させる電圧を供給させ、電圧印加時の前記被測定部のアナログ出力を前記変換回路によりデジタル信号に変換してデジタルデータとして出力させることを特徴とする半導体装置の測定方法。
【請求項１４】
請求項１３に記載の半導体装置の測定方法において、
前記電源回路に対して外部電源から給電プローブ針により電源を供給し、
前記変換回路から出力されるデジタルデータをデータプローブ針により取り出すことを特徴とする半導体装置の測定方法。
【請求項１５】
請求項１３に記載の半導体装置の測定方法において、
前記半導体装置にデジタルデータを記憶する記憶部を設け、
前記電源回路に対して外部電源から給電プローブ針により電源を供給し、
前記測定回路から出力されるデジタルデータを前記記憶部に記憶させ、
前記被測定部の測定の終了後に前記記憶部に記憶したデジタルデータを外部に取り出すことを特徴とする半導体装置の測定方法。
【請求項１６】
請求項１５に記載の半導体装置の測定方法において、
前記記憶部は複数の被測定部に対応して設けられていることを特徴とする半導体装置の測定方法。
【請求項１】
アナログ特性の被測定部となる素子あるいは回路が少なくとも一つ形成された被測定部と、前記被測定部の前記素子あるいは回路のアナログ特性を測定するための測定回路とを備え、
前記測定回路は、外部から給電を受けるとアナログ特性測定用の印加電圧を前記被測定部に出力する電源回路と、
前記アナログ特性測定用の印加電圧に応じて前記被測定部の出力を取り込んでデジタルデータに変換して出力する変換回路と、
を含んで構成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記変換回路から出力される前記アナログ特性の測定結果のデジタルデータを記憶するための記憶部を備えたことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記被測定部、前記測定回路が形成される第１のチップ領域と、
前記記憶部が形成される第２のチップ領域と、
前記第１のチップ領域の前記測定回路のデジタル信号の出力部と前記第２のチップ領域の前記記憶部のデータ入力部との間を電気的に接続する配線パターンと
を備えたことを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記第１のチップ領域を複数備え、
前記第２のチップ領域に形成される前記記憶部は、前記複数の第１のチップの前記測定回路の出力するデジタルデータがそれぞれ前記配線パターンを介して入力されるとこれを記憶するように設けられていることを特徴とする半導体装置。
【請求項５】
請求項２に記載の半導体装置において、
前記被測定部、前記測定回路が形成される第１のチップ領域と、
前記記憶部が形成される第２のチップ領域と、
前記第１のチップ領域内に形成され、前記測定回路のデジタル信号の出力端子に接続される第１の電極パッドと、
前記第２のチップ領域内に形成され、前記記憶部のデータ入力端子に接続される第２の電極パッドとを備え、
前記第１の電極パッドと前記第２の電極パッドとのそれぞれに短絡用のプローブ針を接触させることで両者の間を電気的に接続可能に構成したことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記第１の電極パッドを備えた前記第１のチップ領域を複数備え、
前記第２のチップ領域に形成される前記記憶部は、前記複数の第１のチップの前記測定回路の出力するデジタルデータがそれぞれ前記第１の電極パッドと前記第２の電極パッドとの間をプローブ針で短絡接続されることにより入力され、前記アナログ特性データを記憶するように設けられていることを特徴とする半導体装置。
【請求項７】
請求項５または６に記載の半導体装置において、
前記第２のチップ領域に形成され、前記複数の第１のチップ領域に対応してそのそれぞれの前記測定回路から出力されるデジタル信号を選択的に前記記憶部に入力するように設けられた選択回路部を備えたことを特徴とする半導体装置。
【請求項８】
請求項５ないし７のいずれかに記載の半導体装置において、
前記複数の第１のチップ領域は、前記第２のチップ領域を中心としてその周囲に配置形成されていることを特徴とする半導体装置。
【請求項９】
請求項５ないし７のいずれかに記載の半導体装置において、
前記複数の第１のチップ領域は、前記第２のチップ領域に対して列状に配置形成されていることを特徴とする半導体装置。
【請求項１０】
請求項１ないし９のいずれかに記載の半導体装置において、
前記測定回路は、前記アナログ特性として前記被測定部の直流の電流電圧特性を測定するように構成されていることを特徴とする半導体装置。
【請求項１１】
請求項１ないし１０のいずれかに記載の半導体装置において、
前記測定回路は、前記アナログ特性として前記被測定部の交流の過渡特性を測定するように構成されていることを特徴とする半導体装置。
【請求項１２】
請求項１ないし１１のいずれかに記載の半導体装置において、
前記測定回路は、
外部から電源が印加されると、
前記電源回路から供給される電源を前記被測定部に印加する過程と、前記被測定部の状態が安定するまで待機する過程と、前記被測定部の出力信号を測定する過程と、測定結果を前記変換回路に与えてデジタル信号に変換させる過程とからなる測定ステップを繰り返し実行するように構成され、
前記測定ステップを実行する際には、前記電源回路から供給されるアナログ特性測定用の電源を、最初の測定ステップでは初期電圧を印加し、以後の測定ステップでは前回の測定ステップから予め設定された電圧だけ変化させた印加電圧を印加することを特徴とする半導体装置。
【請求項１３】
半導体装置に設けられる素子あるいは回路からなる被測定部のアナログ特性を測定する半導体装置の測定方法であって、
前記半導体装置に、前記被測定部の前記素子あるいは回路のアナログ特性を測定するための測定回路を設け、この測定回路に外部から給電を受けるとアナログ特性測定用の電源に変換して前記測定回路に供給する電源回路と、前記測定回路により測定されたアナログ特性の測定結果をデジタル信号に変換して出力する変換回路と設け、
前記電源回路に対して外部から電源を供給することで、前記測定回路により、前記被測定部に対するアナログ特性測定用の電源として複数段階に分けて変化させる電圧を供給させ、電圧印加時の前記被測定部のアナログ出力を前記変換回路によりデジタル信号に変換してデジタルデータとして出力させることを特徴とする半導体装置の測定方法。
【請求項１４】
請求項１３に記載の半導体装置の測定方法において、
前記電源回路に対して外部電源から給電プローブ針により電源を供給し、
前記変換回路から出力されるデジタルデータをデータプローブ針により取り出すことを特徴とする半導体装置の測定方法。
【請求項１５】
請求項１３に記載の半導体装置の測定方法において、
前記半導体装置にデジタルデータを記憶する記憶部を設け、
前記電源回路に対して外部電源から給電プローブ針により電源を供給し、
前記測定回路から出力されるデジタルデータを前記記憶部に記憶させ、
前記被測定部の測定の終了後に前記記憶部に記憶したデジタルデータを外部に取り出すことを特徴とする半導体装置の測定方法。
【請求項１６】
請求項１５に記載の半導体装置の測定方法において、
前記記憶部は複数の被測定部に対応して設けられていることを特徴とする半導体装置の測定方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−２５５７４９（Ｐ２０１２−２５５７４９Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１１−１３０１１２（Ｐ２０１１−１３０１１２）
【出願日】平成２３年６月１０日（２０１１．６．１０）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願日】平成２３年６月１０日（２０１１．６．１０）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]