【課題】半導体集積回路に含まれる終端抵抗の抵抗値を４端子法によって測定をするためには、必要となる端子が増加し、半導体集積回路のチップサイズが増加するという問題がある。そのため、半導体集積回路のチップサイズ増加を抑制しつつ、終端抵抗の抵抗値を高精度で測定可能な半導体集積回路が、望まれる。
【解決手段】半導体集積回路は、第１乃至第４のパッドと、第２のパッドと第４のパッドの間に接続される第１の抵抗と、第３のパッドと第４のパッドの間に接続される第２の抵抗と、第１のパッドと第２のパッドの間に接続される第１のスイッチと、第１のパッド及び第３のパッドを４端子法における電圧測定端子として、第２のパッド及び第４のパッドを４端子法における電流供給端子として、それぞれ使用し第１の抵抗の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、第１のスイッチをオンする制御回路と、を備える。 （もっと読む）

【課題】複数の出力トランジスタが並列接続された構成を備え、出力トランジスタを含む各電流経路間で分担電流を高精度に均一に揃えることができる半導体装置、および当該半導体装置の駆動方法を提供する。
【解決手段】互いに並列に接続された複数の出力トランジスタを備える半導体装置であって、出力トランジスタごとに設けられ第１の制御信号を供給する駆動回路と、第１の制御信号に含める出力トランジスタのコンダクタンスの情報を有するデータを記憶するメモリと、メモリにデータを入力するための第１の外部入力端子と、各駆動回路に出力トランジスタを１つずつ入れ替わり導通させる第２の制御信号を入力するための第２の外部入力端子とを備え、各駆動回路は、メモリに記憶されている駆動対象の出力トランジスタについてのデータを読み出して、コンダクタンスの情報を含む第１の制御信号を生成する。 （もっと読む）

【課題】半導体チップに供給する電圧を、公称最大動作電圧を超えて増加可能にする電力供給方法の提供。
【解決手段】組立てパッケージ内に所定の最大動作電圧を超えない電源電圧で動作するようにされた少なくとも一つの電力入力を有する複数の論理回路１６を有するチップ４を有する集積回路２への電力供給方法は、論理回路の選択された１つの論理回路の電力入力において、論理回路の１つにおける電力入力においてチップ内に位置する計測点６１で第２の電源電圧を直接測定すること、および計測点と選択された１つの論理回路の電源入力間の電圧降下に基づいて第１の電源電圧を決定するステップと、第１の電源電圧を、論理回路の選択された１つにおける所定の最大動作電圧に調節されるような値を有する基準電圧に調節するステップ、を備える。 （もっと読む）

【課題】検証する範囲を少なくして、検証コストや検証時間の増大を抑制する。
【解決手段】抽出部１２が、第１のクロック信号で動作する回路部２１と、第２のクロック信号で動作する回路部２２とを含む検証対象回路（論理回路２０）から、ハンドシェイクの手順に従って回路部２１と回路部２２間でのデータの送受信を行うハンドシェイク部２３を抽出し、検証部１３が抽出されたハンドシェイク部２３の信号が、その手順を満たすかを検証し、手順を満たさない信号があるとき、回路部２１と回路部２２のうち当該信号を出力する側で、当該信号が手順を満たさなくなる条件が回路動作時に起こり得るか検証する。 （もっと読む）

【課題】ジッタ耐性検査における検査コストの低減を図りつつ、入力される主信号の特性劣化を抑制できる半導体集積回路を提供する。
【解決手段】半導体集積回路１０１は、主信号にジッタ信号が付加されてなる検査信号を生成する機能を有し、ジッタ信号の基となる信号を生成するジッタ信号生成部５０と、電源線Ｖｃｃと接地線ＧＮＤとの間に介在し、電源線Ｖｃｃからの電力供給を受けて外部からの主信号を増幅して出力するバッファ回路１０と、電源線Ｖｃｃとバッファ回路１０との間およびバッファ回路１０と接地線ＧＮＤとの間に介在し電源線Ｖｃｃからバッファ回路１０への供給電力をジッタ信号の基となる信号の大きさに基づいて変化させることにより主信号にジッタ信号を付加するジッタ信号付加部３０とを備える。 （もっと読む）

【課題】監視対象の素子の破壊を直接的に検知することを可能にする。
【解決手段】監視対象の半導体素子近傍にモニタ用配線を敷設する一方、所定のクロックを出力するクロック出力手段を当該モニタ用配線の一端に接続し、同モニタ用配線の他端に監視手段を接続する。そして、クロック出力手段からモニタ用配線へ出力されるクロックを伝播を監視手段に監視させ、クロックの伝播が途絶えたことを検出した場合に、監視対象の半導体素子の破壊が生じた旨を通知する破壊通知信号を出力させる。 （もっと読む）

【課題】チップ内でデバイス特性にバラツキがあっても、消費電力を低減させることのできる半導体集積回路および電源供給方法を提供する。
【解決手段】実施形態の半導体集積回路１は、それぞれの領域に半導体デバイスが配置された領域１および領域２を有し、電源供給手段である電源端子Ｔ１、Ｔ２が、領域１、領域２それぞれに個別に電源を供給する。領域１にはデバイス特性測定回路ＲＯＳＣ１が配置され、領域２にはデバイス特性測定回路ＲＯＳＣ２が配置されている。 （もっと読む）

【課題】分周信号を検査するにあたって、その周波数のみならず第１区間長および第２区間長をも検査し、比較対象に用いる信号を生成する高価な検査装置を必要としない自己診断回路を有する半導体集積回路およびその検査方法を提供する。
【解決手段】分周回路の検査を、生成される分周信号の周波数およびデューティー比、すなわち第１区間および第２区間の比率、の２つに対して行う。外部からはデューティー比を定義する２つの期待値を供給する。 （もっと読む）

【課題】コンタクトとゲート電極との間隔を効率よく測定できるようにする。
【解決手段】第１ゲート電極３１０と第１コンタクト３２０の距離と、リーク電流量の大きさの相関を示す変換用データを予め準備しておく。そして、第１ゲート電極３１０と第１コンタクト３２０の間のリーク電流量を測定し、測定したリーク電流量を、上記した変換用データを用いて第１ゲート電極３１０と第１コンタクト３２０の距離に変換する。そして、第１ゲート電極３１０と第１コンタクト３２０の距離の測定値と、この距離の設計値との差から、第１ゲート電極３１０を形成するための露光処理と、第１コンタクト３２０を形成するための露光処理と、の間の重ねあわせ誤差を測定することができる。 （もっと読む）

【課題】電源オープン検出回路の動作マージンを大きくする。
【解決手段】電源端子とグランド端子と入力端子と内部回路とが形成された集積回路において，入力端子と電源端子との間に設けられ，入力端子から前記電源端子への方向の一方向性回路と，電源端子が外部電源と接続しているか否かを検出して電源オープン検出信号を出力する電源状態判定回路とを有する。一方向性回路は，電源端子の電圧がゲートに印加される第１のトランジスタと，第１のトランジスタに直列に接続された第２のトランジスタとを有し，入力端子には外部電源の電圧が入力される。 （もっと読む）

【課題】集積回路を有するウェーハの無線試験を行うためのウェーハ上に形成された試験回路を含む装置および方法を提供する。
【解決手段】ウェーハ１６の外部にある試験ユニット１２、および集積回路を含むウェーハ上に製造された少なくとも1つの試験回路１４を含む。試験ユニット１２は、RF信号を送信し、試験回路１４に電力を供給する。試験回路１４は、可変リング発振器を含み、集積回路の公称動作周波数での一連のパラメータ試験を実行し、試験結果を分析のために試験ユニット１２に送信する。 （もっと読む）

【課題】一部の回路領域の電源を遮断した時にその回路領域からの出力を固定化するアイソレータセルの回路規模の低減、動作の高速化および誤設定が発生の低減および修正可能なＬＳＩの実現。
【解決手段】複数の回路領域12A,12B,12Cと、１つの回路領域へ電源供給するか否かを切り替える電源スイッチTrBと、電源スイッチの制御を行う電源制御回路13と、１つの回路領域から他の領域への出力が入力される複数のフリップフロップを有するクランプスキャンチェーンSFF21と、クランプスキャンチェーンのフリップフロップを所定の出力状態に設定するクランプデータ制御回路30,18,21,23と、を備える半導体集積回路。 （もっと読む）

【課題】レギュレータ内蔵の半導体集積回路（チップ）に対して、スキャン試験を行う場合、チップの活性化率が非常に高くなるため、ＩＲドロップにより、正しいテスト結果を得ることが出来ない。
【解決手段】チップの有するスキャンチェイン群を複数の回路ブロックに分割する。スキャン試験を行う前に、該回路ブロックへ電圧を供給し、各回路ブロックの入力電圧と予め定められる基準電圧を比較し、入力電圧が低い回路ブロックが存在する場合、いずれかの回路ブロックへのテストクロックの供給を遮断する。これにより、レギュレータの電力駆動力に応じた分だけの回路ブロックをスキャン試験することが可能となる。 （もっと読む）

【課題】不揮発性記憶素子にフューズ素子を用いた半導体集積回路において、目的とするデータと、検査データとしての目的とするデータの論理否定データとを記憶し、フューズ素子の不可逆性を利用することで、記憶回路と検証回路の回路規模をあまり大きくすることなく、またデータ検証の処理時間の増大を招くことなく、記憶データの信頼性と正真性を保証する。
【解決手段】記憶すべき情報を示す特定データを不可逆的に記憶する不揮発性記憶回路１００ａを有する半導体集積回路１００において、該不揮発性記憶回路１００ａを、該特定データの非反転データを記憶する第１の記憶回路１０１と、該特定データの反転データを記憶する第２の記憶回路１０２とを有する構成とした。 （もっと読む）

【課題】検査用回路を備えた半導体装置において、所望のタイミングで検査対象回路部の動作を確認することができない
【解決手段】本発明の半導体装置は、検査対象回路部と、検査回路部を有し、検査回路部は、信号入力部と、比較部と、制御回路部を備え、制御回路部は、信号入力部と比較部と検査対象回路部に接続され、信号入力部は、検査用信号または検査期待値を取得し、検査用信号を制御回路部に送出し、制御回路部は、検査用信号を検査対象回路部に送出し、検査用信号に基づいて検査対象回路部が出力する動作信号を取得して比較部に送出し、比較部は、同期信号に基づいて検査期待値と動作信号を比較した比較結果を出力する。 （もっと読む）

【課題】半導体装置の検査において、電極パッドの配列、スクライブ領域の幅に影響されることなくプローブカードを共有化し、プローブカードの製作費用を低減する。
【解決手段】基板２０はチップ領域１００、スクライブ領域２００および電極パッド３００を備えている。チップ領域１００は基板２０上の第１の方向に沿って、スクライブ領域２００により互いに分離されるように並んでいる。電極パッド３００は第１の方向に沿って周期性をもって配列している。接続用電極パッド３２０はチップ領域１００に形成され、ダミー電極パッド３４０は少なくともスクライブ領域２００に形成されている。電極パッド３００の間隔はスクライブ領域２００の幅よりも狭い。電極パッド３００の配列と平行な方向における、チップ領域１００とスクライブ領域２００を合わせた幅は、電極パッド３００間隔の整数倍である。 （もっと読む）

【課題】 多相クロック方式を採用している半導体装置の故障位置及び原因解析を容易化する。
【解決手段】 集積回路の動作の不具合の発生を検知するエラー検出部ＥＲＤと、２相以上のクロックの所定期間の位相状態の情報を保持するクロック状態保持部ＣＬＫＳＴと、エラー検出部が集積回路の動作の不具合の発生を検出するのに応じて、２相以上のクロックの所定期間の位相状態の情報を出力する出力部ＳＣＯＵＴとを有する。 （もっと読む）

【課題】半導体集積回路の素子（特にトランジスタ）の劣化を正確に測定する。
【解決手段】リングオシレータ（１）の周波数情報を出力する周波数測定器（２）と、リングオシレータ（１）を良否判定する判定回路（７）とを具備する劣化検出回路（８）を構成する。判定回路（７）は、周波数情報と、リングオシレータ（１）の動作環境と発振周波数との関連性を示す環境依存特性情報（１５）（１６）（１７）と、リングオシレータ（１）の発振周波数として許容される許容範囲情報（６）と、リングオシレータ（１）の動作時の環境特定情報（１３）（１４）とを受けとる。そして、環境特定情報（１３）（１４）と環境依存特性情報（１５）（１６）（１７）とに基づいてリングオシレータ（１）の理想的な発振周波数である理想周波数を算出し、周波数情報が、許容範囲情報（６）に対応する条件に含まれているか否かを判定する。 （もっと読む）

【課題】システマテックばらつきとランダムばらつきの両方を考慮した適応型電圧スケーリング技術を実現することにある。
【解決手段】適応型電圧スケーリングを実施するシステム構成において、プロセスばらつきの種類毎に最適な検出回路を設置する。すなわち、システマテックばらつき検出用にゲートディレイの平均値に対する相対値を生成する第１測定回路(１００)、及び、ランダムばらつき検出用にゲートディレイの標準偏差に対する相対値を生成する第２測定回路(２００)を別々に設置する。夫々の測定回路で生成された相対値に基づいて電源電圧を決定するための制御情報(ＶＣＮＴ)を生成する。これを生成するときは例えばテーブルデータを参照する。 （もっと読む）