半導体装置の製造方法、半導体装置の検査方法、及び半導体装置
【課題】半導体装置の検査において、電極パッドの配列、スクライブ領域の幅に影響されることなくプローブカードを共有化し、プローブカードの製作費用を低減する。
【解決手段】基板２０はチップ領域１００、スクライブ領域２００および電極パッド３００を備えている。チップ領域１００は基板２０上の第１の方向に沿って、スクライブ領域２００により互いに分離されるように並んでいる。電極パッド３００は第１の方向に沿って周期性をもって配列している。接続用電極パッド３２０はチップ領域１００に形成され、ダミー電極パッド３４０は少なくともスクライブ領域２００に形成されている。電極パッド３００の間隔はスクライブ領域２００の幅よりも狭い。電極パッド３００の配列と平行な方向における、チップ領域１００とスクライブ領域２００を合わせた幅は、電極パッド３００間隔の整数倍である。
【解決手段】基板２０はチップ領域１００、スクライブ領域２００および電極パッド３００を備えている。チップ領域１００は基板２０上の第１の方向に沿って、スクライブ領域２００により互いに分離されるように並んでいる。電極パッド３００は第１の方向に沿って周期性をもって配列している。接続用電極パッド３２０はチップ領域１００に形成され、ダミー電極パッド３４０は少なくともスクライブ領域２００に形成されている。電極パッド３００の間隔はスクライブ領域２００の幅よりも狭い。電極パッド３００の配列と平行な方向における、チップ領域１００とスクライブ領域２００を合わせた幅は、電極パッド３００間隔の整数倍である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に電極パッドを有する半導体装置の製造方法、半導体装置の検査方法、及び半導体装置に関する。
【背景技術】
【０００２】
基板上に設けられた半導体チップの電気特性の検査にはプローブ検査が用いられる。プローブ検査とは、チップに設けられた電極パッドにプローブ端子を接触させて信号の入力、出力信号の検査をすることにより良品、不良品の選別を行うものである。プローブ検査は、複数のプローブ端子を備えたプローブカードによりチップ毎に行われる。
【０００３】
プローブ検査に用いるプローブカードは、それぞれ独立した電極パッド配列を有するチップ毎、あるいは半導体装置の品種毎に製作する場合が多い。この場合、半導体装置の製造コストが上がってしまう。この問題を解決するためにたとえば特許文献１に記載の技術がある。
【０００４】
特許文献１に記載の技術は、基板上のチップ領域内の電極パッド間隔と、隣り合うチップ領域に位置する隣り合う２つの電極パッドの間隔が等しくなるよう電極パッドを等間隔に配列するものである。これにより、チップ毎、あるいは半導体装置の品種毎の電極パッド配列を同じくすることができ、プローブカードの共有化を図ることができると記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６３−１１０６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年は電極パッド間隔の縮小及びプローブ端子の極小化に伴って、電極パッド間隔がスクライブ領域の幅未満となっている。一方、チップ領域のみにおいて等間隔に電極パッドを配列するという特許文献１に記載の技術では、電極パッド間隔がスクライブ領域の幅以上であることが共有プローブカードの使用条件となっている。従って、この場合引用文献１に記載の技術ではプローブカードを共有化できないという問題を有していた。
【課題を解決するための手段】
【０００７】
本発明によれば、基板にスクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域それぞれに、回路を形成する工程と、
前記回路を外部に接続する複数の電極パッドを前記複数のチップ領域それぞれに形成するとともに、ダミー電極パッドを少なくとも前記スクライブ領域に形成する工程と、
プローブカードを用いて半導体装置の電気特性を検査する工程と、
前記基板を前記複数のチップ領域別に個片化する工程と、
を備え、
隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、
前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、
前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列しており、
前記プローブカードのプローブ端子の配列と同一方向の幅は、前記チップ領域と前記スクライブ領域の前記第１の方向における幅を合わせた長さ以上である半導体装置の製造方法、が提供される。
【０００８】
本発明によれば、第１の方向に沿って設定されたチップ領域を備える基板上において、電極パッドの第１の方向における間隔はスクライブ領域の幅よりも狭い。そして電極パッドは、チップ領域及びスクライブ領域において、第１の方向に沿って周期性をもって配列されている。従って、電極パッドの配列やスクライブ領域の幅に影響されることなく、プローブカードの共有化が可能となる。
【０００９】
本発明によれば、スクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域を有し、回路と、前記回路を外部に接続する複数の電極パッドが前記チップ領域それぞれに形成されており、ダミー電極パッドが少なくとも前記スクライブ領域に形成されている基板を準備する工程と、プローブカードを用いて半導体装置の電気特性を検査する工程と、を備え、隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列しており、前記プローブカードのプローブ端子の配列と同一方向の幅は、前記チップ領域と前記スクライブ領域の前記第１の方向における幅を合わせた長さ以上である半導体装置の検査方法、が提供される。
【００１０】
本発明によれば、基板にスクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域と、前記チップ領域それぞれに位置する、回路を外部に接続する複数の電極パッドと、少なくとも前記スクライブ領域に位置する複数のダミー電極パッドと、を備え、隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列している半導体装置、が提供される。
【発明の効果】
【００１１】
本発明によれば、電極パッドの配列、スクライブ領域の幅に影響されることなくプローブカードを共有化することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る基板の構成を示す平面図である。
【図２】図１の実施形態に係るプローブ装置の機能ブロック図である。
【図３】図１の実施形態に係るプローブ端子と電極パッドの位置関係を示す断面図である。
【図４】図１の実施形態に係る半導体装置の製造方法を示す平面図である。
【図５】第２の実施形態に係る基板の構成を示す平面図である。
【図６】第３の実施形態に係る基板の構成を示す平面図である。
【図７】比較例に係る基板の構成を示す平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
図１は第一の実施形態に係る基板２０の構成を示す平面図である。基板２０は複数のチップ領域１００、スクライブ領域２００および電極パッド３００を備えている。チップ領域１００は基板２０上にスクライブ領域２００により、互いに分離されるように設定されている。電極パッド３００はチップ領域１００の、例えば図中ｘ方向に平行な２辺に沿って等間隔に配列されている。接続用電極パッド３２０はチップ領域１００に設けられており、またダミー電極パッド３４０は少なくともスクライブ領域２００に設けられている。ｘ方向において、電極パッド３００の間隔はスクライブ領域２００の幅よりも狭い。ｘ方向における、チップ領域１００とスクライブ領域２００を合わせた幅は、電極パッド３００の間隔の整数倍である。
【００１５】
１辺領域４００には、ｘ方向に平行なチップ領域１００の１辺に沿う電極パッド３００の配列が設けられている。２辺領域４１０には、ｘ方向に平行な、スクライブ領域２００を挟んだチップ領域１００の２辺に沿う、電極パッド３００の配列が設けられている。プローブ検査時には、１辺領域４００に位置する電極パッド３００に対応するプローブ端子５４０配列を有するプローブカード５２０、または２辺領域４１０に位置する電極パッド３００に対応するプローブ端子５４０配列を有するプローブカード５２０を用いる。
【００１６】
図２は半導体装置の検査に用いられるプローブ装置５００の機能ブロック図である。プローブ装置５００は制御部６００、移動機構６６０、プローブカード５２０、プローブ端子５４０を備えている。制御部６００は、移動機構６６０を制御する駆動部６２０と、半導体装置を検査する検査部６４０を有する。検査部６４０はプローブ端子５４０を介して、検査信号を半導体チップへ出力し、半導体チップからの検査結果信号を入力、及び検査する。また検査部６４０とプローブ端子５４０は、変換基板６８０を介して互いに接続させることもできる。変換基板６８０は、検査部６４０とプローブ端子５４０との間の信号の経路を決定する。変換基板６８０を変えることにより、プローブ端子５４０の出入力を変えることができる。
【００１７】
図３はプローブ端子５４０と電極パッド３００の位置関係を示す断面図である。プローブカード５２０の、プローブ端子５４０の配列と平行な方向における幅は、電極パッド３００の配列と平行する方向におけるチップ領域１００及びスクライブ領域２００の幅を合わせた長さ以上である。プローブ端子５４０は基板２０上に形成された電極パッド３００の配列と同幅で等間隔に配列されている。図４はダイシング工程を示す平面図である。
【００１８】
半導体装置の製造方法は次の通りである。まずウェハ状態の基板２０に設定されたチップ領域１００にトランジスタを含む複数の素子（図示せず）を形成する。次いで、基板２０上に多層配線層（図示せず）を形成する。これによりチップ領域１００に回路が形成される。多層配線層の最上層の配線層には、チップ領域１００上に回路を外部に接続するための接続用電極パッド３２０が、少なくともスクライブ領域２００上にダミー電極パッド３４０が設けられている。
【００１９】
次いで図２、及び図３に示すように半導体装置の電気特性をプローブ検査により検査する。プローブ検査時において基板２０は、駆動部６２０により制御される移動機構６６０によって互いに対応する電極パッド３００とプローブ端子５４０が接触するように移動される。プローブ端子５４０は、チップ領域１００に位置する接続用電極パッド３２０及び少なくともスクライブ領域２００に位置するダミー電極パッド３４０のいずれにも接触する。検査部６４０から出力された信号は、プローブ端子５４０、接続用電極パッド３２０を介して半導体チップへ到達する。半導体チップから出力された検査結果信号は検査部６４０へ到達し、この信号から良品、不良品の判断をする。なお、検査部６４０から出力された信号は、ダミー電極パッド３４０には入力されない。
【００２０】
プローブカード５２０のプローブ端子５４０は、図１に示す１辺領域４００に位置する電極パッド３００に対応する配列、または図１に示す２辺領域４１０に位置する電極パッド３００に対応する配列を有する。プローブ検査において、このプローブカード５２０が有するプローブ端子５４０の配列と電極パッド３００の配列が対応するように基板２０を移動させて、基板２０上の全領域を検査する。
【００２１】
検査部６４０とプローブ端子５４０は、図２に示した変換基板６８０を介して互いに接続している。変換基板６８０は、検査部６４０とプローブ端子５４０との間の信号の経路を決定する。すなわち変換基板６８０を変えることで、プローブ端子５４０の出入力を変えることができる。このため、種々の半導体装置の検査について共有プローブカードの使用が可能となる。
【００２２】
その後、図４に示すように、基板２０をスクライブ領域２００に沿ってダイシングし、チップ領域１００別に個片化する。これにより半導体装置が形成される。
【００２３】
次に本実施形態の作用及び効果について図１、及び図７を用いて説明する。本実施形態では、図１に示すように基板２０上の電極パッド３００が周期性をもって、チップ領域１００及びスクライブ領域２００に配列されている。また電極パッド３００の間隔はスクライブ領域２００の幅未満である。さらに図１中ｘ方向におけるチップ領域１００とスクライブ領域２００の幅を合わせた長さが、ｘ方向に配列する電極パッド３００の１周期幅の整数倍である。図７は比較例に係る基板の構成を示す平面図である。比較例では、電極パッド３００はチップ領域１００においてのみ等間隔に配列され、スクライブ領域２００には配列されない。
【００２４】
一方、共有プローブカードを用いて半導体装置の検査を行う場合、基板２０上の電極パッド３００が周期性をもって配列されていることが求められる。またチップ領域１００とスクライブ領域２００の幅を合わせた長さが、配列する電極パッド３００の１周期幅の整数倍であることを要する。さらに電極パッド３００の間隔がスクライブ領域２００の幅未満である場合には、チップ領域１００及びスクライブ領域２００において配列していることを要する。この場合図７に示す比較例では、共有プローブカードを用いて半導体装置の検査を行うことができない。
【００２５】
本実施形態によれば、電極パッド３００の間隔がスクライブ領域２００の幅未満である場合にもプローブカード５２０の共有化を図ることができる。また、変換基板６８０はプローブカード５２０より低コストである。このため半導体装置の製造コストを低減することができる。
【００２６】
図５は第２の実施形態に係る基板３０の構成を示す平面図であり、第１の実施形態における図１に対応している。本実施形態における基板３０は、電極パッド３００の配列を除いて、第１の実施形態に係る基板２０と同様の構成である。本実施形態における電極パッド３００は、図５中ｘ方向、及びｘ方向に直交するｙ方向に等間隔に配列されている。
【００２７】
図５において、１辺領域４２０と、１辺領域４４０における電極パッド３００の配列は等しい。また、２辺領域４３０と、２辺領域４５０における電極パッド３００の配列も等しい。従って、ｘ方向の電極パッド３００配列に対応するプローブカード５２０は、ｙ方向の電極パッド３００の配列にも対応しうる。
【００２８】
プローブカード５２０は、１辺領域４２０に位置する電極パッド３００に対応するプローブ端子５４０の配列、または２辺領域４３０に位置する電極パッド３００に対応するプローブ端子５４０の配列を有する。プローブ検査において、このプローブカード５２０が有するプローブ端子５４０の配列と電極パッド３００の配列が対応するように基板２０を移動させて、基板２０上の全領域を検査する。
【００２９】
本実施形態においても、基板３０上の電極パッド３００が周期性をもって、チップ領域１００及びスクライブ領域２００に配列されている。また電極パッド３００間隔はスクライブ領域２００幅未満である。さらに、ｘ方向におけるチップ領域１００とスクライブ領域２００の幅を合わせた長さが、ｘ方向に配列する電極パッド３００の１周期幅の整数倍であり、ｙ方向におけるチップ領域１００とスクライブ領域２００の幅を合わせた長さが、ｙ方向に配列する電極パッド３００の１周期幅の整数倍である。従って本実施形態においても第１の実施形態と同様の効果を得ることができる。
【００３０】
図６は第３の実施形態に係る基板４０の構成を示す平面図であり、第１の実施形態における図１に対応している。本実施形態における基板４０は、電極パッド３００の配列を除いて、第１の実施形態に係る基板２０と同様の構成である。本実施形態における電極パッド３００は、図６中ｘ方向、及びｘ方向に直交するｙ方向に千鳥状に配列されている。
【００３１】
ｘ方向のプローブ検査に用いるプローブカード５２０は、１辺領域４６０に位置する電極パッド３００に対応するプローブ端子５４０配列、または２辺領域４７０に位置する電極パッド３００に対応するプローブ端子５４０配列を有する。プローブ検査において、このプローブカード５２０が有するプローブ端子５４０の配列と電極パッド３００の配列が対応するように基板４０を移動させて、基板４０上の全領域をｘ方向について検査する。
【００３２】
ｙ方向のプローブ検査に用いるプローブカード５２０は、１辺領域４８０に位置する電極パッド３００に対応するプローブ端子５４０配列、または２辺領域４９０に位置する電極パッド３００に対応するプローブ端子５４０配列を有する。プローブ検査において、このプローブカード５２０が有するプローブ端子５４０の配列と電極パッド３００の配列が対応するように基板４０を移動させて、基板４０上の全領域をｙ方向について検査する。
【００３３】
本実施形態においても、基板４０上の電極パッド３００が周期性をもって、チップ領域１００及びスクライブ領域２００に配列されている。また電極パッド３００の間隔はスクライブ領域２００幅未満である。さらにｘ方向におけるチップ領域１００とスクライブ領域２００の幅を合わせた長さが、ｘ方向に配列する電極パッド３００の１周期幅の整数倍であり、ｙ方向におけるチップ領域１００とスクライブ領域２００の幅を合わせた長さが、ｙ方向に配列する電極パッド３００の１周期幅の整数倍である。従って本実施形態においても第１の実施形態と同様の効果を得ることができる。
【００３４】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００３５】
２０ 基板
３０ 基板
４０ 基板
１００ チップ領域
２００ スクライブ領域
３００ 電極パッド
３２０ 接続用電極パッド
３４０ ダミー電極パッド
４００ １辺領域
４１０ ２辺領域
４２０ １辺領域
４３０ ２辺領域
４４０ １辺領域
４５０ ２辺領域
４６０ １辺領域
４７０ ２辺領域
４８０ １辺領域
４９０ ２辺領域
５００ プローブ装置
５２０ プローブカード
５４０ プローブ端子
６００ 制御部
６２０ 駆動部
６４０ 検査部
６６０ 移動機構
６８０ 変換基板
【技術分野】
【０００１】
本発明は、基板に電極パッドを有する半導体装置の製造方法、半導体装置の検査方法、及び半導体装置に関する。
【背景技術】
【０００２】
基板上に設けられた半導体チップの電気特性の検査にはプローブ検査が用いられる。プローブ検査とは、チップに設けられた電極パッドにプローブ端子を接触させて信号の入力、出力信号の検査をすることにより良品、不良品の選別を行うものである。プローブ検査は、複数のプローブ端子を備えたプローブカードによりチップ毎に行われる。
【０００３】
プローブ検査に用いるプローブカードは、それぞれ独立した電極パッド配列を有するチップ毎、あるいは半導体装置の品種毎に製作する場合が多い。この場合、半導体装置の製造コストが上がってしまう。この問題を解決するためにたとえば特許文献１に記載の技術がある。
【０００４】
特許文献１に記載の技術は、基板上のチップ領域内の電極パッド間隔と、隣り合うチップ領域に位置する隣り合う２つの電極パッドの間隔が等しくなるよう電極パッドを等間隔に配列するものである。これにより、チップ毎、あるいは半導体装置の品種毎の電極パッド配列を同じくすることができ、プローブカードの共有化を図ることができると記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６３−１１０６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年は電極パッド間隔の縮小及びプローブ端子の極小化に伴って、電極パッド間隔がスクライブ領域の幅未満となっている。一方、チップ領域のみにおいて等間隔に電極パッドを配列するという特許文献１に記載の技術では、電極パッド間隔がスクライブ領域の幅以上であることが共有プローブカードの使用条件となっている。従って、この場合引用文献１に記載の技術ではプローブカードを共有化できないという問題を有していた。
【課題を解決するための手段】
【０００７】
本発明によれば、基板にスクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域それぞれに、回路を形成する工程と、
前記回路を外部に接続する複数の電極パッドを前記複数のチップ領域それぞれに形成するとともに、ダミー電極パッドを少なくとも前記スクライブ領域に形成する工程と、
プローブカードを用いて半導体装置の電気特性を検査する工程と、
前記基板を前記複数のチップ領域別に個片化する工程と、
を備え、
隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、
前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、
前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列しており、
前記プローブカードのプローブ端子の配列と同一方向の幅は、前記チップ領域と前記スクライブ領域の前記第１の方向における幅を合わせた長さ以上である半導体装置の製造方法、が提供される。
【０００８】
本発明によれば、第１の方向に沿って設定されたチップ領域を備える基板上において、電極パッドの第１の方向における間隔はスクライブ領域の幅よりも狭い。そして電極パッドは、チップ領域及びスクライブ領域において、第１の方向に沿って周期性をもって配列されている。従って、電極パッドの配列やスクライブ領域の幅に影響されることなく、プローブカードの共有化が可能となる。
【０００９】
本発明によれば、スクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域を有し、回路と、前記回路を外部に接続する複数の電極パッドが前記チップ領域それぞれに形成されており、ダミー電極パッドが少なくとも前記スクライブ領域に形成されている基板を準備する工程と、プローブカードを用いて半導体装置の電気特性を検査する工程と、を備え、隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列しており、前記プローブカードのプローブ端子の配列と同一方向の幅は、前記チップ領域と前記スクライブ領域の前記第１の方向における幅を合わせた長さ以上である半導体装置の検査方法、が提供される。
【００１０】
本発明によれば、基板にスクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域と、前記チップ領域それぞれに位置する、回路を外部に接続する複数の電極パッドと、少なくとも前記スクライブ領域に位置する複数のダミー電極パッドと、を備え、隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列している半導体装置、が提供される。
【発明の効果】
【００１１】
本発明によれば、電極パッドの配列、スクライブ領域の幅に影響されることなくプローブカードを共有化することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る基板の構成を示す平面図である。
【図２】図１の実施形態に係るプローブ装置の機能ブロック図である。
【図３】図１の実施形態に係るプローブ端子と電極パッドの位置関係を示す断面図である。
【図４】図１の実施形態に係る半導体装置の製造方法を示す平面図である。
【図５】第２の実施形態に係る基板の構成を示す平面図である。
【図６】第３の実施形態に係る基板の構成を示す平面図である。
【図７】比較例に係る基板の構成を示す平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
図１は第一の実施形態に係る基板２０の構成を示す平面図である。基板２０は複数のチップ領域１００、スクライブ領域２００および電極パッド３００を備えている。チップ領域１００は基板２０上にスクライブ領域２００により、互いに分離されるように設定されている。電極パッド３００はチップ領域１００の、例えば図中ｘ方向に平行な２辺に沿って等間隔に配列されている。接続用電極パッド３２０はチップ領域１００に設けられており、またダミー電極パッド３４０は少なくともスクライブ領域２００に設けられている。ｘ方向において、電極パッド３００の間隔はスクライブ領域２００の幅よりも狭い。ｘ方向における、チップ領域１００とスクライブ領域２００を合わせた幅は、電極パッド３００の間隔の整数倍である。
【００１５】
１辺領域４００には、ｘ方向に平行なチップ領域１００の１辺に沿う電極パッド３００の配列が設けられている。２辺領域４１０には、ｘ方向に平行な、スクライブ領域２００を挟んだチップ領域１００の２辺に沿う、電極パッド３００の配列が設けられている。プローブ検査時には、１辺領域４００に位置する電極パッド３００に対応するプローブ端子５４０配列を有するプローブカード５２０、または２辺領域４１０に位置する電極パッド３００に対応するプローブ端子５４０配列を有するプローブカード５２０を用いる。
【００１６】
図２は半導体装置の検査に用いられるプローブ装置５００の機能ブロック図である。プローブ装置５００は制御部６００、移動機構６６０、プローブカード５２０、プローブ端子５４０を備えている。制御部６００は、移動機構６６０を制御する駆動部６２０と、半導体装置を検査する検査部６４０を有する。検査部６４０はプローブ端子５４０を介して、検査信号を半導体チップへ出力し、半導体チップからの検査結果信号を入力、及び検査する。また検査部６４０とプローブ端子５４０は、変換基板６８０を介して互いに接続させることもできる。変換基板６８０は、検査部６４０とプローブ端子５４０との間の信号の経路を決定する。変換基板６８０を変えることにより、プローブ端子５４０の出入力を変えることができる。
【００１７】
図３はプローブ端子５４０と電極パッド３００の位置関係を示す断面図である。プローブカード５２０の、プローブ端子５４０の配列と平行な方向における幅は、電極パッド３００の配列と平行する方向におけるチップ領域１００及びスクライブ領域２００の幅を合わせた長さ以上である。プローブ端子５４０は基板２０上に形成された電極パッド３００の配列と同幅で等間隔に配列されている。図４はダイシング工程を示す平面図である。
【００１８】
半導体装置の製造方法は次の通りである。まずウェハ状態の基板２０に設定されたチップ領域１００にトランジスタを含む複数の素子（図示せず）を形成する。次いで、基板２０上に多層配線層（図示せず）を形成する。これによりチップ領域１００に回路が形成される。多層配線層の最上層の配線層には、チップ領域１００上に回路を外部に接続するための接続用電極パッド３２０が、少なくともスクライブ領域２００上にダミー電極パッド３４０が設けられている。
【００１９】
次いで図２、及び図３に示すように半導体装置の電気特性をプローブ検査により検査する。プローブ検査時において基板２０は、駆動部６２０により制御される移動機構６６０によって互いに対応する電極パッド３００とプローブ端子５４０が接触するように移動される。プローブ端子５４０は、チップ領域１００に位置する接続用電極パッド３２０及び少なくともスクライブ領域２００に位置するダミー電極パッド３４０のいずれにも接触する。検査部６４０から出力された信号は、プローブ端子５４０、接続用電極パッド３２０を介して半導体チップへ到達する。半導体チップから出力された検査結果信号は検査部６４０へ到達し、この信号から良品、不良品の判断をする。なお、検査部６４０から出力された信号は、ダミー電極パッド３４０には入力されない。
【００２０】
プローブカード５２０のプローブ端子５４０は、図１に示す１辺領域４００に位置する電極パッド３００に対応する配列、または図１に示す２辺領域４１０に位置する電極パッド３００に対応する配列を有する。プローブ検査において、このプローブカード５２０が有するプローブ端子５４０の配列と電極パッド３００の配列が対応するように基板２０を移動させて、基板２０上の全領域を検査する。
【００２１】
検査部６４０とプローブ端子５４０は、図２に示した変換基板６８０を介して互いに接続している。変換基板６８０は、検査部６４０とプローブ端子５４０との間の信号の経路を決定する。すなわち変換基板６８０を変えることで、プローブ端子５４０の出入力を変えることができる。このため、種々の半導体装置の検査について共有プローブカードの使用が可能となる。
【００２２】
その後、図４に示すように、基板２０をスクライブ領域２００に沿ってダイシングし、チップ領域１００別に個片化する。これにより半導体装置が形成される。
【００２３】
次に本実施形態の作用及び効果について図１、及び図７を用いて説明する。本実施形態では、図１に示すように基板２０上の電極パッド３００が周期性をもって、チップ領域１００及びスクライブ領域２００に配列されている。また電極パッド３００の間隔はスクライブ領域２００の幅未満である。さらに図１中ｘ方向におけるチップ領域１００とスクライブ領域２００の幅を合わせた長さが、ｘ方向に配列する電極パッド３００の１周期幅の整数倍である。図７は比較例に係る基板の構成を示す平面図である。比較例では、電極パッド３００はチップ領域１００においてのみ等間隔に配列され、スクライブ領域２００には配列されない。
【００２４】
一方、共有プローブカードを用いて半導体装置の検査を行う場合、基板２０上の電極パッド３００が周期性をもって配列されていることが求められる。またチップ領域１００とスクライブ領域２００の幅を合わせた長さが、配列する電極パッド３００の１周期幅の整数倍であることを要する。さらに電極パッド３００の間隔がスクライブ領域２００の幅未満である場合には、チップ領域１００及びスクライブ領域２００において配列していることを要する。この場合図７に示す比較例では、共有プローブカードを用いて半導体装置の検査を行うことができない。
【００２５】
本実施形態によれば、電極パッド３００の間隔がスクライブ領域２００の幅未満である場合にもプローブカード５２０の共有化を図ることができる。また、変換基板６８０はプローブカード５２０より低コストである。このため半導体装置の製造コストを低減することができる。
【００２６】
図５は第２の実施形態に係る基板３０の構成を示す平面図であり、第１の実施形態における図１に対応している。本実施形態における基板３０は、電極パッド３００の配列を除いて、第１の実施形態に係る基板２０と同様の構成である。本実施形態における電極パッド３００は、図５中ｘ方向、及びｘ方向に直交するｙ方向に等間隔に配列されている。
【００２７】
図５において、１辺領域４２０と、１辺領域４４０における電極パッド３００の配列は等しい。また、２辺領域４３０と、２辺領域４５０における電極パッド３００の配列も等しい。従って、ｘ方向の電極パッド３００配列に対応するプローブカード５２０は、ｙ方向の電極パッド３００の配列にも対応しうる。
【００２８】
プローブカード５２０は、１辺領域４２０に位置する電極パッド３００に対応するプローブ端子５４０の配列、または２辺領域４３０に位置する電極パッド３００に対応するプローブ端子５４０の配列を有する。プローブ検査において、このプローブカード５２０が有するプローブ端子５４０の配列と電極パッド３００の配列が対応するように基板２０を移動させて、基板２０上の全領域を検査する。
【００２９】
本実施形態においても、基板３０上の電極パッド３００が周期性をもって、チップ領域１００及びスクライブ領域２００に配列されている。また電極パッド３００間隔はスクライブ領域２００幅未満である。さらに、ｘ方向におけるチップ領域１００とスクライブ領域２００の幅を合わせた長さが、ｘ方向に配列する電極パッド３００の１周期幅の整数倍であり、ｙ方向におけるチップ領域１００とスクライブ領域２００の幅を合わせた長さが、ｙ方向に配列する電極パッド３００の１周期幅の整数倍である。従って本実施形態においても第１の実施形態と同様の効果を得ることができる。
【００３０】
図６は第３の実施形態に係る基板４０の構成を示す平面図であり、第１の実施形態における図１に対応している。本実施形態における基板４０は、電極パッド３００の配列を除いて、第１の実施形態に係る基板２０と同様の構成である。本実施形態における電極パッド３００は、図６中ｘ方向、及びｘ方向に直交するｙ方向に千鳥状に配列されている。
【００３１】
ｘ方向のプローブ検査に用いるプローブカード５２０は、１辺領域４６０に位置する電極パッド３００に対応するプローブ端子５４０配列、または２辺領域４７０に位置する電極パッド３００に対応するプローブ端子５４０配列を有する。プローブ検査において、このプローブカード５２０が有するプローブ端子５４０の配列と電極パッド３００の配列が対応するように基板４０を移動させて、基板４０上の全領域をｘ方向について検査する。
【００３２】
ｙ方向のプローブ検査に用いるプローブカード５２０は、１辺領域４８０に位置する電極パッド３００に対応するプローブ端子５４０配列、または２辺領域４９０に位置する電極パッド３００に対応するプローブ端子５４０配列を有する。プローブ検査において、このプローブカード５２０が有するプローブ端子５４０の配列と電極パッド３００の配列が対応するように基板４０を移動させて、基板４０上の全領域をｙ方向について検査する。
【００３３】
本実施形態においても、基板４０上の電極パッド３００が周期性をもって、チップ領域１００及びスクライブ領域２００に配列されている。また電極パッド３００の間隔はスクライブ領域２００幅未満である。さらにｘ方向におけるチップ領域１００とスクライブ領域２００の幅を合わせた長さが、ｘ方向に配列する電極パッド３００の１周期幅の整数倍であり、ｙ方向におけるチップ領域１００とスクライブ領域２００の幅を合わせた長さが、ｙ方向に配列する電極パッド３００の１周期幅の整数倍である。従って本実施形態においても第１の実施形態と同様の効果を得ることができる。
【００３４】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００３５】
２０ 基板
３０ 基板
４０ 基板
１００ チップ領域
２００ スクライブ領域
３００ 電極パッド
３２０ 接続用電極パッド
３４０ ダミー電極パッド
４００ １辺領域
４１０ ２辺領域
４２０ １辺領域
４３０ ２辺領域
４４０ １辺領域
４５０ ２辺領域
４６０ １辺領域
４７０ ２辺領域
４８０ １辺領域
４９０ ２辺領域
５００ プローブ装置
５２０ プローブカード
５４０ プローブ端子
６００ 制御部
６２０ 駆動部
６４０ 検査部
６６０ 移動機構
６８０ 変換基板
【特許請求の範囲】
【請求項１】
基板にスクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域それぞれに、回路を形成する工程と、
前記回路を外部に接続する複数の電極パッドを前記複数のチップ領域それぞれに形成するとともに、ダミー電極パッドを少なくとも前記スクライブ領域に形成する工程と、
プローブカードを用いて半導体装置の電気特性を検査する工程と、
前記基板を前記複数のチップ領域別に個片化する工程と、
を備え、
隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、
前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、
前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列しており、
前記プローブカードのプローブ端子の配列と同一方向の幅は、前記チップ領域と前記スクライブ領域の前記第１の方向における幅を合わせた長さ以上である半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記チップ領域の幅と前記スクライブ領域の前記第１の方向における幅を合わせた長さが、前記電極パッドの１周期幅の整数倍である半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記電極パッドが前記第１の方向に沿って等間隔に配列されている半導体装置の製造方法。
【請求項４】
請求項１または２に記載の半導体装置の製造方法において、
前記電極パッドが千鳥状に配列されている半導体装置の製造方法。
【請求項５】
スクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域を有し、回路と、前記回路を外部に接続する複数の電極パッドが前記チップ領域それぞれに形成されており、ダミー電極パッドが少なくとも前記スクライブ領域に形成されている基板を準備する工程と、
プローブカードを用いて半導体装置の電気特性を検査する工程と、
を備え、
隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、
前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、
前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列しており、
前記プローブカードのプローブ端子の配列と同一方向の幅は、前記チップ領域と前記スクライブ領域の前記第１の方向における幅を合わせた長さ以上である半導体装置の検査方法。
【請求項６】
基板にスクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域と、
前記チップ領域それぞれに位置する、回路を外部に接続する複数の電極パッドと、
少なくとも前記スクライブ領域に位置する複数のダミー電極パッドと、
を備え、
隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、
前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、
前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列している半導体装置。
【請求項１】
基板にスクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域それぞれに、回路を形成する工程と、
前記回路を外部に接続する複数の電極パッドを前記複数のチップ領域それぞれに形成するとともに、ダミー電極パッドを少なくとも前記スクライブ領域に形成する工程と、
プローブカードを用いて半導体装置の電気特性を検査する工程と、
前記基板を前記複数のチップ領域別に個片化する工程と、
を備え、
隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、
前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、
前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列しており、
前記プローブカードのプローブ端子の配列と同一方向の幅は、前記チップ領域と前記スクライブ領域の前記第１の方向における幅を合わせた長さ以上である半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記チップ領域の幅と前記スクライブ領域の前記第１の方向における幅を合わせた長さが、前記電極パッドの１周期幅の整数倍である半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記電極パッドが前記第１の方向に沿って等間隔に配列されている半導体装置の製造方法。
【請求項４】
請求項１または２に記載の半導体装置の製造方法において、
前記電極パッドが千鳥状に配列されている半導体装置の製造方法。
【請求項５】
スクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域を有し、回路と、前記回路を外部に接続する複数の電極パッドが前記チップ領域それぞれに形成されており、ダミー電極パッドが少なくとも前記スクライブ領域に形成されている基板を準備する工程と、
プローブカードを用いて半導体装置の電気特性を検査する工程と、
を備え、
隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、
前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、
前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列しており、
前記プローブカードのプローブ端子の配列と同一方向の幅は、前記チップ領域と前記スクライブ領域の前記第１の方向における幅を合わせた長さ以上である半導体装置の検査方法。
【請求項６】
基板にスクライブ領域を介して第１の方向に沿って並ぶように設けられた複数のチップ領域と、
前記チップ領域それぞれに位置する、回路を外部に接続する複数の電極パッドと、
少なくとも前記スクライブ領域に位置する複数のダミー電極パッドと、
を備え、
隣接する２つの前記電極パッドの前記第１の方向における間隔は、前記スクライブ領域の幅未満であり、
前記電極パッドは、前記チップ領域において前記第１の方向に沿って周期性をもって配列しており、
前記ダミー電極パッドは、互いに隣り合う２つの前記チップ領域の接続部分において前記周期性が維持されるように配列している半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１９８９６９（Ｐ２０１１−１９８９６９Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１０−６３５９１（Ｐ２０１０−６３５９１）
【出願日】平成２２年３月１９日（２０１０．３．１９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２２年３月１９日（２０１０．３．１９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]