半導体素子の破壊を検知する検知回路
【課題】監視対象の素子の破壊を直接的に検知することを可能にする。
【解決手段】監視対象の半導体素子近傍にモニタ用配線を敷設する一方、所定のクロックを出力するクロック出力手段を当該モニタ用配線の一端に接続し、同モニタ用配線の他端に監視手段を接続する。そして、クロック出力手段からモニタ用配線へ出力されるクロックを伝播を監視手段に監視させ、クロックの伝播が途絶えたことを検出した場合に、監視対象の半導体素子の破壊が生じた旨を通知する破壊通知信号を出力させる。
【解決手段】監視対象の半導体素子近傍にモニタ用配線を敷設する一方、所定のクロックを出力するクロック出力手段を当該モニタ用配線の一端に接続し、同モニタ用配線の他端に監視手段を接続する。そして、クロック出力手段からモニタ用配線へ出力されるクロックを伝播を監視手段に監視させ、クロックの伝播が途絶えたことを検出した場合に、監視対象の半導体素子の破壊が生じた旨を通知する破壊通知信号を出力させる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アンプの出力バッファ回路や電源間保護回路を構成する半導体素子の破壊を検知する技術に関する。
【背景技術】
【０００２】
例えば、スピーカなどの負荷を駆動するＤ級アンプの出力バッファ回路において天絡や地絡が発生すると、その出力バッファ回路を構成する出力トランジスタや電源間保護回路を構成するダイオードなどの半導体素子に過電流が流れ、それら半導体素子が破壊される場合がある。このような半導体素子の破壊或いは半導体素子を破壊するような過電流の発生を検知する技術が従来より種々提案されており、その一例としては特許文献１や特許文献２に開示された技術が挙げられる。特許文献１には、監視対象の半導体素子のソース・ドレイン間の電位差を検出して所定の閾値と比較し、前者が後者を上回った場合には何らかの短絡が発生したものとして当該半導体素子をオフにする技術が開示されている。特許文献２には、監視対象の半導体素子の温度を温度検出回路により検出し、当該半導体素子の温度上昇が温度検出回路により検出された場合にはその半導体素子を流れる電流を遮断する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１７１１４０号公報
【特許文献２】特開２００１−１６８２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１や特許文献２に開示された技術では、過電流や異常な発熱など半導体素子の破壊を生じさせ得る事象の発生を検知しているのであって、半導体素子の破壊が実際に生じたことを直接的に検知している訳ではない。このため、半導体素子（或いは当該半導体素子を含むデバイス）の破壊が実際に生じたことを外部のデバイスへ通知することを要求される場合にその要求に応えることができない、といった問題がある。
【０００５】
本発明は上記課題に鑑みて為されたものであり、監視対象の半導体素子の破壊を直接的に検知することを可能にする技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明は、監視対象の半導体素子近傍に敷設されるモニタ用配線と、前記モニタ用配線の一端に接続され、前記モニタ用配線にクロックを出力するクロック出力手段と、前記モニタ配線の他端に接続され前記クロック出力手段により出力されるクロックの伝播を監視する手段であって、前記クロックの伝播が途絶えたことを検出した場合に、前記半導体素子の破壊を通知する破壊検知信号を出力する監視手段と、を有することを特徴とする半導体素子の破壊を検知する検知回路、を提供する。
【０００７】
半導体素子が過電流等によって破壊される場合、異常発熱したり、その周囲を巻き込んで爆発することが一般に知られている。本発明の検知回路のモニタ用配線は、監視対象の半導体素子（例えば、アンプの出力段を構成する出力トランジスタや電源間保護回路を構成するダイオードなど）の近傍に敷設される。このため、当該半導体素子が過電流等によって破壊される場合には、当該半導体素子の異常発熱による溶断、半導体素子の爆発に巻き込まれることによる一部欠損、或いは爆発により飛び散った破片による切断などの種々の原因によって当該モニタ用配線の断線が生じる。モニタ用配線が断線すると、クロック出力手段から出力されるクロックは監視手段まで伝播せず、監視手段は上記破壊検知信号を出力する。このように本発明の検知回路によれば、上記クロックの伝播の有無を通じてモニタ用配線の断線（すなわち、監視対象の半導体素子の破壊）を直接的に検知することが可能となり、監視対象の半導体素子の破壊が実際に生じた場合にのみ、アンプを緊急停止するなどの緊急時の処理を実行することが可能になる。
【０００８】
より好ましい態様においては、前記クロック出力手段と前記監視手段は、前記監視対象の半導体素子とは異なるチップ領域に形成されることを特徴とする。一般に電源間保護回路や出力トランジスタは高耐圧素子領域に形成されることが多く、高耐圧素子領域は半導体チップの外周部に形成され、その内側にはより動作電圧の低い半導体素子からなる低電圧素子領域が形成されることが多い。このため、クロック出力手段および監視手段を低電圧素子領域に形成するようにすれば、これら各手段は監視対象の素子から離れた位置に形成されることとなり、これら各手段が監視対象の半導体素子の破壊に巻き込まれないようにすることが可能になる。なお、上記各手段と監視対象の半導体素子とを同一のチップ領域に形成する場合であっても、これら各手段を監視対象の半導体素子から離れた位置に形成することが好ましいことは言うまでもない。上記各手段が監視対象の半導体素子の破壊に巻き込まれないようにするためである。
【０００９】
さらに好ましい態様においては、前記クロック出力手段と前記監視手段は、動作電圧が異なっていることを特徴とする。例えば、Ｄ級アンプの出力段を構成する出力トランジスタを監視対象とする場合、クロック出力手段の動作電圧を当該出力トランジスタの動作電圧と等しくておけば、ＰＷＭ発振回路により生成したパルスを上記クロックとして用いることが可能になる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態の検知回路３１を含む半導体チップの一例を示す図である。
【図２】同検知回路３１の構成例を示す図である。
【図３】同検知回路３１の各部における信号波形の一例を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照し、この発明の実施形態について説明する。
図１（Ａ）は、本発明の一実施形態の検知回路３１を含む半導体チップの一例を示す図である。この半導体チップは、例えばスピーカなどの負荷を駆動するデジタルアンプであり、図１（Ａ）に示すように、チップの中心から外部に向う方向に、低電圧素子領域３０、高耐圧素子領域２０およびＰＡＤ領域１０を有している。
【００１２】
ＰＡＤ領域１０には、出力ＰＡＤや電源ＰＡＤ、電源間保護回路（何れも図示略）などが形成されている。電源間保護回路とは、例えば上記デジタルアンプに動作電圧を供給するための高電位電源線と低電電位電源線との間に介挿され、低電位電源線から高電位電源線の方向に電流が流れることを規制するダイオードである。高耐圧素子領域２０には、上記デジタルアンプの出力段の役割を果たす出力バッファ回路を構成する出力トランジスタ（図１（Ａ）では、“ＰＭＯＳ”或いは“ＮＭＯＳ”と表記）が形成され、低電圧素子領域３０には、上記ダイオードや出力トランジスタの破壊を検知するための検知回路３１が形成される。図１（Ａ）に示すように、本実施形態では、検知回路３１は、監視対象の半導体素子とは異なるチップ領域に形成されており、この点に本実施形態の特徴の１つがある。本実施形態の検知回路３１は監視対象の半導体素子とは異なるチップ領域に形成されるため、監視対象の出力トランジスタ等から離れた位置に形成されることになる。このため、監視対象の半導体素子の破壊が生じた場合であっても、検知回路３１が監視対象の半導体素子の破壊に巻き込まれて破損することはないのである。
【００１３】
図１（Ａ）に示すように、検知回路３１には、電源間保護回路や出力トランジスタの破壊を検知するための２系統のモニタ用配線４０−１および４０−２が接続される。図１（Ａ）に示すように、モニタ用配線４０−１および４０−２は、ＰＡＤ領域１０と高耐圧素子領域２０の間、および出力トランジスタの周囲に沿って配線されている。つまり、モニタ用配線４０−１および４０−２は監視対象の半導体素子の近傍に敷設されている。このように、モニタ用配線４０−１および４０−２を監視対象の半導体素子の近傍に敷設したのは、電源間保護回路や出力トランジスタの破壊が生じた場合に、その破壊に巻き込まれて断線するようにするためである。例えば、監視対象の半導体素子に過剰に大きい電流が流れ異常発熱すると、その熱によってモニタ用配線４０−１および４０−２は溶断する。また、監視対象の半導体素子が周囲を巻き込んで爆発するといった壊れ方をすると、モニタ用配線４０−１および４０−２はその一部が爆発に巻き込まれて欠損したり、爆発により飛び散った破片等によって切断される。本実施形態ではモニタ用配線４０−１および４０−２を図１（Ａ）に示すように配線する場合について説明するが、その目的（すなわち、監視対象の半導体素子の破壊に巻き込まれて断線すること）を達することができる配線レイアウトであれば、どのようなレイアウトであっても良い。例えば、図１（Ｂ）に示すレイアウトであっても良い。なお、図１（Ａ）および図１（Ｂ）に示すように、ＰＡＤ領域１０と高耐圧素子領域２０との間の領域では監視対象の半導体素子に沿って延在するようにモニタ用配線を配線する一方、高耐圧素子領域２０と低電圧素子領域３０との間の領域ではそのような配線としなかったのは、高耐圧素子領域２０のうちＰＡＤ領域１０に近い部分では外部に出力する電流が集中し易く、半導体素子の破壊が生じ易い一方、低電圧素子領域３０に近い領域ではそのような電流の集中は発生せず、半導体素子の破壊は生じ難いからである。本実施形態の検知回路３１は、モニタ用配線４０−１或いは４０−２の断線を検知することで、監視対象の半導体素子が実際に破壊されたことを直接的に検知するのである。
以下、検知回路３１の構成および動作を中心に説明する。
【００１４】
図２は、検知回路３１の構成例を示す図である。なお、図２では、モニタ用配線４０−１の断線の有無を検知するための構成のみを図示したが、モニタ用配線４０−２についても同様の構成によりその断線を検知することが可能である。図２に示すように、検知回路３１は、高耐圧素子回路３１０Ａと低電圧素子回路３１０Ｂとレベルシフト回路３１０Ｃとを含んでいる。高耐圧素子回路３１０Ａは、出力トランジスタと同じ電源系で動作する回路である。図２に示すように、高耐圧素子回路３１０Ａは、Ｎチャネル電界効果トランジスタ３１２Ｎおよび３１４Ｎと、Ｐチャネル電界効果トランジスタ３１６Ｐ、３１８Ｐおよび３２０Ｐと、ＡＮＤゲート３２２と、出力バッファ３２４と、インバータ３２６と、を含んでいる。
【００１５】
ＡＮＤゲート３２２の一方の入力端子には、上記デジタルアンプを駆動するＰＷＭ発振回路（図示略）により発生させたパルスがクロックＣＬＫ１として与えられ、他方の入力端子にはパワーダウン信号ＰＤＮが与えられる。ここで、パワーダウン信号ＰＤＮとは、上記デジタルアンプの作動および停止に連動した信号であり、デジタルアンプが作動している状態ではパワーダウン信号ＰＤＮはＨｉｇｈレベルとなり、逆にデジタルアンプが停止した状態ではパワーダウン信号ＰＤＮはＬｏｗレベルとなる。ＡＮＤゲート３２２の出力端子にはモニタ用配線４０−１の一端が接続されている。したがって、上記デジタルアンプが作動している状態では、ＡＮＤゲート３２２からモニタ用配線４０−１にクロックＣＬＫ１が送出される。このように、ＡＮＤゲート３２２は、モニタ用配線４０−１に所定のクロック（本実施形態ではクロックＣＬＫ１）を出力するクロック出力手段の役割を果たすのである。
【００１６】
モニタ用配線４０−１の他端は出力バッファ３２４の入力端子に接続されている。このため、デジタルアンプが作動している状態（すなわち、パワーダウン信号ＰＤＮがＨｉｇｈレベルである状態）において、モニタ用配線４０−１が断線していなければ、出力バッファ３２４からはクロックＣＬＫ１が出力される。これに対して、モニタ用配線４０−１が断線していると、出力バッファ３２４の出力信号はＨｉｇｈレベルに貼り付いた状態となる。その理由は以下の通りである。
【００１７】
出力バッファ３２４の入力端子とデジタルアンプに動作電圧を供給するための高電位電源線（図示略）との間には、Ｐチャネル電界効果トランジスタ３２０Ｐおよび３１８Ｐが直列に介挿されている。図２に示すように、Ｐチャネル電界効果トランジスタ３１８ＰはＰチャネル電界効果トランジスタ３１６Ｐとともにカレントミラー回路（以下、第１のカレントミラー回路）を構成する。一方、Ｐチャネル電界効果トランジスタ３２０Ｐのゲートには、インバータ３２６による反転を経たパワーダウン信号ＰＤＮが与えられる。したがって、デジタルアンプが作動している間は、Ｐチャネル電界効果トランジスタ３２０Ｐは常にオン状態に維持される。
【００１８】
Ｐチャネル電界効果トランジスタ３１６ＰとＮチャネル電界効果トランジスタ３１４Ｎは、デジタルアンプに動作電圧を供給するための高電位電源線および低電位電源線の間に直列に介挿されている。図２に示すように、Ｐチャネル電界効果トランジスタ３１６Ｐのゲートは、Ｐチャネル電界効果トランジスタ３１６ＰとＮチャネル電界効果トランジスタ３１４Ｎの各々のドレインの共通接続点に接続されており、同共通接続点にはＰチャネル電界効果トランジスタ３１８Ｐのゲートが接続されている。これにより、Ｐチャネル電界効果トランジスタ３１６Ｐと３１８Ｐによって上記第１のカレントミラー回路が形成される。
【００１９】
図２に示すようにＮチャネル電界効果トランジスタ３１４ＮはＮチャネル電界効果トランジスタ３１２Ｎとともにカレントミラー回路（以下、第２のカレントミラー回路）を形成する。より詳細に説明すると、Ｎチャネル電界効果トランジスタ３１２Ｎのソースは上記低電位電源線に接続されており、同ドレインは参照電流ＩＲＥＦを出力する定電流源（図示略）に接続されている。そして、Ｎチャネル電界効果トランジスタ３１２Ｎのゲートは同ドレインに接続されており、Ｎチャネル電界効果トランジスタ３１４Ｎのゲートも同ドレインに接続されている。このため、上記定電流源の出力する参照電流ＩＲＥＦは上記第２のカレントミラー回路によってＮチャネル電界効果トランジスタ３１４Ｎのドレイン・ソース間電流（すなわち、Ｐチャネル電界効果トランジスタ３１６Ｐのドレイン・ソース間電流）としてコピーされ、参照電流ＩＲＥＦと等しいドレイン・ソース間電流が流れるようにＰチャネル電界効果トランジスタ３１８Ｐのゲート電圧が上記第１のカレントミラー回路によって調整され、Ｐチャネル電界効果トランジスタ３１８Ｐはオン状態になる。前述したように、デジタルアンプが作動している間はＰチャネル電界効果トランジスタ３２０Ｐは常にオン状態となるのであるから、モニタ用配線４０−１が断線した状態では、出力バッファ３２４の入力端子の電位は高電位電源線の電位と略等しくなる。その結果、モニタ用配線４０−１が断線した状態では、出力バッファ３２４の出力信号ＡはＨｉｇｈレベルに貼り付いた状態となるのである。
【００２０】
高耐圧素子回路３１０Ａ（より正確には、同回路の出力バッファ３２４）の出力信号Ａは、レベルシフト回路３１０Ｃによるレベルシフトを経て低電圧素子回路３１０Ｂに与えられる。図２に示すように、低電圧素子回路３１０Ｂは、ＡＮＤゲート３４２と、Ｄ−フリップフロップ（図２では、“ＤＦ”と表記）３４４および３４６と、インバータ３４８と、緊急停止処理回路３５０と、を含んでいる。
【００２１】
ＡＮＤゲート３４２の一方の入力端子にはパワーダウン信号ＰＤＮが与えられ、他方の入力端子には出力バッファ３２４の出力信号Ａがレベルシフト回路３１０Ｃによるレベルシフトを経て与えられる。ＡＮＤゲート３４２の出力端子はＤ−フリップフロップ３４４のリセット端子ｒｎに接続されている。図２に示すように、Ｄ−フリップフロップ３４４のリセット端子ｒｎはローアクティブであり、ＡＮＤゲート３４２の出力信号がＨｉｇｈレベルからＬｏｗレベルに変化したときにＤ−フリップフロップ３４４のリセットが行われる。ＡＮＤゲート３４２の出力信号はパワーダウン信号ＰＤＮと出力バッファ３２４の出力信号Ａの論理積信号であり、デジタルアンプが作動している状態ではパワーダウン信号ＰＤＮは常にＨｉｇｈレベルに維持されるのであるから、この状態ではＡＮＤゲート３４２の出力信号は出力バッファ３２４の出力信号Ａと等しくなる。したがって、デジタルアンプが作動している状態では、出力信号ＡがＨｉｇｈレベルからＬｏｗレベルに切り換るのに同期してＤ−フリップフロップ３４４のリセットが行われる。
【００２２】
Ｄ−フリップフロップ３４４のデータ入力端子ｄは、低電圧素子回路３１０Ｂに動作電圧（デジタルアンプの動作電圧よりも低い電圧）を供給するための高電位電源線に接続されており、同クロック端子ｃにはクロックＣＬＫ１よりも周期の長いクロックＣＬＫ２が入力される。なお、低電圧素子回路３１０Ｂの動作電圧についてはレギュレータ等を用いてデジタルアンプの動作電圧から生成するようにすれば良い。Ｄ−フリップフロップ３４４では、ＡＮＤゲート３４２の出力信号がＨｉｇｈレベルである間、クロックＣＬＫ２が立ち上がる毎に、データ入力端子ｄに入力される信号の信号値を保持し、保持した信号値に応じた出力信号Ｂを出力する処理が行われる。そして、ＡＮＤゲート３４２の出力信号がＨｉｇｈレベルからＬｏｗレベルに変化すると、Ｄ−フリップフロップ３４４は、保持されている信号値をゼロにリセットする。
【００２３】
Ｄ−フリップフロップ３４６のデータ入力端子ｄには、Ｄ−フリップフロップ３４４の出力信号Ｂが与えられ、同クロック端子ｃにはクロックＣＬＫ２が与えられ、同リセット端子ｒｎにはパワーダウン信号ＰＤＮが与えられる。Ｄ−フリップフロップ３４６のリセット端子ｒｎもＤ−フリップフロップ３４４のリセット端子ｒｎと同様にローアクティブである。したがって、Ｄ−フリップフロップ３４６では、パワーダウン信号ＰＤＮがＨｉｇｈレベルからＬｏｗレベルに切り換ったときにリセットが行われ、パワーダウン信号ＰＤＮがＨｉｇｈレベルである間（すなわち、デジタルアンプが作動している間）は、上記リセットは行われず、出力信号Ｂの信号値をクロックＣＬＫ２の立ち上がりに同期させて保持して出力する処理が継続される。図２に示すようにＤ−フリップフロップ３４６の出力信号はインバータ３４８による反転を経て破壊検知信号ＯＵＴ＿Ｎとして緊急停止処理回路３５０に与えられる。
【００２４】
緊急停止処理回路３５０は、破壊検知信号ＯＵＴ＿ＮがＨｉｇｈレベルからＬｏｗレベルに変化したことを契機として、デジタルアンプを緊急停止させるための緊急停止信号（例えば、出力トランジスタ等を強制的にオフにする信号）を出力し、さらに監視対象の半導体素子の破壊が生じた旨を報知する緊急停止処理を行う。つまり、本実施形態では、破壊検知信号ＯＵＴ＿Ｎの信号レベルがＨｉｇｈレベルからＬｏｗレベルに変化したことが監視対象の半導体素子の破壊を意味し、低電圧素子回路３１０Ｂから緊急停止処理回路３５０を除いた部分は、クロック出力手段によりモニタ用配線４０−１に出力されるクロックの伝播を監視し、当該クロックの伝播が途絶えたことを検出した場合に、監視対象の半導体素子の破壊を通知する旨の破壊検知信号を出力する監視手段の役割を果たすのである。
以上が検知回路３１の構成である。
【００２５】
次いで、検知回路３１の動作を図３を参照しつつ説明する。図３は、検知回路３１の各部における信号波形の一例を示す図である。より詳細に説明すると、図３（Ａ）は、モニタ用配線４０−１の断線が生じていない場合（すなわち、監視対象の半導体素子の破壊が生じていない場合）の検知回路３１の各部における信号波形の一例を示す図であり、図３（Ｂ）はモニタ用配線４０−１が断線している場合（すなわち、監視対象の素子の破壊が生じた場合）の検知回路３１の各部における信号波形の一例を示す図である。なお、図３（Ａ）および（Ｂ）の何れにおいても図示が省略されているがパワーダウン信号ＰＤＮはＨｉｇｈレベルに維持されている。
【００２６】
モニタ用配線４０−１が断線していない状況下では、図３（Ａ）に示すように、このモニタ用配線４０−１を介してＡＮＤゲート３２２から出力バッファ３２４にクロックＣＬＫ１が与えられ、このクロックＣＬＫ１そのものが出力信号Ａとして出力バッファ３２４から出力される。一方、低電圧素子回路３１０Ｂでは、パワーダウン信号ＰＤＮがＨｉｇｈレベルである場合には出力信号ＡがＤ−フリップフロップ３４４のリセット端子に与えられる。モニタ用配線４０−１が断線していない状況下では、図３（Ａ）に示すように、出力信号ＡはクロックＣＬＫ１に等しく、周期的にＨｉｇｈレベルとＬｏｗレベルとが切り換る。出力信号Ａの信号レベルがＨｉｇｈレベルである間は、Ｄ−フリップフロップ３４４においてはクロックＣＬＫ２が立ち上がる毎に、データ入力端子に入力される信号の信号値を保持して出力する処理が行われ、出力信号Ａの信号レベルがＨｉｇｈレベルからＬｏｗレベルに切り換るときに、Ｄ−フリップフロップ３４４のリセットが行われる。
【００２７】
その結果、Ｄ−フリップフロップ３４４の出力信号Ｂは、図３（Ａ）に示すように、クロックＣＬＫ１がＨｉｇｈレベルとなっている期間においてクロックＣＬＫ２の立ち上がりに同期して立ち上がり、出力信号Ａ（クロックＣＬＫ１）がＨｉｇｈレベルからＬｏｗレベルに切り換るのに同期して立ち下がる。前述したように、クロックＣＬＫ２はクロックＣＬＫ１に比較して周期が長いため、次にクロックＣＬＫ２が立ち上がる時点では、出力信号Ｂは必ずＬｏｗレベルとなっている。このためモニタ用配線４０−１に断線が生じていない状況下ではＤ−フリップフロップ３４６においてＨｉｇｈレベルの信号値が保持されることはない。つまり、モニタ用配線４０−１に断線が生じていない状況下ではＤ−フリップフロップ３４６の出力信号がＨｉｇｈレベルになることはなく、破壊検知信号ＯＵＴ＿ＮがＬｏｗレベルになることもない。したがって、モニタ用配線４０−１が断線していない状況下では、緊急停止処理回路３５０によって緊急停止処理が実行されることはない。
【００２８】
これに対して、監視対象の半導体素子の破壊が生じ、その破壊に巻き込まれてモニタ用配線４０−１が断線すると、出力バッファ３２４の出力信号ＡはＨｉｇｈレベルに貼り付いた状態となる。この状態ではＤ−フリップフロップ３４４のリセットが行われることはない。Ｄ−フリップフロップ３４４のリセットが行われないため、破壊の発生後、最初のクロックＣＬＫ２の立ち上がり時点で保持された信号値が保持され続けることとなる。その結果、クロックＣＬＫ２が次に立ち上がる時点ではＤ−フリップフロップ３４４の出力信号ＢはＨｉｇｈレベルになっており、Ｄ−フリップフロップ３４６の出力信号もＨｉｇｈレベルとなる。その結果、破壊検知信号ＯＵＴ＿ＮはＬｏｗレベルとなり、緊急停止処理回路３５０は緊急停止処理を実行する。
【００２９】
以上説明したように本実施形態によれば、モニタ用配線４０−１（或いは４０−２）の断線を検知することを通じて監視対象の半導体素子の破壊を直接的に検知することが可能となり、デジタルアンプの駆動を停止するなどの緊急停止処理を半導体素子が実際に破壊された場合にのみ実行することが可能になる。
【００３０】
以上本発明の一実施形態について説明したが、この実施形態に以下に述べる変形を加えても勿論良い。
（１）上述した実施形態では、クロック出力手段の動作電圧と監視手段の動作電圧を異ならせたが、両者の動作電圧を共通にしても勿論良い。
（２）上述した実施形態では、クロック出力手段と監視手段を低電圧素子領域に形成したが、高耐圧素子領域に形成しても勿論良い。このようにクロック出力手段と監視手段とを監視対象の素子と同じチップ領域に形成する場合であっても、クロック出力手段と監視手段の両者を監視対象の素子から離れた位置に形成することが好ましいことは言うまでもない。これら各手段が監視対象の素子の破壊に巻き込まれないようにするためである。
（３）上述した実施形態では、１つの検知回路３１に２系統のモニタ用配線を接続したが、検知回路３１に接続されるモニタ用配線は１系統だけであっても良く、また３系統以上であっても勿論良い。
【符号の説明】
【００３１】
１０…ＰＡＤ領域、２０…高耐圧素子領域、３０…低電圧素子領域、３１…検知回路、４０−１，４０−２…モニタ用配線、３１０Ａ…高耐圧素子回路、３１０Ｂ…低電圧素子回路、３１０Ｃ…レベルシフト回路、３１２Ｎ，３１４Ｎ…Ｎチャネル電界効果トランジスタ、３１６Ｐ，３１８Ｐ，３２０Ｐ…Ｐチャネル電界効果トランジスタ、３２２，３４２…ＡＮＤゲート、３２６，３４８…インバータ、３２４…出力バッファ、３４４，３４６…Ｄ−フリップフロップ、３５０…緊急停止処理回路。
【技術分野】
【０００１】
この発明は、アンプの出力バッファ回路や電源間保護回路を構成する半導体素子の破壊を検知する技術に関する。
【背景技術】
【０００２】
例えば、スピーカなどの負荷を駆動するＤ級アンプの出力バッファ回路において天絡や地絡が発生すると、その出力バッファ回路を構成する出力トランジスタや電源間保護回路を構成するダイオードなどの半導体素子に過電流が流れ、それら半導体素子が破壊される場合がある。このような半導体素子の破壊或いは半導体素子を破壊するような過電流の発生を検知する技術が従来より種々提案されており、その一例としては特許文献１や特許文献２に開示された技術が挙げられる。特許文献１には、監視対象の半導体素子のソース・ドレイン間の電位差を検出して所定の閾値と比較し、前者が後者を上回った場合には何らかの短絡が発生したものとして当該半導体素子をオフにする技術が開示されている。特許文献２には、監視対象の半導体素子の温度を温度検出回路により検出し、当該半導体素子の温度上昇が温度検出回路により検出された場合にはその半導体素子を流れる電流を遮断する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１７１１４０号公報
【特許文献２】特開２００１−１６８２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１や特許文献２に開示された技術では、過電流や異常な発熱など半導体素子の破壊を生じさせ得る事象の発生を検知しているのであって、半導体素子の破壊が実際に生じたことを直接的に検知している訳ではない。このため、半導体素子（或いは当該半導体素子を含むデバイス）の破壊が実際に生じたことを外部のデバイスへ通知することを要求される場合にその要求に応えることができない、といった問題がある。
【０００５】
本発明は上記課題に鑑みて為されたものであり、監視対象の半導体素子の破壊を直接的に検知することを可能にする技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明は、監視対象の半導体素子近傍に敷設されるモニタ用配線と、前記モニタ用配線の一端に接続され、前記モニタ用配線にクロックを出力するクロック出力手段と、前記モニタ配線の他端に接続され前記クロック出力手段により出力されるクロックの伝播を監視する手段であって、前記クロックの伝播が途絶えたことを検出した場合に、前記半導体素子の破壊を通知する破壊検知信号を出力する監視手段と、を有することを特徴とする半導体素子の破壊を検知する検知回路、を提供する。
【０００７】
半導体素子が過電流等によって破壊される場合、異常発熱したり、その周囲を巻き込んで爆発することが一般に知られている。本発明の検知回路のモニタ用配線は、監視対象の半導体素子（例えば、アンプの出力段を構成する出力トランジスタや電源間保護回路を構成するダイオードなど）の近傍に敷設される。このため、当該半導体素子が過電流等によって破壊される場合には、当該半導体素子の異常発熱による溶断、半導体素子の爆発に巻き込まれることによる一部欠損、或いは爆発により飛び散った破片による切断などの種々の原因によって当該モニタ用配線の断線が生じる。モニタ用配線が断線すると、クロック出力手段から出力されるクロックは監視手段まで伝播せず、監視手段は上記破壊検知信号を出力する。このように本発明の検知回路によれば、上記クロックの伝播の有無を通じてモニタ用配線の断線（すなわち、監視対象の半導体素子の破壊）を直接的に検知することが可能となり、監視対象の半導体素子の破壊が実際に生じた場合にのみ、アンプを緊急停止するなどの緊急時の処理を実行することが可能になる。
【０００８】
より好ましい態様においては、前記クロック出力手段と前記監視手段は、前記監視対象の半導体素子とは異なるチップ領域に形成されることを特徴とする。一般に電源間保護回路や出力トランジスタは高耐圧素子領域に形成されることが多く、高耐圧素子領域は半導体チップの外周部に形成され、その内側にはより動作電圧の低い半導体素子からなる低電圧素子領域が形成されることが多い。このため、クロック出力手段および監視手段を低電圧素子領域に形成するようにすれば、これら各手段は監視対象の素子から離れた位置に形成されることとなり、これら各手段が監視対象の半導体素子の破壊に巻き込まれないようにすることが可能になる。なお、上記各手段と監視対象の半導体素子とを同一のチップ領域に形成する場合であっても、これら各手段を監視対象の半導体素子から離れた位置に形成することが好ましいことは言うまでもない。上記各手段が監視対象の半導体素子の破壊に巻き込まれないようにするためである。
【０００９】
さらに好ましい態様においては、前記クロック出力手段と前記監視手段は、動作電圧が異なっていることを特徴とする。例えば、Ｄ級アンプの出力段を構成する出力トランジスタを監視対象とする場合、クロック出力手段の動作電圧を当該出力トランジスタの動作電圧と等しくておけば、ＰＷＭ発振回路により生成したパルスを上記クロックとして用いることが可能になる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態の検知回路３１を含む半導体チップの一例を示す図である。
【図２】同検知回路３１の構成例を示す図である。
【図３】同検知回路３１の各部における信号波形の一例を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照し、この発明の実施形態について説明する。
図１（Ａ）は、本発明の一実施形態の検知回路３１を含む半導体チップの一例を示す図である。この半導体チップは、例えばスピーカなどの負荷を駆動するデジタルアンプであり、図１（Ａ）に示すように、チップの中心から外部に向う方向に、低電圧素子領域３０、高耐圧素子領域２０およびＰＡＤ領域１０を有している。
【００１２】
ＰＡＤ領域１０には、出力ＰＡＤや電源ＰＡＤ、電源間保護回路（何れも図示略）などが形成されている。電源間保護回路とは、例えば上記デジタルアンプに動作電圧を供給するための高電位電源線と低電電位電源線との間に介挿され、低電位電源線から高電位電源線の方向に電流が流れることを規制するダイオードである。高耐圧素子領域２０には、上記デジタルアンプの出力段の役割を果たす出力バッファ回路を構成する出力トランジスタ（図１（Ａ）では、“ＰＭＯＳ”或いは“ＮＭＯＳ”と表記）が形成され、低電圧素子領域３０には、上記ダイオードや出力トランジスタの破壊を検知するための検知回路３１が形成される。図１（Ａ）に示すように、本実施形態では、検知回路３１は、監視対象の半導体素子とは異なるチップ領域に形成されており、この点に本実施形態の特徴の１つがある。本実施形態の検知回路３１は監視対象の半導体素子とは異なるチップ領域に形成されるため、監視対象の出力トランジスタ等から離れた位置に形成されることになる。このため、監視対象の半導体素子の破壊が生じた場合であっても、検知回路３１が監視対象の半導体素子の破壊に巻き込まれて破損することはないのである。
【００１３】
図１（Ａ）に示すように、検知回路３１には、電源間保護回路や出力トランジスタの破壊を検知するための２系統のモニタ用配線４０−１および４０−２が接続される。図１（Ａ）に示すように、モニタ用配線４０−１および４０−２は、ＰＡＤ領域１０と高耐圧素子領域２０の間、および出力トランジスタの周囲に沿って配線されている。つまり、モニタ用配線４０−１および４０−２は監視対象の半導体素子の近傍に敷設されている。このように、モニタ用配線４０−１および４０−２を監視対象の半導体素子の近傍に敷設したのは、電源間保護回路や出力トランジスタの破壊が生じた場合に、その破壊に巻き込まれて断線するようにするためである。例えば、監視対象の半導体素子に過剰に大きい電流が流れ異常発熱すると、その熱によってモニタ用配線４０−１および４０−２は溶断する。また、監視対象の半導体素子が周囲を巻き込んで爆発するといった壊れ方をすると、モニタ用配線４０−１および４０−２はその一部が爆発に巻き込まれて欠損したり、爆発により飛び散った破片等によって切断される。本実施形態ではモニタ用配線４０−１および４０−２を図１（Ａ）に示すように配線する場合について説明するが、その目的（すなわち、監視対象の半導体素子の破壊に巻き込まれて断線すること）を達することができる配線レイアウトであれば、どのようなレイアウトであっても良い。例えば、図１（Ｂ）に示すレイアウトであっても良い。なお、図１（Ａ）および図１（Ｂ）に示すように、ＰＡＤ領域１０と高耐圧素子領域２０との間の領域では監視対象の半導体素子に沿って延在するようにモニタ用配線を配線する一方、高耐圧素子領域２０と低電圧素子領域３０との間の領域ではそのような配線としなかったのは、高耐圧素子領域２０のうちＰＡＤ領域１０に近い部分では外部に出力する電流が集中し易く、半導体素子の破壊が生じ易い一方、低電圧素子領域３０に近い領域ではそのような電流の集中は発生せず、半導体素子の破壊は生じ難いからである。本実施形態の検知回路３１は、モニタ用配線４０−１或いは４０−２の断線を検知することで、監視対象の半導体素子が実際に破壊されたことを直接的に検知するのである。
以下、検知回路３１の構成および動作を中心に説明する。
【００１４】
図２は、検知回路３１の構成例を示す図である。なお、図２では、モニタ用配線４０−１の断線の有無を検知するための構成のみを図示したが、モニタ用配線４０−２についても同様の構成によりその断線を検知することが可能である。図２に示すように、検知回路３１は、高耐圧素子回路３１０Ａと低電圧素子回路３１０Ｂとレベルシフト回路３１０Ｃとを含んでいる。高耐圧素子回路３１０Ａは、出力トランジスタと同じ電源系で動作する回路である。図２に示すように、高耐圧素子回路３１０Ａは、Ｎチャネル電界効果トランジスタ３１２Ｎおよび３１４Ｎと、Ｐチャネル電界効果トランジスタ３１６Ｐ、３１８Ｐおよび３２０Ｐと、ＡＮＤゲート３２２と、出力バッファ３２４と、インバータ３２６と、を含んでいる。
【００１５】
ＡＮＤゲート３２２の一方の入力端子には、上記デジタルアンプを駆動するＰＷＭ発振回路（図示略）により発生させたパルスがクロックＣＬＫ１として与えられ、他方の入力端子にはパワーダウン信号ＰＤＮが与えられる。ここで、パワーダウン信号ＰＤＮとは、上記デジタルアンプの作動および停止に連動した信号であり、デジタルアンプが作動している状態ではパワーダウン信号ＰＤＮはＨｉｇｈレベルとなり、逆にデジタルアンプが停止した状態ではパワーダウン信号ＰＤＮはＬｏｗレベルとなる。ＡＮＤゲート３２２の出力端子にはモニタ用配線４０−１の一端が接続されている。したがって、上記デジタルアンプが作動している状態では、ＡＮＤゲート３２２からモニタ用配線４０−１にクロックＣＬＫ１が送出される。このように、ＡＮＤゲート３２２は、モニタ用配線４０−１に所定のクロック（本実施形態ではクロックＣＬＫ１）を出力するクロック出力手段の役割を果たすのである。
【００１６】
モニタ用配線４０−１の他端は出力バッファ３２４の入力端子に接続されている。このため、デジタルアンプが作動している状態（すなわち、パワーダウン信号ＰＤＮがＨｉｇｈレベルである状態）において、モニタ用配線４０−１が断線していなければ、出力バッファ３２４からはクロックＣＬＫ１が出力される。これに対して、モニタ用配線４０−１が断線していると、出力バッファ３２４の出力信号はＨｉｇｈレベルに貼り付いた状態となる。その理由は以下の通りである。
【００１７】
出力バッファ３２４の入力端子とデジタルアンプに動作電圧を供給するための高電位電源線（図示略）との間には、Ｐチャネル電界効果トランジスタ３２０Ｐおよび３１８Ｐが直列に介挿されている。図２に示すように、Ｐチャネル電界効果トランジスタ３１８ＰはＰチャネル電界効果トランジスタ３１６Ｐとともにカレントミラー回路（以下、第１のカレントミラー回路）を構成する。一方、Ｐチャネル電界効果トランジスタ３２０Ｐのゲートには、インバータ３２６による反転を経たパワーダウン信号ＰＤＮが与えられる。したがって、デジタルアンプが作動している間は、Ｐチャネル電界効果トランジスタ３２０Ｐは常にオン状態に維持される。
【００１８】
Ｐチャネル電界効果トランジスタ３１６ＰとＮチャネル電界効果トランジスタ３１４Ｎは、デジタルアンプに動作電圧を供給するための高電位電源線および低電位電源線の間に直列に介挿されている。図２に示すように、Ｐチャネル電界効果トランジスタ３１６Ｐのゲートは、Ｐチャネル電界効果トランジスタ３１６ＰとＮチャネル電界効果トランジスタ３１４Ｎの各々のドレインの共通接続点に接続されており、同共通接続点にはＰチャネル電界効果トランジスタ３１８Ｐのゲートが接続されている。これにより、Ｐチャネル電界効果トランジスタ３１６Ｐと３１８Ｐによって上記第１のカレントミラー回路が形成される。
【００１９】
図２に示すようにＮチャネル電界効果トランジスタ３１４ＮはＮチャネル電界効果トランジスタ３１２Ｎとともにカレントミラー回路（以下、第２のカレントミラー回路）を形成する。より詳細に説明すると、Ｎチャネル電界効果トランジスタ３１２Ｎのソースは上記低電位電源線に接続されており、同ドレインは参照電流ＩＲＥＦを出力する定電流源（図示略）に接続されている。そして、Ｎチャネル電界効果トランジスタ３１２Ｎのゲートは同ドレインに接続されており、Ｎチャネル電界効果トランジスタ３１４Ｎのゲートも同ドレインに接続されている。このため、上記定電流源の出力する参照電流ＩＲＥＦは上記第２のカレントミラー回路によってＮチャネル電界効果トランジスタ３１４Ｎのドレイン・ソース間電流（すなわち、Ｐチャネル電界効果トランジスタ３１６Ｐのドレイン・ソース間電流）としてコピーされ、参照電流ＩＲＥＦと等しいドレイン・ソース間電流が流れるようにＰチャネル電界効果トランジスタ３１８Ｐのゲート電圧が上記第１のカレントミラー回路によって調整され、Ｐチャネル電界効果トランジスタ３１８Ｐはオン状態になる。前述したように、デジタルアンプが作動している間はＰチャネル電界効果トランジスタ３２０Ｐは常にオン状態となるのであるから、モニタ用配線４０−１が断線した状態では、出力バッファ３２４の入力端子の電位は高電位電源線の電位と略等しくなる。その結果、モニタ用配線４０−１が断線した状態では、出力バッファ３２４の出力信号ＡはＨｉｇｈレベルに貼り付いた状態となるのである。
【００２０】
高耐圧素子回路３１０Ａ（より正確には、同回路の出力バッファ３２４）の出力信号Ａは、レベルシフト回路３１０Ｃによるレベルシフトを経て低電圧素子回路３１０Ｂに与えられる。図２に示すように、低電圧素子回路３１０Ｂは、ＡＮＤゲート３４２と、Ｄ−フリップフロップ（図２では、“ＤＦ”と表記）３４４および３４６と、インバータ３４８と、緊急停止処理回路３５０と、を含んでいる。
【００２１】
ＡＮＤゲート３４２の一方の入力端子にはパワーダウン信号ＰＤＮが与えられ、他方の入力端子には出力バッファ３２４の出力信号Ａがレベルシフト回路３１０Ｃによるレベルシフトを経て与えられる。ＡＮＤゲート３４２の出力端子はＤ−フリップフロップ３４４のリセット端子ｒｎに接続されている。図２に示すように、Ｄ−フリップフロップ３４４のリセット端子ｒｎはローアクティブであり、ＡＮＤゲート３４２の出力信号がＨｉｇｈレベルからＬｏｗレベルに変化したときにＤ−フリップフロップ３４４のリセットが行われる。ＡＮＤゲート３４２の出力信号はパワーダウン信号ＰＤＮと出力バッファ３２４の出力信号Ａの論理積信号であり、デジタルアンプが作動している状態ではパワーダウン信号ＰＤＮは常にＨｉｇｈレベルに維持されるのであるから、この状態ではＡＮＤゲート３４２の出力信号は出力バッファ３２４の出力信号Ａと等しくなる。したがって、デジタルアンプが作動している状態では、出力信号ＡがＨｉｇｈレベルからＬｏｗレベルに切り換るのに同期してＤ−フリップフロップ３４４のリセットが行われる。
【００２２】
Ｄ−フリップフロップ３４４のデータ入力端子ｄは、低電圧素子回路３１０Ｂに動作電圧（デジタルアンプの動作電圧よりも低い電圧）を供給するための高電位電源線に接続されており、同クロック端子ｃにはクロックＣＬＫ１よりも周期の長いクロックＣＬＫ２が入力される。なお、低電圧素子回路３１０Ｂの動作電圧についてはレギュレータ等を用いてデジタルアンプの動作電圧から生成するようにすれば良い。Ｄ−フリップフロップ３４４では、ＡＮＤゲート３４２の出力信号がＨｉｇｈレベルである間、クロックＣＬＫ２が立ち上がる毎に、データ入力端子ｄに入力される信号の信号値を保持し、保持した信号値に応じた出力信号Ｂを出力する処理が行われる。そして、ＡＮＤゲート３４２の出力信号がＨｉｇｈレベルからＬｏｗレベルに変化すると、Ｄ−フリップフロップ３４４は、保持されている信号値をゼロにリセットする。
【００２３】
Ｄ−フリップフロップ３４６のデータ入力端子ｄには、Ｄ−フリップフロップ３４４の出力信号Ｂが与えられ、同クロック端子ｃにはクロックＣＬＫ２が与えられ、同リセット端子ｒｎにはパワーダウン信号ＰＤＮが与えられる。Ｄ−フリップフロップ３４６のリセット端子ｒｎもＤ−フリップフロップ３４４のリセット端子ｒｎと同様にローアクティブである。したがって、Ｄ−フリップフロップ３４６では、パワーダウン信号ＰＤＮがＨｉｇｈレベルからＬｏｗレベルに切り換ったときにリセットが行われ、パワーダウン信号ＰＤＮがＨｉｇｈレベルである間（すなわち、デジタルアンプが作動している間）は、上記リセットは行われず、出力信号Ｂの信号値をクロックＣＬＫ２の立ち上がりに同期させて保持して出力する処理が継続される。図２に示すようにＤ−フリップフロップ３４６の出力信号はインバータ３４８による反転を経て破壊検知信号ＯＵＴ＿Ｎとして緊急停止処理回路３５０に与えられる。
【００２４】
緊急停止処理回路３５０は、破壊検知信号ＯＵＴ＿ＮがＨｉｇｈレベルからＬｏｗレベルに変化したことを契機として、デジタルアンプを緊急停止させるための緊急停止信号（例えば、出力トランジスタ等を強制的にオフにする信号）を出力し、さらに監視対象の半導体素子の破壊が生じた旨を報知する緊急停止処理を行う。つまり、本実施形態では、破壊検知信号ＯＵＴ＿Ｎの信号レベルがＨｉｇｈレベルからＬｏｗレベルに変化したことが監視対象の半導体素子の破壊を意味し、低電圧素子回路３１０Ｂから緊急停止処理回路３５０を除いた部分は、クロック出力手段によりモニタ用配線４０−１に出力されるクロックの伝播を監視し、当該クロックの伝播が途絶えたことを検出した場合に、監視対象の半導体素子の破壊を通知する旨の破壊検知信号を出力する監視手段の役割を果たすのである。
以上が検知回路３１の構成である。
【００２５】
次いで、検知回路３１の動作を図３を参照しつつ説明する。図３は、検知回路３１の各部における信号波形の一例を示す図である。より詳細に説明すると、図３（Ａ）は、モニタ用配線４０−１の断線が生じていない場合（すなわち、監視対象の半導体素子の破壊が生じていない場合）の検知回路３１の各部における信号波形の一例を示す図であり、図３（Ｂ）はモニタ用配線４０−１が断線している場合（すなわち、監視対象の素子の破壊が生じた場合）の検知回路３１の各部における信号波形の一例を示す図である。なお、図３（Ａ）および（Ｂ）の何れにおいても図示が省略されているがパワーダウン信号ＰＤＮはＨｉｇｈレベルに維持されている。
【００２６】
モニタ用配線４０−１が断線していない状況下では、図３（Ａ）に示すように、このモニタ用配線４０−１を介してＡＮＤゲート３２２から出力バッファ３２４にクロックＣＬＫ１が与えられ、このクロックＣＬＫ１そのものが出力信号Ａとして出力バッファ３２４から出力される。一方、低電圧素子回路３１０Ｂでは、パワーダウン信号ＰＤＮがＨｉｇｈレベルである場合には出力信号ＡがＤ−フリップフロップ３４４のリセット端子に与えられる。モニタ用配線４０−１が断線していない状況下では、図３（Ａ）に示すように、出力信号ＡはクロックＣＬＫ１に等しく、周期的にＨｉｇｈレベルとＬｏｗレベルとが切り換る。出力信号Ａの信号レベルがＨｉｇｈレベルである間は、Ｄ−フリップフロップ３４４においてはクロックＣＬＫ２が立ち上がる毎に、データ入力端子に入力される信号の信号値を保持して出力する処理が行われ、出力信号Ａの信号レベルがＨｉｇｈレベルからＬｏｗレベルに切り換るときに、Ｄ−フリップフロップ３４４のリセットが行われる。
【００２７】
その結果、Ｄ−フリップフロップ３４４の出力信号Ｂは、図３（Ａ）に示すように、クロックＣＬＫ１がＨｉｇｈレベルとなっている期間においてクロックＣＬＫ２の立ち上がりに同期して立ち上がり、出力信号Ａ（クロックＣＬＫ１）がＨｉｇｈレベルからＬｏｗレベルに切り換るのに同期して立ち下がる。前述したように、クロックＣＬＫ２はクロックＣＬＫ１に比較して周期が長いため、次にクロックＣＬＫ２が立ち上がる時点では、出力信号Ｂは必ずＬｏｗレベルとなっている。このためモニタ用配線４０−１に断線が生じていない状況下ではＤ−フリップフロップ３４６においてＨｉｇｈレベルの信号値が保持されることはない。つまり、モニタ用配線４０−１に断線が生じていない状況下ではＤ−フリップフロップ３４６の出力信号がＨｉｇｈレベルになることはなく、破壊検知信号ＯＵＴ＿ＮがＬｏｗレベルになることもない。したがって、モニタ用配線４０−１が断線していない状況下では、緊急停止処理回路３５０によって緊急停止処理が実行されることはない。
【００２８】
これに対して、監視対象の半導体素子の破壊が生じ、その破壊に巻き込まれてモニタ用配線４０−１が断線すると、出力バッファ３２４の出力信号ＡはＨｉｇｈレベルに貼り付いた状態となる。この状態ではＤ−フリップフロップ３４４のリセットが行われることはない。Ｄ−フリップフロップ３４４のリセットが行われないため、破壊の発生後、最初のクロックＣＬＫ２の立ち上がり時点で保持された信号値が保持され続けることとなる。その結果、クロックＣＬＫ２が次に立ち上がる時点ではＤ−フリップフロップ３４４の出力信号ＢはＨｉｇｈレベルになっており、Ｄ−フリップフロップ３４６の出力信号もＨｉｇｈレベルとなる。その結果、破壊検知信号ＯＵＴ＿ＮはＬｏｗレベルとなり、緊急停止処理回路３５０は緊急停止処理を実行する。
【００２９】
以上説明したように本実施形態によれば、モニタ用配線４０−１（或いは４０−２）の断線を検知することを通じて監視対象の半導体素子の破壊を直接的に検知することが可能となり、デジタルアンプの駆動を停止するなどの緊急停止処理を半導体素子が実際に破壊された場合にのみ実行することが可能になる。
【００３０】
以上本発明の一実施形態について説明したが、この実施形態に以下に述べる変形を加えても勿論良い。
（１）上述した実施形態では、クロック出力手段の動作電圧と監視手段の動作電圧を異ならせたが、両者の動作電圧を共通にしても勿論良い。
（２）上述した実施形態では、クロック出力手段と監視手段を低電圧素子領域に形成したが、高耐圧素子領域に形成しても勿論良い。このようにクロック出力手段と監視手段とを監視対象の素子と同じチップ領域に形成する場合であっても、クロック出力手段と監視手段の両者を監視対象の素子から離れた位置に形成することが好ましいことは言うまでもない。これら各手段が監視対象の素子の破壊に巻き込まれないようにするためである。
（３）上述した実施形態では、１つの検知回路３１に２系統のモニタ用配線を接続したが、検知回路３１に接続されるモニタ用配線は１系統だけであっても良く、また３系統以上であっても勿論良い。
【符号の説明】
【００３１】
１０…ＰＡＤ領域、２０…高耐圧素子領域、３０…低電圧素子領域、３１…検知回路、４０−１，４０−２…モニタ用配線、３１０Ａ…高耐圧素子回路、３１０Ｂ…低電圧素子回路、３１０Ｃ…レベルシフト回路、３１２Ｎ，３１４Ｎ…Ｎチャネル電界効果トランジスタ、３１６Ｐ，３１８Ｐ，３２０Ｐ…Ｐチャネル電界効果トランジスタ、３２２，３４２…ＡＮＤゲート、３２６，３４８…インバータ、３２４…出力バッファ、３４４，３４６…Ｄ−フリップフロップ、３５０…緊急停止処理回路。
【特許請求の範囲】
【請求項１】
監視対象の半導体素子の近傍に敷設されるモニタ用配線と、
前記モニタ用配線の一端に接続され、前記モニタ用配線にクロックを出力するクロック出力手段と、
前記モニタ配線の他端に接続され前記クロック出力手段により出力されるクロックの伝播を監視する手段であって、前記クロックの伝播が途絶えたことを検出した場合に、前記半導体素子の破壊を通知する旨の破壊検知信号を出力する監視手段と、
を有することを特徴とする検知回路。
【請求項２】
前記クロック出力手段と前記監視手段は、前記監視対象の半導体素子とは異なるチップ領域に形成されることを特徴とする請求項１に記載の検知回路。
【請求項３】
前記クロック出力手段と前記監視手段は、動作電圧が異なっていることを特徴とする請求項１または２に記載の検知回路。
【請求項１】
監視対象の半導体素子の近傍に敷設されるモニタ用配線と、
前記モニタ用配線の一端に接続され、前記モニタ用配線にクロックを出力するクロック出力手段と、
前記モニタ配線の他端に接続され前記クロック出力手段により出力されるクロックの伝播を監視する手段であって、前記クロックの伝播が途絶えたことを検出した場合に、前記半導体素子の破壊を通知する旨の破壊検知信号を出力する監視手段と、
を有することを特徴とする検知回路。
【請求項２】
前記クロック出力手段と前記監視手段は、前記監視対象の半導体素子とは異なるチップ領域に形成されることを特徴とする請求項１に記載の検知回路。
【請求項３】
前記クロック出力手段と前記監視手段は、動作電圧が異なっていることを特徴とする請求項１または２に記載の検知回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−２３１２２４（Ｐ２０１２−２３１２２４Ａ）
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願番号】特願２０１１−９７０５９（Ｐ２０１１−９７０５９）
【出願日】平成２３年４月２５日（２０１１．４．２５）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願日】平成２３年４月２５日（２０１１．４．２５）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
[ Back to top ]