半導体集積回路 | 保護、誤動作 | 利用する効果 | ダイオード順方向特性

1 - 20 / 684

【課題】半導体層を用いた素子を配線層間に形成し、かつ、ゲート電極の材料を、配線の材料以外の導電体にする。
【解決手段】第１配線層１５０の表層には、第１配線２１０が埋め込まれている。第１配線２１０上には、ゲート電極２１８が形成されている。ゲート電極２１８は、第１配線２１０に接続している。ゲート電極２１８は、第１配線２１０とは別工程で形成されている。このため、ゲート電極２１８を第１配線２１０とは別の材料で形成することができる。そしてゲート電極２１８上には、ゲート絶縁膜２１９及び半導体層２２０が形成されている。

【課題】異なる電源系統を含む半導体装置において、静電気による破壊から出力回路を保護する保護素子を備えた半導体装置の提供。
【解決手段】半導体装置は、第１の電源電圧と第１の接地電圧からなる第１の電源系統と、第２の電源電圧と第２の接地電圧からなる第２の電源系統と、第２の電源系統から電源供給を受ける出力回路と、第１の電源系統から電源供給を受け、出力回路を駆動する信号を出力する第１の駆動回路と、第１の接地電圧と第２の接地電圧との間に接続された第１の保護回路と、一端が、出力回路の出力ノードに接続され、他の一端が、第１の接地電圧に接続されている第１の保護素子と、を備えている。

【課題】ＰＮ接合容量が小さい保護ダイオード及びこれを備えた半導体装置を提供する。
【解決手段】
第１領域と当該第１領域を囲う第２領域と当該第２領域を囲う第３領域とを備える半導体基板と、当該第２領域と当該第３領域との間に設けられた第１絶縁層と、当該第３領域に設けられた第１導電型半導体と、当該第２領域に設けられた第２導電型半導体と、当該第１領域に設けられた容量緩和層と、を備えている保護ダイオード。当該保護ダイオードと、これに接続された第１のパッドと、当該容量緩和層を有しない構造の保護ダイオードと、これに接続された第２のパッドと、を備えている半導体装置。

【課題】ダイオード等の保護素子の外付けによる部品点数の増加及び占有面積の増大を抑えた、双方向に高いアバランシュエネルギー耐量を有する窒化物半導体装置を提供する。
【解決手段】半導体基板１０は、第１のｎ型領域１２Ａ、第２のｎ型領域１２Ｂとともにトランジスタ１１を構成する。半導体基板１０の裏面には、裏面電極１３が接合され、また、半導体基板１０の上には、ＨＦＥＴ２１が形成されている。ＨＦＥＴ２１は、ＡｌＧａＮ層２３Ａ及びＧａＮ層２３Ｂを備える半導体層積層体２３と、第１のオーミック電極２４Ａ、第２のオーミック電極２４Ｂ、第１のゲート電極２５Ａ、第２のゲート電極２５Ｂにより構成されている。第１のオーミック電極２４Ａと第１のｎ型領域１２Ａ、第２のオーミック電極２４Ｂと第２のｎ型領域１２Ｂはそれぞれ電気的に接続されている。

【課題】 寄生バイポーラの生成を抑制しつつ、開発遅延を効果的に防止できるＥＳＤ保護検証装置を提供する。
【解決手段】 回路図データを受け付ける回路図データ取得手段１１ａと、回路図データから外部端子を抽出する外部端子抽出手段１１ｂと、回路図データからＥＳＤ保護素子を抽出するＥＳＤ保護素子抽出手段１１ｃと、寄生バイポーラの発生する可能性のある２つの素子間の関係を規定した第１判定条件に基づき、第１判定条件を満たすＥＳＤ保護素子を対象素子として設定する第１判定手段１１ｄと、配置配線処理において、寄生バイポーラの発生しないように設定されたレイアウト条件を満たすように対象素子の配置処理を実行して、レイアウトデータを作成するレイアウト作成手段１１ｅと、レイアウトデータを出力するレイアウトデータ出力手段１１ｆと、を備える。

【課題】ＧａＮ系トランジスタを簡便な構造で適切に保護することができる半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極１１０ｇと保護ダイオード用電極１１５ｐとが互いに接続されている。絶縁膜１１３は、所定値以上の電圧がゲート電極１１０ｇに印加された場合にリーク電流を保護ダイオード用電極１１５ｐと電子走行層１０４及び電子供給層１０３との間に流し、所定値は、ＨＥＭＴがオン動作する電圧より高く、ゲート絶縁膜１０９ｇの耐圧よりも低い。

【課題】精度良く形成されたフィンを有しつつ、十分な特性を有するＥＳＤ保護素子を形成することができる半導体装置を提供する。
【解決手段】実施形態にかかる半導体装置は、制御整流素子を有し、このシリコン制御整流素子は、半導体基板と、第１のウェル領域と、第２のウェル領域と、複数のフィン領域とを有する。第１のウェル領域は半導体基板の最外周に位置する。さらに、ウェルコンタクト領域よりも外周に位置し、第１の導電型の不純物拡散層領域を有し、且つ、電気的に浮遊状態にある最外周フィン領域を有する。

【課題】占有面積が小さく、冗長性があり、かつリーク電流の小さい保護回路を提供する。
【解決手段】保護回路は、複数の非線形素子が重畳するように積層され、かつ該非線形素子が電気的に直列接続されている構成であり、該保護回路に含まれる少なくとも一つの非線形素子は、チャネル形成領域に酸化物半導体を用いたトランジスタをダイオード接続した素子であり、他の非線形素子は、チャネル形成領域にシリコンを用いたトランジスタをダイオード接続した素子、または、接合領域にシリコンを用いたダイオードとする。

【課題】電源端子または接地端子の接続不良を容易に検出する。
【解決手段】半導体装置の電源端子ＴＣと第１の入出力端子Ｔ１との間には、電源端子ＴＣがカソード側となり、第１の入出力端子Ｔ１がアノード側となるようにダイオードＤ１１が設けられる。判定部１０Ａは、電源電圧Ｖｃｃに等しいハイレベルの信号が第１の入出力端子Ｔ１に入力されたとき、電源端子ＴＣの電圧が第１の入出力端子Ｔ１の電圧よりも低いか否かを判定する。

【課題】配線層中の配線をゲート電極として使用し、かつ拡散防止膜と同一層にゲート絶縁膜を有している半導体素子を有する半導体装置において、拡散防止膜の機能を損なうことなく、半導体素子のオン抵抗を低くする。
【解決手段】第１配線層１５０を構成する絶縁層の表層には、第１配線１５４及びゲート電極２１０が埋め込まれている。第１配線層１５０と第２配線層１７０の間には、拡散防止膜１６０が形成されている。ゲート絶縁膜２３０は、拡散防止膜１６０のうちゲート電極２１０と重なる領域及びその周囲の上面に凹部を形成し、この部分を薄くすることにより、形成されている。

【課題】ＥＳＤ耐量を向上させたＬＤＭＯＳＦＥＴを備える半導体装置を提供する。
【解決手段】半導体層２００よりも高濃度のＰ型の押込拡散領域４４０は、半導体層２００の表層から底面まで設けられている。押込拡散領域４４０よりも低濃度のＰ型の第１ウェル領域３００は、半導体層２００に、平面視で一部が押込拡散領域４４０と重なるように設けられている。Ｎ型のドレインオフセット領域５４０は、半導体層２００に、平面視で第１ウェル領域３００と接するように設けられている。ドレインオフセット領域５４０よりも高濃度のＮ＋型のドレイン領域５２０は、ドレインオフセット領域５４０内に設けられている。ドレインオフセット領域５４０よりも高濃度のＮ型の第２ウェル領域５６０は、半導体層２００のうち、ドレインオフセット領域５４０の下に位置して、平面視でドレイン領域５２０と重なる領域に設けられている。

【課題】 本発明は、過電圧による破壊の回避手段をもつ半導体集積回路に関し、通常動作に悪影響を与えるのを避けつつ過電圧印加に対する保護を図る。
【解決手段】 第１の端子と入力部が接続している入力回路と、入力回路の出力部と接続する第１の手段と、入力回路と第２の端子との間に接続する第１のスイッチとをもち、上記第１のスイッチは、通常状態では入力回路と第２の端子との接続を維持し、過電圧の入力を検知すると接続を解除し、上記第１の手段は、第１の端子に過電圧が印加されると出力部の電位を上昇させ、入力部との電位差を小さくして入力回路の破壊を防止する。

【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かす
には、適切な構成を備えた保護回路等が必要となる。
【解決手段】ゲート電極１０１を被覆するゲート絶縁層１０２と、ゲート絶縁層１０２上
においてゲート電極１０１と重畳する第１酸化物半導体層１０３と、第１酸化物半導体層
１０３上においてゲート電極と端部が重畳し、導電層１０５ａと第２酸化物半導体層１０
４ａが積層された一対の第１配線層３８及び第２配線層３９とを有する非線形素子１７０
ａを用いて保護回路を構成する。ゲート絶縁層１０２上において物性の異なる酸化物半導
体層同士の接合を形成することで、ショットキー接合に比べて安定動作をさせることが可
能となり、接合リークが低減し、非線形素子１７０ａの特性を向上させることができる。

【課題】従来の入出力セルよりも回路面積の大きな入出力セルを面積効率良く配置する。
【解決手段】半導体装置において、複数の第１バッファセル３１〜３４は、基板の一辺に沿って１列に設けられる。複数の第２バッファセル２１，２２は、複数の第１バッファセルよりも基板の中央寄りの位置に、複数の第１バッファセルの配列方向に沿って１列に設けられる。複数の第１パッド８１〜８８は、複数の第１バッファセルの上部に上記配列方向に沿って１列に設けられる。複数の第２パッド６１〜６６は、複数の第１パッドよりも基板の中央寄りの位置に、上記配列方向に沿って１列に設けられる。複数の第２パッド６１〜６６は、各々が、複数の第１バッファセルのいずれか１つと個別に接続される複数の第３のパッド６１，６３，６５，６６と、各々が、複数の第２バッファセルのいずれか１つと個別に接続される複数の第４パッド６２，６４とを含む。

【課題】監視対象の素子の破壊を直接的に検知することを可能にする。
【解決手段】監視対象の半導体素子近傍にモニタ用配線を敷設する一方、所定のクロックを出力するクロック出力手段を当該モニタ用配線の一端に接続し、同モニタ用配線の他端に監視手段を接続する。そして、クロック出力手段からモニタ用配線へ出力されるクロックを伝播を監視手段に監視させ、クロックの伝播が途絶えたことを検出した場合に、監視対象の半導体素子の破壊が生じた旨を通知する破壊通知信号を出力させる。

【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置１は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１を有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ３および第３ノードＮ４を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第２ノードＮ３および第３ノードＮ４から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。

【課題】耐久性が高い半導体装置及びＤＣ−ＤＣコンバータを提供する。
【解決手段】実施形態に係る半導体装置は、高電位側電源電位に接続するための第１の配線と、前記高電位側電源電位に接続するための、前記第１の配線とは別の第２の配線と、前記第１の配線に一端が接続され、他端が出力端子に接続されるスイッチングトランジスタと、前記高電位側電源電位と前記低電位側電源電位との間で前記スイッチングトランジスタと並列に接続される保護素子とを備える。前記保護素子は、前記第１の配線に接続される、第１のｐ形半導体領域と、前記第２の配線に接続される、前記第１のｐ形半導体領域に接したｎ形半導体領域と、前記ｎ形半導体領域に接し、前記第１のｐ形半導体領域から離隔し、前記低電位側電源電位に接続するための配線に接続される第２のｐ形半導体領域と、を有する。

【課題】ゲート電流を抑制し且つ高速動作が可能なスイッチング回路を提供する。
【解決手段】窒化物半導体層の主面上に、第１の主電極Ｄｓｗと第２の主電極Ｓｓｗの間に配置された制御電極Ｇｓｗを有するスイッチング素子Ｔｓｗと、スイッチング素子Ｔｓｗの第１の主電極Ｄｓｗにアノード端子が接続された第１の整流素子Ｄ１、第１の整流素子Ｄ１のカソード端子に第１の主電極ＤＤ１が接続され、スイッチング素子Ｔｓｗの制御電極Ｇｓｗに第２の主電極ＳＤ１が接続された第１の駆動素子ＴＤ１、スイッチング素子Ｔｓｗの制御電極Ｇｓｗに第１の主電極ＤＤ２が接続され、スイッチング素子の第２の主電極Ｓｓｗに第２の主電極ＳＤ２が接続された第２の駆動素子ＴＤ２、及び、第１の駆動素子ＴＤ１の制御電極ＧＤ１と第２の駆動素子ＴＤ２の制御電極ＧＤ２にそれぞれ入力される制御信号を受信する入力端子ＩＮ＿Ｈ，ＩＮ＿Ｌを有する駆動回路１０とを備える。

【課題】半導体装置の定格温度（−５０℃〜＋１５０℃）において高精度の温度検出を行うことのできる半導体装置を提供すること。
【解決手段】ｎ型基板１の第１主面に、ｐ型ベース領域３と該ベース領域３表面層のｎ型エミッタ領域４と、前記基板１からなるｎ型ドリフト層１表面と前記エミッタ領域４表面とに挟まれるｐ型ベース領域３表面上にゲート酸化膜７を介して設けられるゲート電極８と、前記エミッタ領域４表面と前記ベース領域３表面に共通に接触するエミッタ電極６と、第２主面のｐ型コレクタ層２とを有するＩＧＢＴと、該ＩＧＢＴに離間して第１主面に形成されるｎ型ウェル領域１５表面層にｎ型カソード領域１１とｐ型アノード領域１２を有する温度センサダイオードを備え、前記ｎ型ウェル領域１５がｐ型ウェル領域１６の表面層に形成され、前記温度センサダイオードのライフタイムが１μｓ以下に設定されている半導体装置とする。

【課題】半導体装置内に保護ダイオードをレイアウトする。
【解決手段】半導体装置は、電界効果トランジスタ１１と、電界効果トランジスタ１１の形成領域３０に隣接するダイオード形成領域１２とを備え、ダイオード形成領域１２はトランジスタの形成領域３０と半導体基板上で絶縁され、ダイオード形成領域１２内において、電界効果トランジスタ１１のゲート電極１がバス配線７を介して半導体基板とショットキー接合とオーミック接合のいずれか又は両方の接合をする第１のダイオード電極２０と、電界効果トランジスタ１１のソース電極２がパッド５を介して半導体基板とオーミック接合とショットキー接合のいずれか又は両方の接合をする第２のダイオード電極２１とを備えることによってゲート電極１とソース電極２間にダイオードが形成されたことを特徴とする。

1 - 20 / 684