チャージポンプ及びこれを用いた電源装置
【課題】プリント配線基板上の実装面積削減やコスト削減を実現することのできるチャージポンプを提供する。
【解決手段】チャージポンプ１００は、フライングキャパシタ１２０の充放電用スイッチとして、半導体装置１１０に集積化されたフローティングＮＭＯＳＦＥＴ１１１及び１１２のボディダイオード１１１ｄ及び１１２ｄを用いる。
【解決手段】チャージポンプ１００は、フライングキャパシタ１２０の充放電用スイッチとして、半導体装置１１０に集積化されたフローティングＮＭＯＳＦＥＴ１１１及び１１２のボディダイオード１１１ｄ及び１１２ｄを用いる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ及びこれを用いた電源装置に関するものである。
【背景技術】
【０００２】
入力電圧を正昇圧ないしは負昇圧（反転出力を含む）して出力電圧を生成するチャージポンプは、それほど高い電流供給能力を必要とされないアプリケーションの電源として、広く一般に用いられている。また、チャージポンプは、スイッチングレギュレータと組み合わせて使用されることが多い。
【０００３】
図９は、電源装置の一従来例を示す図である。本従来例の電源装置において、正チャージポンプＣＰＰと負チャージポンプＣＰＮは、いずれも昇圧型スイッチングレギュレータを形成するＩＣの外部回路として構成されていた。
【０００４】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０５−２４４７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来例の電源装置では、正チャージポンプＣＰＰと負チャージポンプＣＰＮをＩＣの外部回路として形成するために、多くのディスクリート部品が必要となるので、プリント配線基板の面積増大やコストアップなどが問題となっていた。
【０００７】
なお、ダイオードをＩＣ内部に集積化する場合、一般にはＰＭＯＳＦＥＴ［P channel type metal oxide semiconductor field effect transistor］のボディダイオードＺ１が用いられる（図１０を参照）。
【０００８】
しかしながら、チャージポンプに含まれるダイオード（キャパシタ充放電用スイッチ）として、ＰＭＯＳＦＥＴのボディダイオードＺ１を用いた場合には、このボディダイオードＺ１がオンする際に、ＰＭＯＳＦＥＴに寄生するＰＮＰ型バイポーラトランジスタＺ２を介する経路で、ＰＭＯＳＦＥＴのドレインから半導体基板に向けた電流が流れるので、この電流が損失となってしまう。
【０００９】
特に、チャージポンプに含まれるダイオードとキャパシタの双方をＩＣ内部に集積化する場合には、キャパシタの容量値が非常に小さくなるので（例えば数ｐＦ）、チャージポンプの電流供給能力が非常に小さくなる。そのため、ＰＭＯＳＦＥＴのドレインから半導体基板側に電流が逃げるような従来構成では、チャージポンプによる昇圧動作に支障を来たすおそれがあった。
【００１０】
また、負チャージポンプＣＰＮに含まれるダイオードとして、ＰＭＯＳＦＥＴのボディダイオードＺ１を用いるためには、半導体基板に負電圧を印加しておかなければならず、取り扱いが困難であった。
【００１１】
本発明は、本願の発明者らにより見出された上記の問題点に鑑み、プリント配線基板上の実装面積削減やコスト削減を実現することのできるチャージポンプ、及び、これを用いた電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明に係るチャージポンプは、フライングキャパシタの充放電用スイッチとして、半導体装置に集積化されたフローティングＮＭＯＳＦＥＴのボディダイオードを用いる構成（第１の構成）とされている。
【００１３】
なお、上記第１の構成から成るチャージポンプにおいて、前記フローティングＮＭＯＳＦＥＴは、ｐ型半導体基板と、前記ｐ型半導体基板上に形成されたｎ型ウェルと、前記ｎ型ウェル内に形成されたｐ型ウェルと、前記ｐ型ウェル内に形成されたｎ型ソース領域及びｎ型ドレイン領域と、前記ｎ型ソース領域と前記ｎ型ドレイン領域との間に挟まれたチャネル領域上に形成されたゲート電極と、を有する構成（第２の構成）にするとよい。
【００１４】
また、上記第２の構成から成るチャージポンプにおいて、前記ｐ型ウェルは、前記ｎ型ウェルによって前記ｐ型半導体基板から電気的に絶縁されている構成（第３の構成）にするとよい。
【００１５】
また、上記第３の構成から成るチャージポンプにおいて、前記ｐ型半導体基板は、接地端に接続されている構成（第４の構成）にするとよい。
【００１６】
また、上記第４の構成から成るチャージポンプにおいて、前記ｎ型ウェルは、前記ｐ型半導体基板内に埋込形成されたｎ型埋込絶縁層と、前記ｎ型埋込絶縁層を取り囲むように前記ｐ型半導体基板の表層まで積層形成されたｎ型エピタキシャル絶縁層と、を含む構成（第５の構成）にするとよい。
【００１７】
また、上記第５の構成から成るチャージポンプにおいて、前記フローティングＮＭＯＳＦＥＴは、前記ｐ型ウェルと前記ｎ型埋込絶縁層との間に形成されたｐ型低絶縁層を有する構成（第６の構成）にするとよい。
【００１８】
また、上記第２〜第６いずれかの構成から成るチャージポンプは、前記フライングキャパシタを充放電させて入力電圧よりも高い正の出力電圧を生成する構成（第７の構成）にするとよい。
【００１９】
また、上記第７の構成から成るチャージポンプにおいては、前記ｎ型ウェル、前記ｐ型ウェル、前記ｎ型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、かつ、前記ｎ型ドレイン領域が前記ボディダイオードのカソードとなる構成（第８の構成）にするとよい。
【００２０】
また、上記第２〜第６いずれかの構成から成るチャージポンプは、前記フライングキャパシタを充放電させて入力電圧から負の出力電圧を生成する構成（第９の構成）にするとよい。
【００２１】
また、上記第９の構成から成るチャージポンプにおいては、前記ｐ型ウェル、前記ｎ型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、前記ｎ型ドレイン領域が前記ボディダイオードのカソードとなり、前記ｎ型ウェルが接地端に接続されている構成（第１０の構成）にするとよい。
【００２２】
また、上記第９の構成から成るチャージポンプにおいては、前記ｐ型ウェルが前記ボディダイオードのアノードとなり、前記ｎ型ソース領域、前記ｎ型ドレイン領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのカソードとなり、前記ｎ型ウェルが接地端に接続されている構成（第１１の構成）にするとよい。
【００２３】
また、上記第９〜第１１いずれかの構成から成るチャージポンプは、前記出力電圧の印加端と接地端との間に接続される静電保護素子として、前記半導体装置に集積化されたフローティングＮＭＯＳＦＥＴのボディダイオードを用いる構成（第１２の構成）にするとよい。
【００２４】
また、上記第１〜第１２いずれかの構成から成るチャージポンプにおいて、前記フライングキャパシタは前記半導体装置に外部接続された構成（第１３の構成）にするとよい。
【００２５】
また、上記第１〜第１２いずれかの構成から成るチャージポンプにおいて、前記フライングキャパシタは、前記半導体装置に集積化された構成（第１４の構成）にするとよい。
【００２６】
また、本発明に係る電源装置は、上記第１〜第１４いずれの構成から成るチャージポンプを有する構成（第１５の構成）とされている。
【発明の効果】
【００２７】
本発明によれば、プリント配線基板上の実装面積削減やコスト削減を実現することのできるチャージポンプ、及び、これを用いた電源装置を提供することが可能となる。
【図面の簡単な説明】
【００２８】
【図１】正チャージポンプの一構成例を示す図
【図２】フローティングＮＭＯＳＦＥＴ１１１の縦断面図
【図３】負チャージポンプの第１構成例を示す図
【図４】フローティングＮＭＯＳＦＥＴ２１１の縦断面図
【図５】負チャージポンプの第２構成例を示す図
【図６】フローティングＮＭＯＳＦＥＴ３１１の縦断面図
【図７】電源装置の一構成例を示す図
【図８】正チャージポンプ１３の一構成例を示す図
【図９】電源装置の一従来例を示す図
【図１０】ＰＭＯＳＦＥＴの縦断面図
【発明を実施するための形態】
【００２９】
＜正チャージポンプ＞
図１は、正チャージポンプの一構成例を示す図である。本構成例の正チャージポンプ１００は、半導体装置１１０と、フライングキャパシタ１２０と、出力キャパシタ１３０とを有する。
【００３０】
半導体装置１１０には、フローティングＮＭＯＳＦＥＴ［N channel type MOSFET］１１１及び１１２が集積化されている。フローティングＮＭＯＳＦＥＴ１１１及び１１２のソース・ドレイン間には、それぞれ、ボディダイオード１１１ｄ及び１１２ｄが付随している。本構成例の正チャージポンプ１００は、フライングキャパシタ１２０の充放電用スイッチとして、これらのボディダイオード１１１ｄ及び１１２ｄを用いる点に特徴を有している。フローティングＮＭＯＳＦＥＴ１１１及び１１２のデバイス構造については後ほど詳細に説明する。
【００３１】
ボディダイオード１１１ｄのアノードは、入力電圧ＩＮの印加端に接続されている。ボディダイオード１１１ｄのカソードは、フライングキャパシタ１２０の第１端に接続されている。フライングキャパシタ１２０の第２端は、スイッチ電圧ＳＷ（入力電圧ＩＮと接地電圧ＧＮＤとの間でパルス駆動される矩形波電圧）の印加端に接続されている。ボディダイオード１１２ｄのアノードは、フライングキャパシタ１２０の第１端に接続されている。ボディダイオード１１２ｄのカソードは、出力電圧ＯＵＴの印加端と出力キャパシタ１３０の第１端に接続されている。出力キャパシタ１３０の第２端は、接地端に接続されている。
【００３２】
上記構成例の正チャージポンプ１００において、スイッチ電圧ＳＷがローレベル（ＧＮＤ）であるときには、ボディダイオード１１１ｄが順バイアス状態となり、ボディダイオード１１２ｄが逆バイアス状態となる。従って、入力電圧ＩＮの印加端からボディダイオード１１１ｄ及びフライングキャパシタ１２０を介してスイッチ電圧ＳＷ（ＧＮＤ）の印加端に至る経路を流れる電流により、フライングキャパシタ１２０の充電が行われる。このとき、フライングキャパシタ１２０の第１端に現れる電圧Ｖ１は、ほぼ入力電圧ＩＮとなる。
【００３３】
その後、スイッチ電圧ＳＷがローレベル（ＧＮＤ）からハイレベル（ＩＮ）に上昇すると、フライングキャパシタ１２０に蓄えられている電荷の保存則により、電圧Ｖ１にもスイッチ電圧ＳＷの上昇（ＧＮＤ→ＩＮ）に相当する上昇（ＩＮ→２×ＩＮ）が生じる。このとき、ボディダイオード１１１ｄが逆バイアス状態となり、ボディダイオード１１２ｄが順バイアス状態となる。従って、電圧Ｖ１の印加端からボディダイオード１１２ｄ及び出力キャパシタ１３０を介して接地端に至る経路を流れる電流により、出力キャパシタ１３０の充電が行われる。このとき、出力キャパシタ１３０の第１端に現れる出力電圧ＯＵＴは、ほぼ電圧Ｖ１（＝２×ＩＮ）となる。
【００３４】
従って、本構成例の正チャージポンプ１００では、スイッチ電圧ＳＷを用いてフライングキャパシタ１２０を充放電させることにより、入力電圧ＩＮよりも高い正の出力電圧ＯＵＴ（＝２×ＩＮ）を生成することができる。
【００３５】
図２は、フローティングＮＭＯＳＦＥＴ１１１の縦断面図である。なお、フローティングＮＭＯＳＦＥＴ１１１及び１１２は、いずれも同一のデバイス構造を有するので、ここではフローティングＮＭＯＳＦＥＴ１１１のみを例に挙げて説明を行う。
【００３６】
フローティングＮＭＯＳＦＥＴ１１１は、ｐ型半導体基板Ａ１と、ｎ型埋込絶縁層Ａ２と、ｎ型エピタキシャル絶縁層Ａ３と、ｐ型低絶縁層Ａ４と、ｐ型ウェルＡ５と、ｎ型ソース領域Ａ６と、ｎ型ドレイン領域Ａ７と、ゲート電極Ａ８と、コンタクト領域Ａ９〜Ａ１１と、を含む。
【００３７】
ｐ型半導体基板Ａ１は、半導体装置１１０の回路素子を集積化するための母材である。
【００３８】
ｎ型埋込絶縁層Ａ２は、ｐ型半導体基板Ａ１内に埋込形成されたｎ型不純物層（いわゆるＢ／Ｌ［buried layer］層）である。
【００３９】
ｎ型エピタキシャル絶縁層Ａ３は、ｎ型埋込絶縁層Ａ２を取り囲むようにｐ型半導体基板Ａ１の表層まで積層形成されたｎ型不純物層である。
【００４０】
すなわち、フローティングＮＭＯＳＦＥＴ１１１では、ｎ型埋込絶縁層Ａ２とｎ型エピタキシャル絶縁層Ａ３によって、ｐ型半導体基板Ａ１上にｎ型ウェル（Ａ２＋Ａ３）が形成されている。
【００４１】
ｐ型低絶縁層Ａ４は、ｐ型ウェルＡ５とｎ型埋込絶縁層Ａ２との間に形成されたｐ型不純物層（いわゆるＬ／Ｉ［low isolation］層）である。
【００４２】
ｐ型ウェルＡ５は、ｎ型ウェル（Ａ２＋Ａ３）内に形成されたｐ型不純物層である。すなわち、ｐ型ウェルＡ５は、ｎ型ウェル（Ａ２＋Ａ３）によってｐ型半導体基板Ａ１から電気的に絶縁されている。なお、ｐ型ウェルＡ５は、フローティングＮＭＯＳＦＥＴ１１１のバックゲート領域（ＢＧ）に相当する。
【００４３】
ｎ型ソース領域Ａ６は、フローティングＮＭＯＳＦＥＴ１１１のソース（Ｓ）として、ｐ型ウェルＡ５内に形成されたｎ型不純物領域である。
【００４４】
ｎ型ドレイン領域Ａ７は、フローティングＮＭＯＳＦＥＴ１１１のドレイン（Ｄ）として、ｐ型ウェルＡ５内に形成されたｎ型不純物領域である。
【００４５】
ゲート電極Ａ８は、フローティングＮＭＯＳＦＥＴ１１１のゲート（Ｇ）として、ｎ型ソース領域Ａ６とｎ型ドレイン領域Ａ７との間に挟まれたチャネル領域上に形成されたメタル電極である。
【００４６】
コンタクト領域Ａ９は、フローティングＮＭＯＳＦＥＴ１１１のバックゲート（ＢＧ）と電気的接続を確立するために、ｐ型ウェルＡ５内に形成されたｐ型不純物領域である。
【００４７】
コンタクト領域Ａ１０は、ｎ型ウェル（Ａ２＋Ａ３）との電気的な接続を確立するために、ｎ型エピタキシャル絶縁層Ａ３内に形成されたｎ型不純物領域である。
【００４８】
コンタクト領域Ａ１１は、ｐ型半導体基板Ａ１との電気的な接続を確立するために、ｐ型半導体基板Ａ１内に形成されたｐ型不純物領域である。なお、ｐ型半導体基板Ａ１は、このコンタクト領域Ａ１１を介して接地端に接続されている。
【００４９】
上記のデバイス構造を持つフローティングＮＭＯＳＦＥＴ１１１では、ｎ型ウェル（Ａ２＋Ａ３）、ｐ型ウェルＡ５、ｎ型ソース領域Ａ６、及び、ゲート電極Ａ８が互いに短絡されてボディダイオード１１１ｄのアノードとなり、かつ、ｎ型ドレイン領域Ａ７がボディダイオード１１１ｄのカソードとなる。
【００５０】
なお、上記のデバイス構造を持つフローティングＮＭＯＳＦＥＴ１１１には、ｐ型半導体基板Ａ１をコレクタとし、ｎ型埋込絶縁層Ａ２をベースとし、ｐ型低絶縁層Ａ４をエミッタとしたｐｎｐ型バイポーラトランジスタ１１１ｐが付随する。ただし、トランジスタ１１１ｐは、ベース・エミッタ間が短絡されているので、オンすることはない。
【００５１】
このように、フライングキャパシタの充放電用スイッチとして、フローティングＮＭＯＳＦＥＴに付随するボディダイオードを用いた正チャージポンプ１００であれば、寄生素子の影響を受けることなく、従来外付け部品として構成されていた充放電用スイッチを半導体装置に集積化することができるので、プリント配線基板上の実装面積削減やコスト削減を実現することが可能となる。
【００５２】
なお、ｐｎｐ型バイポーラトランジスタ１１１ｐの意図しないオン遷移を避けるためには、コンタクト領域Ａ１０及びＡ１１をできる限り大きく設計しておくことが望ましい。
【００５３】
＜負チャージポンプ＞
図３は、負チャージポンプの第１構成例を示す図である。第１構成例の負チャージポンプ２００は、半導体装置２１０と、フライングキャパシタ２２０と、出力キャパシタ２３０とを有する。
【００５４】
半導体装置２１０には、フローティングＮＭＯＳＦＥＴ２１１〜２１３が集積化されている。フローティングＮＭＯＳＦＥＴ２１１〜２１３のソース・ドレイン間には、それぞれ、ボディダイオード２１１ｄ〜２１３ｄが付随している。第１構成例の負チャージポンプ２００は、フライングキャパシタ２２０の充放電用スイッチ、及び、出力電圧ＯＵＴの印加端と接地端との間に接続される静電保護素子として、これらのボディダイオード２１１ｄ〜２１３ｄを用いる点に特徴を有している。フローティングＮＭＯＳＦＥＴ２１１〜２１３のデバイス構造については、後ほど詳細に説明する。
【００５５】
ボディダイオード２１１ｄのカソードは、接地端に接続されている。ボディダイオード２１１ｄのアノードは、フライングキャパシタ２２０の第１端に接続されている。フライングキャパシタ２２０の第２端は、スイッチ電圧ＳＷ（入力電圧ＩＮと接地電圧ＧＮＤとの間でパルス駆動される矩形波電圧）の印加端に接続されている。ボディダイオード２１２ｄのカソードは、フライングキャパシタ２２０の第１端に接続されている。ボディダイオード２１２ｄのアノードは、出力電圧ＯＵＴの印加端と出力キャパシタ２３０の第１端に接続されている。出力キャパシタ２３０の第２端は、接地端に接続されている。ボディダイオード２１３ｄのカソードは、接地端に接続されている。ボディダイオード２１３ｄのアノードは、出力電圧ＯＵＴの印加端に接続されている。
【００５６】
上記した第１構成例の負チャージポンプ２００において、スイッチ電圧ＳＷがハイレベル（ＩＮ）であるときには、ボディダイオード２１１ｄが順バイアス状態となり、ボディダイオード２１２ｄが逆バイアス状態となる。従って、スイッチ電圧ＳＷ（ＩＮ）の印加端からフライングキャパシタ２２０及びボディダイオード２１１ｄを介して接地端に至る経路を流れる電流により、フライングキャパシタ２２０の充電が行われる。このとき、フライングキャパシタ１２０の第１端に現れる電圧Ｖ２は、ほぼ接地電圧ＧＮＤとなる。
【００５７】
その後、スイッチ電圧ＳＷがハイレベル（ＩＮ）からローレベル（ＧＮＤ）に低下すると、フライングキャパシタ２２０に蓄えられている電荷の保存則により、電圧Ｖ２にもスイッチ電圧ＳＷの低下（ＩＮ→ＧＮＤ）に相当する低下（ＧＮＤ→−ＩＮ）が生じる。このとき、ボディダイオード２１１ｄが逆バイアス状態となり、ボディダイオード２１２ｄが順バイアス状態となる。従って、接地端から出力キャパシタ２３０及びボディダイオード２１２ｄを介して電圧Ｖ２の印加端に至る経路を流れる電流により、出力キャパシタ２３０の充電が行われる。このとき、出力キャパシタ２３０の第１端に現れる出力電圧ＯＵＴは、ほぼ電圧Ｖ２（＝−ＩＮ）となる。
【００５８】
従って、本構成例の負チャージポンプ２００では、スイッチ電圧ＳＷを用いてフライングキャパシタ２２０を充放電させることにより、入力電圧ＩＮよりも低い負の出力電圧ＯＵＴ（＝−ＩＮ）を生成することができる。
【００５９】
図４は、フローティングＮＭＯＳＦＥＴ２１１の縦断面図である。なお、フローティングＮＭＯＳＦＥＴ２１１〜２１３は、いずれも同一のデバイス構造を有するので、ここではフローティングＮＭＯＳＦＥＴ２１１のみを例に挙げて説明を行う。また、フローティングＮＭＯＳＦＥＴ２１１〜２１３のデバイス構造自体は、先述のフローティングＮＭＯＳＦＥＴ１１１及び１１２と同一であり、ｎ型ウェル（Ａ２＋Ａ３）の接続先がｎ型ソース領域Ａ６ではなく、接地端に変更されている点のみ相違する。
【００６０】
すなわち、フローティングＮＭＯＳＦＥＴ２１１では、ｐ型ウェルＡ５、ｎ型ソース領域Ａ６、及び、ゲート電極Ａ８が互いに短絡されてボディダイオード２１１ｄのアノードとなり、ｎ型ドレイン領域Ａ７がボディダイオード２１１ｄのカソードとなり、ｎ型ウェル（Ａ２＋Ａ３）が接地端に接続されている。
【００６１】
なお、上記のデバイス構造を持つフローティングＮＭＯＳＦＥＴ２１１においても、先述のフローティングＮＭＯＳＦＥＴ１１１と同様、ｐ型半導体基板Ａ１をコレクタとし、ｎ型埋込絶縁層Ａ２をベースとし、ｐ型低絶縁層Ａ４をエミッタとしたｐｎｐ型バイポーラトランジスタ２１１ｐが付随する。ただし、トランジスタ２１１ｐは、ベース電位がエミッタ電位よりも高いので、オンすることはない。
【００６２】
このように、フライングキャパシタの充放電用スイッチとして、フローティングＮＭＯＳＦＥＴに付随するボディダイオードを用いた負チャージポンプ２００であれば、寄生素子の影響を受けることなく、従来外付け部品として構成されていた充放電用スイッチを半導体装置に集積化することができるので、プリント配線基板上の実装面積削減やコスト削減を実現することが可能となる。
【００６３】
ところで、フライングキャパシタ２２０と出力電圧ＯＵＴの印加端との間に接続されるフローティングＮＭＯＳＦＥＴ２１２について着目すると、ソース（Ｓ）には負の出力電圧ＯＵＴ（例えば−１０Ｖ）が固定的に印加される一方、ドレイン（Ｄ）にはスイッチ電圧ＳＷに応じてパルス駆動される電圧Ｖ２（−１０Ｖ〜０Ｖ）が印加されている。そのため、スイッチ電圧ＳＷのハイレベルが何らかの原因で入力電圧ＩＮよりも高い電圧値（例えば１２Ｖ）まで上昇すると、ｐ型ウェルＡ５に付随するキャパシタ２１１ｃや抵抗２１１ｒを介して、ｐ型ウェルＡ５の電位を意図せずに持ち上げてしまうおそれがあった。このようなｐ型ウェルＡ５の電位上昇が生じた場合、ｎ型埋込絶縁層Ａ２をコレクタとし、ｐ型ウェルＡ５をベースとし、ｎ型ソース領域Ａ６をエミッタとするｎｐｎ型バイポーラトランジスタ２１１ｎを介して電流が流れてしまうので、負チャージポンプ２００の異常動作を招くおそれもある。そこで、第１構成例の負チャージポンプ２００で生じ得る上記の問題を解決すべく、次項では第２構成例の負チャージポンプ３００を提案する。
【００６４】
図５は、負チャージポンプの第２構成例を示す図である。第２構成例の負チャージポンプ３００は、半導体装置３１０と、フライングキャパシタ３２０と、出力キャパシタ３３０と、を有する。半導体装置３１０には、フローティングＮＭＯＳＦＥＴ３１１〜３１３が集積化されている。第２構成例の負チャージポンプ３００は、基本的に第１構成例と同様の構成であるが、フローティングＮＭＯＳＦＥＴ３１１及び３１２の端子間接続が第１構成例とは異なっている。
【００６５】
図６は、フローティングＮＭＯＳＦＥＴ３１１の縦断面図である。なお、フローティングＮＭＯＳＦＥＴ３１１及び３１２は、いずれも同一のデバイス構造を有するので、ここではフローティングＮＭＯＳＦＥＴ３１１のみを例に挙げて説明を行う。
【００６６】
フローティングＮＭＯＳＦＥＴ３１１では、ｐ型ウェルＡ５がボディダイオード３１１ｄのアノードとなり、ｎ型ソース領域Ａ６、ｎ型ドレイン領域Ａ７、及び、ゲート電極Ａ８が互いに短絡されてボディダイオード３１１ｄのカソードとなり、ｎ型ウェル（Ａ２＋Ａ３）が接地端に接続されている。このような構成とすることにより、図４で示したｎｐｎ型バイポーラトランジスタ２１１ｎが機能しなくなるので、先述の問題が生じることはなくなる。
【００６７】
またフローティングＮＭＯＳＦＥＴ３１１には、ｎ型埋込絶縁層Ａ２をコレクタとし、ｐ型ウェルＡ５をベースとし、ｎ型ドレイン領域Ａ６をエミッタとするｎｐｎ型バイポーラトランジスタ（図６では不図示）も付随しているが、これについては、ベース電位を持ち上げる要因となるスイッチ電圧ＳＷがエミッタにも印加されている形となるので、不要な電流は流れない。
【００６８】
＜電源装置＞
図７は、チャージポンプを用いた電源装置の一構成例を示す図である。本構成例の電源装置１は、半導体装置１０と、液晶駆動装置２０と、液晶表示装置３０と、を有するほかに、半導体装置１０に外部接続されるディスクリート部品として、コイルＬ１と、ショットキーバリアダイオードＤ１と、出力キャパシタＣ１及びＣ２と、フライングキャパシタＣ３と、を有する。
【００６９】
半導体装置１０は、入力電圧ＩＮから２系統の出力電圧ＯＵＴ１及びＯＵＴ２を生成して液晶駆動装置２０に供給する多出力電源ＩＣである。半導体装置１０には、スイッチングレギュレータ１１と、負チャージポンプ１２と、正チャージポンプ１３と、ＥＥＰＲＯＭ［Electrically Erasable Programmable Read-Only Memory］１４と、ロジック部１５が集積化されている。
【００７０】
半導体装置１０の外部において、コイルＬ１の第１端は入力電圧ＩＮの印加端に接続されている。コイルＬ１の第２端とショットキーバリアダイオードＤ１のアノードは、いずれもスイッチ電圧ＳＷの印加端（スイッチングレギュレータ１１に含まれる出力トランジスタの一端）に接続されている。ショットキーバリアダイオードＤ１のカソードは、出力電圧ＯＵＴ１の印加端に接続されている。出力キャパシタＣ１は、出力電圧ＯＵＴ１の印加端と接地端との間に接続されている。出力キャパシタＣ２は、出力電圧ＯＵＴ２の印加端と接地端との間に接続されている。フライングキャパシタＣ３は、スイッチ電圧ＳＷの印加端と負チャージポンプ１２との間に接続されている。
【００７１】
スイッチングレギュレータ１１は、出力トランジスタのオン／オフ制御によってエネルギ貯蔵素子であるコイルＬ１を駆動することにより、入力電圧ＩＮよりも高い出力電圧ＯＵＴ１を生成する昇圧型ＤＣ／ＤＣコンバータの一構成要素として機能する。
【００７２】
負チャージポンプ１２は、スイッチ電圧ＳＷを用いてフライングキャパシタＣ３を充放電させることにより、入力電圧ＩＮよりも低い負の出力電圧ＯＵＴ２（＝−ＩＮ）を生成する。負チャージポンプ１２としては、先に説明した負チャージポンプ２００ないし負チャージポンプ３００を用いればよい。なお、負チャージポンプ１２は、液晶駆動装置２０の電源として、大きな電流供給能力が要求されている。そのため、フライングキャパシタＣ３は、大容量化を優先して半導体装置１０に外部接続することが望ましい。
【００７３】
正チャージポンプ１３は、ロジック部１５からのイネーブル信号ＥＮに応じて、ＥＥＰＲＯＭ１４への書込電圧ＶＰＰを生成する。
【００７４】
ＥＥＰＲＯＭ１４は、ロジック部１５からのアクセスを受けて半導体装置１０の設定情報ＤＡＴＡ（出力電圧やスイッチング周波数などの設定情報）を不揮発的に保持する。
【００７５】
ロジック部１５は、ＥＥＰＲＯＭ１４へのデータ書込みに際して、正チャージポンプ１３へのイネーブル信号ＥＮをイネーブル時の論理レベルとすることにより、正チャージポンプ１３を駆動して書込電圧ＶＰＰを生成させると共に、ＥＥＰＲＯＭ１４に対して設定情報ＤＡＴＡの書き込みを行う。このように、ＥＥＰＲＯＭ１４へのデータ書込み時にのみ、正チャージポンプ１３を駆動する構成であれば、半導体装置１０の定常時における消費電力を削減することができる。
【００７６】
図８は、正チャージポンプ１３の一構成例を示す図である。本構成例の正チャージポンプ１３は、フローティングＮＭＯＳＦＥＴＸ１〜Ｘ５と、フライングキャパシタＸ６〜Ｘ９と、出力キャパシタＸ１０と、レギュレータＸ１１及びＸ１２と、レベルシフタＸ１３と、インバータＸ１４と、を含む。
【００７７】
本構成例の正チャージポンプ１３では、フライングキャパシタＸ６〜Ｘ９の充放電用スイッチとして、フローティングＮＭＯＳＦＥＴＸ１〜Ｘ５に各々付随するボディダイオードが用いられている。なお、正チャージポンプ１３の基本動作は、先述の正チャージポンプ１００と同様であり、スイッチ電圧ＳＷ（及びその論理反転信号）を用いてフライングキャパシタＸ６〜Ｘ９を充放電させることによって、レギュレータＸ１１から入力される電圧Ｖｂよりも高い電圧Ｖｃ（＝約４×Ｖｂ）を生成する。
【００７８】
レギュレータＸ１１は、電圧Ｖａ（例えば１０Ｖ〜４０Ｖ）から電圧Ｖｂ（例えば７Ｖ〜１０Ｖ）を生成する。レギュレータＸ１２は、電圧Ｖｃ（例えば２４Ｖ〜３６Ｖ）から書込電圧ＶＰＰ（例えば１８．５Ｖ）を生成する。
【００７９】
レベルシフタＸ１３は、電圧Ｖ０（例えば３Ｖ）と接地電圧ＧＮＤ（０Ｖ）との間でパルス駆動されるクロック信号ＣＬＫの入力を受けて、電圧Ｖｂと接地電圧ＧＮＤ（０Ｖ）との間でパルス駆動されるスイッチ電圧ＳＷを生成する。スイッチ電圧ＳＷは、フライングキャパシタＸ６及びＸ８の各一端に直接印加される一方、フライングキャパシタＸ７及びＸ９の各一端にはインバータＸ１４を介して反転印加される。クロック信号ＣＬＫに応じたチャージポンプ動作によって書込電圧ＶＰＰを生成する構成であれば、書込電圧ＶＰＰのスイッチ電圧ＳＷに対する依存性を排除することが可能となる。
【００８０】
このように、フライングキャパシタの充放電用スイッチとして、フローティングＮＭＯＳＦＥＴに付随するボディダイオードを用いるという技術的思想については、半導体装置１０の内部で高い電圧（本構成ではＥＥＰＲＯＭ１４の書込電圧ＶＰＰ）が必要となる場合にも有効である。
【００８１】
なお、正チャージポンプ１３には、大きな電流供給能力が要求されないので、ディスクリート素子の削減を優先して、フライングキャパシタＸ６〜Ｘ９はいずれも半導体装置１０に集積化することが望ましい。
【００８２】
＜その他の変形例＞
なお、上記の実施形態では、液晶表示装置に搭載される電源装置に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の用途に供される電源装置全般に広く適用することが可能である。
【００８３】
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００８４】
本発明に係る電源装置は、ＬＣＤ−ＴＶ、ＰＤＰ−ＴＶ、ＤＶＤレコーダ、ＢＤレコーダなど、様々なアプリケーションの電源として利用することが可能である。
【符号の説明】
【００８５】
１ 電源装置
１０ 半導体装置
１１ スイッチングレギュレータ
１２ 負チャージポンプ
１３ 正チャージポンプ
１４ ＥＥＰＲＯＭ
１５ ロジック部
２０ 液晶駆動装置
３０ 液晶表示装置
１００ 正チャージポンプ
１１０ 半導体装置
１１１、１１２ フローティングＮＭＯＳＦＥＴ
１１１ｄ、１１２ｄ ボディダイオード
１１１ｐ ｐｎｐ型バイポーラトランジスタ
１２０ フライングキャパシタ
１３０ 出力キャパシタ
２００ 負チャージポンプ
２１０ 半導体装置
２１１、２１２、２１３ フローティングＮＭＯＳＦＥＴ
２１１ｄ、２１２ｄ、２１３ｄ ボディダイオード
２１１ｐ ｐｎｐ型バイポーラトランジスタ
２１１ｎ ｎｐｎ型バイポーラトランジスタ
２１１ｃ キャパシタ
２１１ｒ 抵抗
２２０ フライングキャパシタ
２３０ 出力キャパシタ
３００ 負チャージポンプ
３１０ 半導体装置
３１１、３１２、３１３ フローティングＮＭＯＳＦＥＴ
３１１ｄ、３１２ｄ、３１３ｄ ボディダイオード
３２０ フライングキャパシタ
３３０ 出力キャパシタ
Ａ１ ｐ型半導体基板
Ａ２ ｎ型埋込絶縁層
Ａ３ ｎ型エピタキシャル絶縁層
Ａ４ ｐ型低絶縁層
Ａ５ ｐ型ウェル（バックゲート領域）
Ａ６ ｎ型ソース領域
Ａ７ ｎ型ドレイン領域
Ａ８ ゲート電極
Ａ９ コンタクト領域
Ａ１０ コンタクト領域
Ａ１１ コンタクト領域
Ｘ１〜Ｘ５ フローティングＮＭＯＳＦＥＴ
Ｘ６〜Ｘ１０ キャパシタ
Ｘ１１、Ｘ１２ レギュレータ
Ｘ１３ レベルシフタ
Ｘ１４ インバータ
Ｌ１ コイル
Ｄ１ ショットキーバリアダイオード
Ｃ１、Ｃ２ 出力キャパシタ
Ｃ３ フライングキャパシタ
【技術分野】
【０００１】
本発明は、チャージポンプ及びこれを用いた電源装置に関するものである。
【背景技術】
【０００２】
入力電圧を正昇圧ないしは負昇圧（反転出力を含む）して出力電圧を生成するチャージポンプは、それほど高い電流供給能力を必要とされないアプリケーションの電源として、広く一般に用いられている。また、チャージポンプは、スイッチングレギュレータと組み合わせて使用されることが多い。
【０００３】
図９は、電源装置の一従来例を示す図である。本従来例の電源装置において、正チャージポンプＣＰＰと負チャージポンプＣＰＮは、いずれも昇圧型スイッチングレギュレータを形成するＩＣの外部回路として構成されていた。
【０００４】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０５−２４４７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来例の電源装置では、正チャージポンプＣＰＰと負チャージポンプＣＰＮをＩＣの外部回路として形成するために、多くのディスクリート部品が必要となるので、プリント配線基板の面積増大やコストアップなどが問題となっていた。
【０００７】
なお、ダイオードをＩＣ内部に集積化する場合、一般にはＰＭＯＳＦＥＴ［P channel type metal oxide semiconductor field effect transistor］のボディダイオードＺ１が用いられる（図１０を参照）。
【０００８】
しかしながら、チャージポンプに含まれるダイオード（キャパシタ充放電用スイッチ）として、ＰＭＯＳＦＥＴのボディダイオードＺ１を用いた場合には、このボディダイオードＺ１がオンする際に、ＰＭＯＳＦＥＴに寄生するＰＮＰ型バイポーラトランジスタＺ２を介する経路で、ＰＭＯＳＦＥＴのドレインから半導体基板に向けた電流が流れるので、この電流が損失となってしまう。
【０００９】
特に、チャージポンプに含まれるダイオードとキャパシタの双方をＩＣ内部に集積化する場合には、キャパシタの容量値が非常に小さくなるので（例えば数ｐＦ）、チャージポンプの電流供給能力が非常に小さくなる。そのため、ＰＭＯＳＦＥＴのドレインから半導体基板側に電流が逃げるような従来構成では、チャージポンプによる昇圧動作に支障を来たすおそれがあった。
【００１０】
また、負チャージポンプＣＰＮに含まれるダイオードとして、ＰＭＯＳＦＥＴのボディダイオードＺ１を用いるためには、半導体基板に負電圧を印加しておかなければならず、取り扱いが困難であった。
【００１１】
本発明は、本願の発明者らにより見出された上記の問題点に鑑み、プリント配線基板上の実装面積削減やコスト削減を実現することのできるチャージポンプ、及び、これを用いた電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明に係るチャージポンプは、フライングキャパシタの充放電用スイッチとして、半導体装置に集積化されたフローティングＮＭＯＳＦＥＴのボディダイオードを用いる構成（第１の構成）とされている。
【００１３】
なお、上記第１の構成から成るチャージポンプにおいて、前記フローティングＮＭＯＳＦＥＴは、ｐ型半導体基板と、前記ｐ型半導体基板上に形成されたｎ型ウェルと、前記ｎ型ウェル内に形成されたｐ型ウェルと、前記ｐ型ウェル内に形成されたｎ型ソース領域及びｎ型ドレイン領域と、前記ｎ型ソース領域と前記ｎ型ドレイン領域との間に挟まれたチャネル領域上に形成されたゲート電極と、を有する構成（第２の構成）にするとよい。
【００１４】
また、上記第２の構成から成るチャージポンプにおいて、前記ｐ型ウェルは、前記ｎ型ウェルによって前記ｐ型半導体基板から電気的に絶縁されている構成（第３の構成）にするとよい。
【００１５】
また、上記第３の構成から成るチャージポンプにおいて、前記ｐ型半導体基板は、接地端に接続されている構成（第４の構成）にするとよい。
【００１６】
また、上記第４の構成から成るチャージポンプにおいて、前記ｎ型ウェルは、前記ｐ型半導体基板内に埋込形成されたｎ型埋込絶縁層と、前記ｎ型埋込絶縁層を取り囲むように前記ｐ型半導体基板の表層まで積層形成されたｎ型エピタキシャル絶縁層と、を含む構成（第５の構成）にするとよい。
【００１７】
また、上記第５の構成から成るチャージポンプにおいて、前記フローティングＮＭＯＳＦＥＴは、前記ｐ型ウェルと前記ｎ型埋込絶縁層との間に形成されたｐ型低絶縁層を有する構成（第６の構成）にするとよい。
【００１８】
また、上記第２〜第６いずれかの構成から成るチャージポンプは、前記フライングキャパシタを充放電させて入力電圧よりも高い正の出力電圧を生成する構成（第７の構成）にするとよい。
【００１９】
また、上記第７の構成から成るチャージポンプにおいては、前記ｎ型ウェル、前記ｐ型ウェル、前記ｎ型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、かつ、前記ｎ型ドレイン領域が前記ボディダイオードのカソードとなる構成（第８の構成）にするとよい。
【００２０】
また、上記第２〜第６いずれかの構成から成るチャージポンプは、前記フライングキャパシタを充放電させて入力電圧から負の出力電圧を生成する構成（第９の構成）にするとよい。
【００２１】
また、上記第９の構成から成るチャージポンプにおいては、前記ｐ型ウェル、前記ｎ型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、前記ｎ型ドレイン領域が前記ボディダイオードのカソードとなり、前記ｎ型ウェルが接地端に接続されている構成（第１０の構成）にするとよい。
【００２２】
また、上記第９の構成から成るチャージポンプにおいては、前記ｐ型ウェルが前記ボディダイオードのアノードとなり、前記ｎ型ソース領域、前記ｎ型ドレイン領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのカソードとなり、前記ｎ型ウェルが接地端に接続されている構成（第１１の構成）にするとよい。
【００２３】
また、上記第９〜第１１いずれかの構成から成るチャージポンプは、前記出力電圧の印加端と接地端との間に接続される静電保護素子として、前記半導体装置に集積化されたフローティングＮＭＯＳＦＥＴのボディダイオードを用いる構成（第１２の構成）にするとよい。
【００２４】
また、上記第１〜第１２いずれかの構成から成るチャージポンプにおいて、前記フライングキャパシタは前記半導体装置に外部接続された構成（第１３の構成）にするとよい。
【００２５】
また、上記第１〜第１２いずれかの構成から成るチャージポンプにおいて、前記フライングキャパシタは、前記半導体装置に集積化された構成（第１４の構成）にするとよい。
【００２６】
また、本発明に係る電源装置は、上記第１〜第１４いずれの構成から成るチャージポンプを有する構成（第１５の構成）とされている。
【発明の効果】
【００２７】
本発明によれば、プリント配線基板上の実装面積削減やコスト削減を実現することのできるチャージポンプ、及び、これを用いた電源装置を提供することが可能となる。
【図面の簡単な説明】
【００２８】
【図１】正チャージポンプの一構成例を示す図
【図２】フローティングＮＭＯＳＦＥＴ１１１の縦断面図
【図３】負チャージポンプの第１構成例を示す図
【図４】フローティングＮＭＯＳＦＥＴ２１１の縦断面図
【図５】負チャージポンプの第２構成例を示す図
【図６】フローティングＮＭＯＳＦＥＴ３１１の縦断面図
【図７】電源装置の一構成例を示す図
【図８】正チャージポンプ１３の一構成例を示す図
【図９】電源装置の一従来例を示す図
【図１０】ＰＭＯＳＦＥＴの縦断面図
【発明を実施するための形態】
【００２９】
＜正チャージポンプ＞
図１は、正チャージポンプの一構成例を示す図である。本構成例の正チャージポンプ１００は、半導体装置１１０と、フライングキャパシタ１２０と、出力キャパシタ１３０とを有する。
【００３０】
半導体装置１１０には、フローティングＮＭＯＳＦＥＴ［N channel type MOSFET］１１１及び１１２が集積化されている。フローティングＮＭＯＳＦＥＴ１１１及び１１２のソース・ドレイン間には、それぞれ、ボディダイオード１１１ｄ及び１１２ｄが付随している。本構成例の正チャージポンプ１００は、フライングキャパシタ１２０の充放電用スイッチとして、これらのボディダイオード１１１ｄ及び１１２ｄを用いる点に特徴を有している。フローティングＮＭＯＳＦＥＴ１１１及び１１２のデバイス構造については後ほど詳細に説明する。
【００３１】
ボディダイオード１１１ｄのアノードは、入力電圧ＩＮの印加端に接続されている。ボディダイオード１１１ｄのカソードは、フライングキャパシタ１２０の第１端に接続されている。フライングキャパシタ１２０の第２端は、スイッチ電圧ＳＷ（入力電圧ＩＮと接地電圧ＧＮＤとの間でパルス駆動される矩形波電圧）の印加端に接続されている。ボディダイオード１１２ｄのアノードは、フライングキャパシタ１２０の第１端に接続されている。ボディダイオード１１２ｄのカソードは、出力電圧ＯＵＴの印加端と出力キャパシタ１３０の第１端に接続されている。出力キャパシタ１３０の第２端は、接地端に接続されている。
【００３２】
上記構成例の正チャージポンプ１００において、スイッチ電圧ＳＷがローレベル（ＧＮＤ）であるときには、ボディダイオード１１１ｄが順バイアス状態となり、ボディダイオード１１２ｄが逆バイアス状態となる。従って、入力電圧ＩＮの印加端からボディダイオード１１１ｄ及びフライングキャパシタ１２０を介してスイッチ電圧ＳＷ（ＧＮＤ）の印加端に至る経路を流れる電流により、フライングキャパシタ１２０の充電が行われる。このとき、フライングキャパシタ１２０の第１端に現れる電圧Ｖ１は、ほぼ入力電圧ＩＮとなる。
【００３３】
その後、スイッチ電圧ＳＷがローレベル（ＧＮＤ）からハイレベル（ＩＮ）に上昇すると、フライングキャパシタ１２０に蓄えられている電荷の保存則により、電圧Ｖ１にもスイッチ電圧ＳＷの上昇（ＧＮＤ→ＩＮ）に相当する上昇（ＩＮ→２×ＩＮ）が生じる。このとき、ボディダイオード１１１ｄが逆バイアス状態となり、ボディダイオード１１２ｄが順バイアス状態となる。従って、電圧Ｖ１の印加端からボディダイオード１１２ｄ及び出力キャパシタ１３０を介して接地端に至る経路を流れる電流により、出力キャパシタ１３０の充電が行われる。このとき、出力キャパシタ１３０の第１端に現れる出力電圧ＯＵＴは、ほぼ電圧Ｖ１（＝２×ＩＮ）となる。
【００３４】
従って、本構成例の正チャージポンプ１００では、スイッチ電圧ＳＷを用いてフライングキャパシタ１２０を充放電させることにより、入力電圧ＩＮよりも高い正の出力電圧ＯＵＴ（＝２×ＩＮ）を生成することができる。
【００３５】
図２は、フローティングＮＭＯＳＦＥＴ１１１の縦断面図である。なお、フローティングＮＭＯＳＦＥＴ１１１及び１１２は、いずれも同一のデバイス構造を有するので、ここではフローティングＮＭＯＳＦＥＴ１１１のみを例に挙げて説明を行う。
【００３６】
フローティングＮＭＯＳＦＥＴ１１１は、ｐ型半導体基板Ａ１と、ｎ型埋込絶縁層Ａ２と、ｎ型エピタキシャル絶縁層Ａ３と、ｐ型低絶縁層Ａ４と、ｐ型ウェルＡ５と、ｎ型ソース領域Ａ６と、ｎ型ドレイン領域Ａ７と、ゲート電極Ａ８と、コンタクト領域Ａ９〜Ａ１１と、を含む。
【００３７】
ｐ型半導体基板Ａ１は、半導体装置１１０の回路素子を集積化するための母材である。
【００３８】
ｎ型埋込絶縁層Ａ２は、ｐ型半導体基板Ａ１内に埋込形成されたｎ型不純物層（いわゆるＢ／Ｌ［buried layer］層）である。
【００３９】
ｎ型エピタキシャル絶縁層Ａ３は、ｎ型埋込絶縁層Ａ２を取り囲むようにｐ型半導体基板Ａ１の表層まで積層形成されたｎ型不純物層である。
【００４０】
すなわち、フローティングＮＭＯＳＦＥＴ１１１では、ｎ型埋込絶縁層Ａ２とｎ型エピタキシャル絶縁層Ａ３によって、ｐ型半導体基板Ａ１上にｎ型ウェル（Ａ２＋Ａ３）が形成されている。
【００４１】
ｐ型低絶縁層Ａ４は、ｐ型ウェルＡ５とｎ型埋込絶縁層Ａ２との間に形成されたｐ型不純物層（いわゆるＬ／Ｉ［low isolation］層）である。
【００４２】
ｐ型ウェルＡ５は、ｎ型ウェル（Ａ２＋Ａ３）内に形成されたｐ型不純物層である。すなわち、ｐ型ウェルＡ５は、ｎ型ウェル（Ａ２＋Ａ３）によってｐ型半導体基板Ａ１から電気的に絶縁されている。なお、ｐ型ウェルＡ５は、フローティングＮＭＯＳＦＥＴ１１１のバックゲート領域（ＢＧ）に相当する。
【００４３】
ｎ型ソース領域Ａ６は、フローティングＮＭＯＳＦＥＴ１１１のソース（Ｓ）として、ｐ型ウェルＡ５内に形成されたｎ型不純物領域である。
【００４４】
ｎ型ドレイン領域Ａ７は、フローティングＮＭＯＳＦＥＴ１１１のドレイン（Ｄ）として、ｐ型ウェルＡ５内に形成されたｎ型不純物領域である。
【００４５】
ゲート電極Ａ８は、フローティングＮＭＯＳＦＥＴ１１１のゲート（Ｇ）として、ｎ型ソース領域Ａ６とｎ型ドレイン領域Ａ７との間に挟まれたチャネル領域上に形成されたメタル電極である。
【００４６】
コンタクト領域Ａ９は、フローティングＮＭＯＳＦＥＴ１１１のバックゲート（ＢＧ）と電気的接続を確立するために、ｐ型ウェルＡ５内に形成されたｐ型不純物領域である。
【００４７】
コンタクト領域Ａ１０は、ｎ型ウェル（Ａ２＋Ａ３）との電気的な接続を確立するために、ｎ型エピタキシャル絶縁層Ａ３内に形成されたｎ型不純物領域である。
【００４８】
コンタクト領域Ａ１１は、ｐ型半導体基板Ａ１との電気的な接続を確立するために、ｐ型半導体基板Ａ１内に形成されたｐ型不純物領域である。なお、ｐ型半導体基板Ａ１は、このコンタクト領域Ａ１１を介して接地端に接続されている。
【００４９】
上記のデバイス構造を持つフローティングＮＭＯＳＦＥＴ１１１では、ｎ型ウェル（Ａ２＋Ａ３）、ｐ型ウェルＡ５、ｎ型ソース領域Ａ６、及び、ゲート電極Ａ８が互いに短絡されてボディダイオード１１１ｄのアノードとなり、かつ、ｎ型ドレイン領域Ａ７がボディダイオード１１１ｄのカソードとなる。
【００５０】
なお、上記のデバイス構造を持つフローティングＮＭＯＳＦＥＴ１１１には、ｐ型半導体基板Ａ１をコレクタとし、ｎ型埋込絶縁層Ａ２をベースとし、ｐ型低絶縁層Ａ４をエミッタとしたｐｎｐ型バイポーラトランジスタ１１１ｐが付随する。ただし、トランジスタ１１１ｐは、ベース・エミッタ間が短絡されているので、オンすることはない。
【００５１】
このように、フライングキャパシタの充放電用スイッチとして、フローティングＮＭＯＳＦＥＴに付随するボディダイオードを用いた正チャージポンプ１００であれば、寄生素子の影響を受けることなく、従来外付け部品として構成されていた充放電用スイッチを半導体装置に集積化することができるので、プリント配線基板上の実装面積削減やコスト削減を実現することが可能となる。
【００５２】
なお、ｐｎｐ型バイポーラトランジスタ１１１ｐの意図しないオン遷移を避けるためには、コンタクト領域Ａ１０及びＡ１１をできる限り大きく設計しておくことが望ましい。
【００５３】
＜負チャージポンプ＞
図３は、負チャージポンプの第１構成例を示す図である。第１構成例の負チャージポンプ２００は、半導体装置２１０と、フライングキャパシタ２２０と、出力キャパシタ２３０とを有する。
【００５４】
半導体装置２１０には、フローティングＮＭＯＳＦＥＴ２１１〜２１３が集積化されている。フローティングＮＭＯＳＦＥＴ２１１〜２１３のソース・ドレイン間には、それぞれ、ボディダイオード２１１ｄ〜２１３ｄが付随している。第１構成例の負チャージポンプ２００は、フライングキャパシタ２２０の充放電用スイッチ、及び、出力電圧ＯＵＴの印加端と接地端との間に接続される静電保護素子として、これらのボディダイオード２１１ｄ〜２１３ｄを用いる点に特徴を有している。フローティングＮＭＯＳＦＥＴ２１１〜２１３のデバイス構造については、後ほど詳細に説明する。
【００５５】
ボディダイオード２１１ｄのカソードは、接地端に接続されている。ボディダイオード２１１ｄのアノードは、フライングキャパシタ２２０の第１端に接続されている。フライングキャパシタ２２０の第２端は、スイッチ電圧ＳＷ（入力電圧ＩＮと接地電圧ＧＮＤとの間でパルス駆動される矩形波電圧）の印加端に接続されている。ボディダイオード２１２ｄのカソードは、フライングキャパシタ２２０の第１端に接続されている。ボディダイオード２１２ｄのアノードは、出力電圧ＯＵＴの印加端と出力キャパシタ２３０の第１端に接続されている。出力キャパシタ２３０の第２端は、接地端に接続されている。ボディダイオード２１３ｄのカソードは、接地端に接続されている。ボディダイオード２１３ｄのアノードは、出力電圧ＯＵＴの印加端に接続されている。
【００５６】
上記した第１構成例の負チャージポンプ２００において、スイッチ電圧ＳＷがハイレベル（ＩＮ）であるときには、ボディダイオード２１１ｄが順バイアス状態となり、ボディダイオード２１２ｄが逆バイアス状態となる。従って、スイッチ電圧ＳＷ（ＩＮ）の印加端からフライングキャパシタ２２０及びボディダイオード２１１ｄを介して接地端に至る経路を流れる電流により、フライングキャパシタ２２０の充電が行われる。このとき、フライングキャパシタ１２０の第１端に現れる電圧Ｖ２は、ほぼ接地電圧ＧＮＤとなる。
【００５７】
その後、スイッチ電圧ＳＷがハイレベル（ＩＮ）からローレベル（ＧＮＤ）に低下すると、フライングキャパシタ２２０に蓄えられている電荷の保存則により、電圧Ｖ２にもスイッチ電圧ＳＷの低下（ＩＮ→ＧＮＤ）に相当する低下（ＧＮＤ→−ＩＮ）が生じる。このとき、ボディダイオード２１１ｄが逆バイアス状態となり、ボディダイオード２１２ｄが順バイアス状態となる。従って、接地端から出力キャパシタ２３０及びボディダイオード２１２ｄを介して電圧Ｖ２の印加端に至る経路を流れる電流により、出力キャパシタ２３０の充電が行われる。このとき、出力キャパシタ２３０の第１端に現れる出力電圧ＯＵＴは、ほぼ電圧Ｖ２（＝−ＩＮ）となる。
【００５８】
従って、本構成例の負チャージポンプ２００では、スイッチ電圧ＳＷを用いてフライングキャパシタ２２０を充放電させることにより、入力電圧ＩＮよりも低い負の出力電圧ＯＵＴ（＝−ＩＮ）を生成することができる。
【００５９】
図４は、フローティングＮＭＯＳＦＥＴ２１１の縦断面図である。なお、フローティングＮＭＯＳＦＥＴ２１１〜２１３は、いずれも同一のデバイス構造を有するので、ここではフローティングＮＭＯＳＦＥＴ２１１のみを例に挙げて説明を行う。また、フローティングＮＭＯＳＦＥＴ２１１〜２１３のデバイス構造自体は、先述のフローティングＮＭＯＳＦＥＴ１１１及び１１２と同一であり、ｎ型ウェル（Ａ２＋Ａ３）の接続先がｎ型ソース領域Ａ６ではなく、接地端に変更されている点のみ相違する。
【００６０】
すなわち、フローティングＮＭＯＳＦＥＴ２１１では、ｐ型ウェルＡ５、ｎ型ソース領域Ａ６、及び、ゲート電極Ａ８が互いに短絡されてボディダイオード２１１ｄのアノードとなり、ｎ型ドレイン領域Ａ７がボディダイオード２１１ｄのカソードとなり、ｎ型ウェル（Ａ２＋Ａ３）が接地端に接続されている。
【００６１】
なお、上記のデバイス構造を持つフローティングＮＭＯＳＦＥＴ２１１においても、先述のフローティングＮＭＯＳＦＥＴ１１１と同様、ｐ型半導体基板Ａ１をコレクタとし、ｎ型埋込絶縁層Ａ２をベースとし、ｐ型低絶縁層Ａ４をエミッタとしたｐｎｐ型バイポーラトランジスタ２１１ｐが付随する。ただし、トランジスタ２１１ｐは、ベース電位がエミッタ電位よりも高いので、オンすることはない。
【００６２】
このように、フライングキャパシタの充放電用スイッチとして、フローティングＮＭＯＳＦＥＴに付随するボディダイオードを用いた負チャージポンプ２００であれば、寄生素子の影響を受けることなく、従来外付け部品として構成されていた充放電用スイッチを半導体装置に集積化することができるので、プリント配線基板上の実装面積削減やコスト削減を実現することが可能となる。
【００６３】
ところで、フライングキャパシタ２２０と出力電圧ＯＵＴの印加端との間に接続されるフローティングＮＭＯＳＦＥＴ２１２について着目すると、ソース（Ｓ）には負の出力電圧ＯＵＴ（例えば−１０Ｖ）が固定的に印加される一方、ドレイン（Ｄ）にはスイッチ電圧ＳＷに応じてパルス駆動される電圧Ｖ２（−１０Ｖ〜０Ｖ）が印加されている。そのため、スイッチ電圧ＳＷのハイレベルが何らかの原因で入力電圧ＩＮよりも高い電圧値（例えば１２Ｖ）まで上昇すると、ｐ型ウェルＡ５に付随するキャパシタ２１１ｃや抵抗２１１ｒを介して、ｐ型ウェルＡ５の電位を意図せずに持ち上げてしまうおそれがあった。このようなｐ型ウェルＡ５の電位上昇が生じた場合、ｎ型埋込絶縁層Ａ２をコレクタとし、ｐ型ウェルＡ５をベースとし、ｎ型ソース領域Ａ６をエミッタとするｎｐｎ型バイポーラトランジスタ２１１ｎを介して電流が流れてしまうので、負チャージポンプ２００の異常動作を招くおそれもある。そこで、第１構成例の負チャージポンプ２００で生じ得る上記の問題を解決すべく、次項では第２構成例の負チャージポンプ３００を提案する。
【００６４】
図５は、負チャージポンプの第２構成例を示す図である。第２構成例の負チャージポンプ３００は、半導体装置３１０と、フライングキャパシタ３２０と、出力キャパシタ３３０と、を有する。半導体装置３１０には、フローティングＮＭＯＳＦＥＴ３１１〜３１３が集積化されている。第２構成例の負チャージポンプ３００は、基本的に第１構成例と同様の構成であるが、フローティングＮＭＯＳＦＥＴ３１１及び３１２の端子間接続が第１構成例とは異なっている。
【００６５】
図６は、フローティングＮＭＯＳＦＥＴ３１１の縦断面図である。なお、フローティングＮＭＯＳＦＥＴ３１１及び３１２は、いずれも同一のデバイス構造を有するので、ここではフローティングＮＭＯＳＦＥＴ３１１のみを例に挙げて説明を行う。
【００６６】
フローティングＮＭＯＳＦＥＴ３１１では、ｐ型ウェルＡ５がボディダイオード３１１ｄのアノードとなり、ｎ型ソース領域Ａ６、ｎ型ドレイン領域Ａ７、及び、ゲート電極Ａ８が互いに短絡されてボディダイオード３１１ｄのカソードとなり、ｎ型ウェル（Ａ２＋Ａ３）が接地端に接続されている。このような構成とすることにより、図４で示したｎｐｎ型バイポーラトランジスタ２１１ｎが機能しなくなるので、先述の問題が生じることはなくなる。
【００６７】
またフローティングＮＭＯＳＦＥＴ３１１には、ｎ型埋込絶縁層Ａ２をコレクタとし、ｐ型ウェルＡ５をベースとし、ｎ型ドレイン領域Ａ６をエミッタとするｎｐｎ型バイポーラトランジスタ（図６では不図示）も付随しているが、これについては、ベース電位を持ち上げる要因となるスイッチ電圧ＳＷがエミッタにも印加されている形となるので、不要な電流は流れない。
【００６８】
＜電源装置＞
図７は、チャージポンプを用いた電源装置の一構成例を示す図である。本構成例の電源装置１は、半導体装置１０と、液晶駆動装置２０と、液晶表示装置３０と、を有するほかに、半導体装置１０に外部接続されるディスクリート部品として、コイルＬ１と、ショットキーバリアダイオードＤ１と、出力キャパシタＣ１及びＣ２と、フライングキャパシタＣ３と、を有する。
【００６９】
半導体装置１０は、入力電圧ＩＮから２系統の出力電圧ＯＵＴ１及びＯＵＴ２を生成して液晶駆動装置２０に供給する多出力電源ＩＣである。半導体装置１０には、スイッチングレギュレータ１１と、負チャージポンプ１２と、正チャージポンプ１３と、ＥＥＰＲＯＭ［Electrically Erasable Programmable Read-Only Memory］１４と、ロジック部１５が集積化されている。
【００７０】
半導体装置１０の外部において、コイルＬ１の第１端は入力電圧ＩＮの印加端に接続されている。コイルＬ１の第２端とショットキーバリアダイオードＤ１のアノードは、いずれもスイッチ電圧ＳＷの印加端（スイッチングレギュレータ１１に含まれる出力トランジスタの一端）に接続されている。ショットキーバリアダイオードＤ１のカソードは、出力電圧ＯＵＴ１の印加端に接続されている。出力キャパシタＣ１は、出力電圧ＯＵＴ１の印加端と接地端との間に接続されている。出力キャパシタＣ２は、出力電圧ＯＵＴ２の印加端と接地端との間に接続されている。フライングキャパシタＣ３は、スイッチ電圧ＳＷの印加端と負チャージポンプ１２との間に接続されている。
【００７１】
スイッチングレギュレータ１１は、出力トランジスタのオン／オフ制御によってエネルギ貯蔵素子であるコイルＬ１を駆動することにより、入力電圧ＩＮよりも高い出力電圧ＯＵＴ１を生成する昇圧型ＤＣ／ＤＣコンバータの一構成要素として機能する。
【００７２】
負チャージポンプ１２は、スイッチ電圧ＳＷを用いてフライングキャパシタＣ３を充放電させることにより、入力電圧ＩＮよりも低い負の出力電圧ＯＵＴ２（＝−ＩＮ）を生成する。負チャージポンプ１２としては、先に説明した負チャージポンプ２００ないし負チャージポンプ３００を用いればよい。なお、負チャージポンプ１２は、液晶駆動装置２０の電源として、大きな電流供給能力が要求されている。そのため、フライングキャパシタＣ３は、大容量化を優先して半導体装置１０に外部接続することが望ましい。
【００７３】
正チャージポンプ１３は、ロジック部１５からのイネーブル信号ＥＮに応じて、ＥＥＰＲＯＭ１４への書込電圧ＶＰＰを生成する。
【００７４】
ＥＥＰＲＯＭ１４は、ロジック部１５からのアクセスを受けて半導体装置１０の設定情報ＤＡＴＡ（出力電圧やスイッチング周波数などの設定情報）を不揮発的に保持する。
【００７５】
ロジック部１５は、ＥＥＰＲＯＭ１４へのデータ書込みに際して、正チャージポンプ１３へのイネーブル信号ＥＮをイネーブル時の論理レベルとすることにより、正チャージポンプ１３を駆動して書込電圧ＶＰＰを生成させると共に、ＥＥＰＲＯＭ１４に対して設定情報ＤＡＴＡの書き込みを行う。このように、ＥＥＰＲＯＭ１４へのデータ書込み時にのみ、正チャージポンプ１３を駆動する構成であれば、半導体装置１０の定常時における消費電力を削減することができる。
【００７６】
図８は、正チャージポンプ１３の一構成例を示す図である。本構成例の正チャージポンプ１３は、フローティングＮＭＯＳＦＥＴＸ１〜Ｘ５と、フライングキャパシタＸ６〜Ｘ９と、出力キャパシタＸ１０と、レギュレータＸ１１及びＸ１２と、レベルシフタＸ１３と、インバータＸ１４と、を含む。
【００７７】
本構成例の正チャージポンプ１３では、フライングキャパシタＸ６〜Ｘ９の充放電用スイッチとして、フローティングＮＭＯＳＦＥＴＸ１〜Ｘ５に各々付随するボディダイオードが用いられている。なお、正チャージポンプ１３の基本動作は、先述の正チャージポンプ１００と同様であり、スイッチ電圧ＳＷ（及びその論理反転信号）を用いてフライングキャパシタＸ６〜Ｘ９を充放電させることによって、レギュレータＸ１１から入力される電圧Ｖｂよりも高い電圧Ｖｃ（＝約４×Ｖｂ）を生成する。
【００７８】
レギュレータＸ１１は、電圧Ｖａ（例えば１０Ｖ〜４０Ｖ）から電圧Ｖｂ（例えば７Ｖ〜１０Ｖ）を生成する。レギュレータＸ１２は、電圧Ｖｃ（例えば２４Ｖ〜３６Ｖ）から書込電圧ＶＰＰ（例えば１８．５Ｖ）を生成する。
【００７９】
レベルシフタＸ１３は、電圧Ｖ０（例えば３Ｖ）と接地電圧ＧＮＤ（０Ｖ）との間でパルス駆動されるクロック信号ＣＬＫの入力を受けて、電圧Ｖｂと接地電圧ＧＮＤ（０Ｖ）との間でパルス駆動されるスイッチ電圧ＳＷを生成する。スイッチ電圧ＳＷは、フライングキャパシタＸ６及びＸ８の各一端に直接印加される一方、フライングキャパシタＸ７及びＸ９の各一端にはインバータＸ１４を介して反転印加される。クロック信号ＣＬＫに応じたチャージポンプ動作によって書込電圧ＶＰＰを生成する構成であれば、書込電圧ＶＰＰのスイッチ電圧ＳＷに対する依存性を排除することが可能となる。
【００８０】
このように、フライングキャパシタの充放電用スイッチとして、フローティングＮＭＯＳＦＥＴに付随するボディダイオードを用いるという技術的思想については、半導体装置１０の内部で高い電圧（本構成ではＥＥＰＲＯＭ１４の書込電圧ＶＰＰ）が必要となる場合にも有効である。
【００８１】
なお、正チャージポンプ１３には、大きな電流供給能力が要求されないので、ディスクリート素子の削減を優先して、フライングキャパシタＸ６〜Ｘ９はいずれも半導体装置１０に集積化することが望ましい。
【００８２】
＜その他の変形例＞
なお、上記の実施形態では、液晶表示装置に搭載される電源装置に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の用途に供される電源装置全般に広く適用することが可能である。
【００８３】
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００８４】
本発明に係る電源装置は、ＬＣＤ−ＴＶ、ＰＤＰ−ＴＶ、ＤＶＤレコーダ、ＢＤレコーダなど、様々なアプリケーションの電源として利用することが可能である。
【符号の説明】
【００８５】
１ 電源装置
１０ 半導体装置
１１ スイッチングレギュレータ
１２ 負チャージポンプ
１３ 正チャージポンプ
１４ ＥＥＰＲＯＭ
１５ ロジック部
２０ 液晶駆動装置
３０ 液晶表示装置
１００ 正チャージポンプ
１１０ 半導体装置
１１１、１１２ フローティングＮＭＯＳＦＥＴ
１１１ｄ、１１２ｄ ボディダイオード
１１１ｐ ｐｎｐ型バイポーラトランジスタ
１２０ フライングキャパシタ
１３０ 出力キャパシタ
２００ 負チャージポンプ
２１０ 半導体装置
２１１、２１２、２１３ フローティングＮＭＯＳＦＥＴ
２１１ｄ、２１２ｄ、２１３ｄ ボディダイオード
２１１ｐ ｐｎｐ型バイポーラトランジスタ
２１１ｎ ｎｐｎ型バイポーラトランジスタ
２１１ｃ キャパシタ
２１１ｒ 抵抗
２２０ フライングキャパシタ
２３０ 出力キャパシタ
３００ 負チャージポンプ
３１０ 半導体装置
３１１、３１２、３１３ フローティングＮＭＯＳＦＥＴ
３１１ｄ、３１２ｄ、３１３ｄ ボディダイオード
３２０ フライングキャパシタ
３３０ 出力キャパシタ
Ａ１ ｐ型半導体基板
Ａ２ ｎ型埋込絶縁層
Ａ３ ｎ型エピタキシャル絶縁層
Ａ４ ｐ型低絶縁層
Ａ５ ｐ型ウェル（バックゲート領域）
Ａ６ ｎ型ソース領域
Ａ７ ｎ型ドレイン領域
Ａ８ ゲート電極
Ａ９ コンタクト領域
Ａ１０ コンタクト領域
Ａ１１ コンタクト領域
Ｘ１〜Ｘ５ フローティングＮＭＯＳＦＥＴ
Ｘ６〜Ｘ１０ キャパシタ
Ｘ１１、Ｘ１２ レギュレータ
Ｘ１３ レベルシフタ
Ｘ１４ インバータ
Ｌ１ コイル
Ｄ１ ショットキーバリアダイオード
Ｃ１、Ｃ２ 出力キャパシタ
Ｃ３ フライングキャパシタ
【特許請求の範囲】
【請求項１】
フライングキャパシタの充放電用スイッチとして、半導体装置に集積化されたフローティングＮＭＯＳＦＥＴのボディダイオードを用いることを特徴とするチャージポンプ。
【請求項２】
前記フローティングＮＭＯＳＦＥＴは、
ｐ型半導体基板と、
前記ｐ型半導体基板上に形成されたｎ型ウェルと、
前記ｎ型ウェル内に形成されたｐ型ウェルと、
前記ｐ型ウェル内に形成されたｎ型ソース領域及びｎ型ドレイン領域と、
前記ｎ型ソース領域と前記ｎ型ドレイン領域との間に挟まれたチャネル領域上に形成されたゲート電極と、
を有することを特徴とする請求項１に記載のチャージポンプ。
【請求項３】
前記ｐ型ウェルは、前記ｎ型ウェルによって前記ｐ型半導体基板から電気的に絶縁されていることを特徴とする請求項２に記載のチャージポンプ。
【請求項４】
前記ｐ型半導体基板は、接地端に接続されていることを特徴とする請求項３に記載のチャージポンプ。
【請求項５】
前記ｎ型ウェルは、
前記ｐ型半導体基板内に埋込形成されたｎ型埋込絶縁層と、
前記ｎ型埋込絶縁層を取り囲むように前記ｐ型半導体基板の表層まで積層形成されたｎ型エピタキシャル絶縁層と、
を含むことを特徴とする請求項４に記載のチャージポンプ。
【請求項６】
前記フローティングＮＭＯＳＦＥＴは、前記ｐ型ウェルと前記ｎ型埋込絶縁層との間に形成されたｐ型低絶縁層を有することを特徴とする請求項５に記載のチャージポンプ。
【請求項７】
前記フライングキャパシタを充放電させて入力電圧よりも高い正の出力電圧を生成することを特徴とする請求項２〜請求項６のいずれか一項に記載のチャージポンプ。
【請求項８】
前記ｎ型ウェル、前記ｐ型ウェル、前記ｎ型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、前記ｎ型ドレイン領域が前記ボディダイオードのカソードとなることを特徴とする請求項７に記載のチャージポンプ。
【請求項９】
前記フライングキャパシタを充放電させて入力電圧から負の出力電圧を生成することを特徴とする請求項２〜請求項６のいずれか一項に記載のチャージポンプ。
【請求項１０】
前記ｐ型ウェル、前記ｎ型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、前記ｎ型ドレイン領域が前記ボディダイオードのカソードとなり、前記ｎ型ウェルが接地端に接続されていることを特徴とする請求項９に記載のチャージポンプ。
【請求項１１】
前記ｐ型ウェルが前記ボディダイオードのアノードとなり、前記ｎ型ソース領域、前記ｎ型ドレイン領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのカソードとなり、前記ｎ型ウェルが接地端に接続されていることを特徴とする請求項９に記載のチャージポンプ。
【請求項１２】
前記出力電圧の印加端と接地端との間に接続される静電保護素子として、前記半導体装置に集積化されたフローティングＮＭＯＳＦＥＴのボディダイオードを用いることを特徴とする請求項９〜請求項１１のいずれか一項に記載のチャージポンプ。
【請求項１３】
前記フライングキャパシタは、前記半導体装置に外部接続されていることを特徴とする請求項１〜請求項１２のいずれか一項に記載のチャージポンプ。
【請求項１４】
前記フライングキャパシタは、前記半導体装置に集積化されていることを特徴とする請求項１〜請求項１２のいずれか一項に記載のチャージポンプ。
【請求項１５】
請求項１〜請求項１４のいずれか一項に記載のチャージポンプを有することを特徴とする電源装置。
【請求項１】
フライングキャパシタの充放電用スイッチとして、半導体装置に集積化されたフローティングＮＭＯＳＦＥＴのボディダイオードを用いることを特徴とするチャージポンプ。
【請求項２】
前記フローティングＮＭＯＳＦＥＴは、
ｐ型半導体基板と、
前記ｐ型半導体基板上に形成されたｎ型ウェルと、
前記ｎ型ウェル内に形成されたｐ型ウェルと、
前記ｐ型ウェル内に形成されたｎ型ソース領域及びｎ型ドレイン領域と、
前記ｎ型ソース領域と前記ｎ型ドレイン領域との間に挟まれたチャネル領域上に形成されたゲート電極と、
を有することを特徴とする請求項１に記載のチャージポンプ。
【請求項３】
前記ｐ型ウェルは、前記ｎ型ウェルによって前記ｐ型半導体基板から電気的に絶縁されていることを特徴とする請求項２に記載のチャージポンプ。
【請求項４】
前記ｐ型半導体基板は、接地端に接続されていることを特徴とする請求項３に記載のチャージポンプ。
【請求項５】
前記ｎ型ウェルは、
前記ｐ型半導体基板内に埋込形成されたｎ型埋込絶縁層と、
前記ｎ型埋込絶縁層を取り囲むように前記ｐ型半導体基板の表層まで積層形成されたｎ型エピタキシャル絶縁層と、
を含むことを特徴とする請求項４に記載のチャージポンプ。
【請求項６】
前記フローティングＮＭＯＳＦＥＴは、前記ｐ型ウェルと前記ｎ型埋込絶縁層との間に形成されたｐ型低絶縁層を有することを特徴とする請求項５に記載のチャージポンプ。
【請求項７】
前記フライングキャパシタを充放電させて入力電圧よりも高い正の出力電圧を生成することを特徴とする請求項２〜請求項６のいずれか一項に記載のチャージポンプ。
【請求項８】
前記ｎ型ウェル、前記ｐ型ウェル、前記ｎ型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、前記ｎ型ドレイン領域が前記ボディダイオードのカソードとなることを特徴とする請求項７に記載のチャージポンプ。
【請求項９】
前記フライングキャパシタを充放電させて入力電圧から負の出力電圧を生成することを特徴とする請求項２〜請求項６のいずれか一項に記載のチャージポンプ。
【請求項１０】
前記ｐ型ウェル、前記ｎ型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、前記ｎ型ドレイン領域が前記ボディダイオードのカソードとなり、前記ｎ型ウェルが接地端に接続されていることを特徴とする請求項９に記載のチャージポンプ。
【請求項１１】
前記ｐ型ウェルが前記ボディダイオードのアノードとなり、前記ｎ型ソース領域、前記ｎ型ドレイン領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのカソードとなり、前記ｎ型ウェルが接地端に接続されていることを特徴とする請求項９に記載のチャージポンプ。
【請求項１２】
前記出力電圧の印加端と接地端との間に接続される静電保護素子として、前記半導体装置に集積化されたフローティングＮＭＯＳＦＥＴのボディダイオードを用いることを特徴とする請求項９〜請求項１１のいずれか一項に記載のチャージポンプ。
【請求項１３】
前記フライングキャパシタは、前記半導体装置に外部接続されていることを特徴とする請求項１〜請求項１２のいずれか一項に記載のチャージポンプ。
【請求項１４】
前記フライングキャパシタは、前記半導体装置に集積化されていることを特徴とする請求項１〜請求項１２のいずれか一項に記載のチャージポンプ。
【請求項１５】
請求項１〜請求項１４のいずれか一項に記載のチャージポンプを有することを特徴とする電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−７４７１３（Ｐ２０１３−７４７１３Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１１７７３（Ｐ２０１１−２１１７７３）
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]