【課題】信頼性に優れた半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、入力電圧ラインと誘導性負荷との間に接続される第１のスイッチング素子と、誘導性負荷と基準電圧ラインとの間に並列接続される第２のスイッチング素子とを備えている。０＜（第２のスイッチング素子の閾値電圧）＜（第２のスイッチング素子の内蔵ダイオードのオン電圧）である。第２のスイッチング素子のゲート電圧が基準電位の場合に、第１のスイッチング素子と第２のスイッチング素子との接続点の電位が、−（第２のスイッチング素子の閾値電圧）より大きくなると第２のスイッチング素子はオフし、接続点の電位が、−（第２のスイッチング素子の閾値電圧）より小さくなると第２のスイッチング素子はオンする。 （もっと読む）

【課題】半導体集積回路装置のＥＳＤ耐量を向上する。
【解決手段】半導体集積回路装置７０には、電源回路１、内部回路２、電流源３、２入力ＮＡＮＤ回路４、コンデンサＣ１、ダイオードＤ１、出力トランジスタＭＤＴ１、端子Ｐｉｎ、端子Ｐｖｃｃ、端子Ｐｖｏ、及び端子Ｐｖｓｓが設けられる。電流源３、コンデンサＣ１、及び２入力ＮＡＮＤ回路４は、端子ＰＶｏに（＋）ＥＳＤが印加されたとき、２入力ＮＡＮＤ回路４の出力側のノードＮ３の信号レベルを“Ｈｉｇｈ”レベルにして、出力トランジスタＭＤＴ１をオンさせてＥＳＤの電荷を低電位側電源Ｖｓｓ側に逃がす。 （もっと読む）

【課題】 汎用性が高く、回路システムが誤動作してしまうことを確実に抑制することができる電子回路装置、この電子回路装置を用いた回路システム、集積回路装置および電子機器を提供する。
【解決手段】 処理回路装置５９と、電圧検知回路５１とは、異なる電源供給線路に接続されて、各電源供給線路からそれぞれ電力が供給されて動作する。第２の電源供給線路６６は、バッテリ６３に接続および切断可能に設けられているが、第１の電源供給線路６２は、バッテリ６３に常時接続されている。電圧検知回路５１は、第２の電源供給線路６６がバッテリ６３に接続されている状態から、バッテリ６３から切断された状態に遷移したときに、ハイレベルおよびローベルの信号のうち、ローレベルの信号を出力する。これによって、処理回路装置５９に保護ダイオード９３が接続されていても、第２の電源供給線路６６に電圧検知回路５１から電流が流れ込んでしまうことが抑制される。 （もっと読む）

【課題】スクリーニング処が正常に完了したか否かを確認可能な半導体装置を提供する。
【解決手段】マイコンチップ４が、スクリーニング電圧発生開始制御信号とスクリーニング電圧発生開始制御信号がそれぞれ入力されたタイミングを利用してスクリーニングが開始されてから終了するまでの時間を計測し、計測された時間情報をスクリーニング時間としてメモリ１２内に記憶する。これにより、スクリーニング完了後にメモリ１２内に記憶されているスクリーニング時間を読み出し、読み出されたスクリーニング時間が所定時間であるか否かを判別することにより、スクリーニングが正常に完了したか否かを判別できるので、半導体製造業者又は半導体装置の利用者は半導体装置の初期不良品である確率の高いものを容易に発見できる。 （もっと読む）

【課題】本発明は、降圧電圧生成回路におけるパワーダウン時における電流消費を削減することを具体的な目的とする。
【解決手段】半導体集積回路は、所定の電圧を生成する電圧生成回路と、電圧生成回路が出力する所定の電圧をゲート端に受け取り、外部電源電圧をドレイン端に受け取り、外部電源電圧を所定の電圧に応じて降圧してソース端に降圧電圧を生成するＮＭＯＳトランジスタと、ＮＭＯＳトランジスタのドレイン端と外部電源電圧との間に設けられパワーダウンモードを指示するパワーダウン信号をゲート端に受け取るＰＭＯＳトランジスタを含むことを特徴とする。 （もっと読む）

【課題】任意の安定な電源電位を容易に生成することが可能なＲＦＩＤ等の半導体装置を提供する。
【解決手段】半導体装置を構成する回路を任意の安定な電源電位が必要か否かによって分類する。任意の安定な電源電位が必要な回路には、レギュレータを介してアンテナより受信した無線信号からアンテナ及び整流回路を用いて生成された電源電位を供給する。一方、任意の安定な電源電位が必要な回路以外の回路には整流回路で生成した電源電位を供給する。よって、レイアウト面積が小さい、設計が容易なレギュレータ回路を有する半導体装置を提供することができ、当該半導体装置は任意の安定な電源電位を容易に生成することが可能となる。 （もっと読む）

【課題】出力トランジスタのオン抵抗を小さくして定電圧回路における入出力電圧差を小さくすることができ、しきい値電圧の小さいトランジスタを使用したりリプル除去率等の特性を劣化させることなく、小型で高速応答が可能な定電圧回路を有する半導体装置を得る。
【解決手段】誤差増幅回路１２の出力端からは、入力電圧Ｖｉから、負電圧発生回路３から供給された負電圧Ｖｓｓまで変化する電圧が出力され、入力電圧Ｖｉと負電圧Ｖｓｓとの電圧差を出力トランジスタＭ１のゲート−ソース間電圧の絶対最大定格値よりも少し小さい電圧になるように設定することにより、出力トランジスタＭ１を破壊することなく、しかもオン抵抗が最小近くになるように出力トランジスタＭ１を駆動するようにした。 （もっと読む）

【課題】伝送効率の低下を防止することが可能な電子基板１を提供する。
【解決手段】基体１０の能動面側に、相互にインダクタンス値または適用可能周波数のる第１インダクタ素子８０および第２インダクタ素子４０が形成されている。また基体１０の能動面側にも、相互にインダクタンス値または適用可能周波数の異なる第１インダクタ素子８５および第２インダクタ素子４５が形成されている。第１インダクタ素子８０，８５は外部との電力伝送に使用され、第２インダクタ素子４０，４５は外部との通信に使用される。この電子基板１を積層すれば、電磁シールド性を有する基体１０を介して電磁波を送受信する必要がなく、伝送効率の低下を防止することができる。 （もっと読む）

【課題】 集積回路装置が静電気雑音により誤って初期化されるのを効果的に防止する。
【解決手段】 集積回路装置である制御用ＬＳＩ１００において、入出力回路用電源電圧発生回路１３０は、コア回路１１０用の電源電圧ＶＤＤ１から入出力回路１２０用の電源電圧ＶＤＤ２を発生する。パワーオン時、電源電圧ＶＤＤ２は電源電圧ＶＤＤ１より遅れて立ち上がり、これによりリセット信号発生回路１４０は、リセット信号ＲＥＳ２をコア回路１１０の制御回路１１２に供給する。その後は、マイクロコンピュータ２００からのリセットコマンドのみにより制御回路１１２の初期化が行われる。 （もっと読む）

【課題】 抵抗素子の形成された絶縁膜に加わる電界を緩和し、前記絶縁膜の破壊を防止する。
【解決手段】 スイッチングレギュレータの高電圧部を含む半導体装置であり、メインスイッチ用ＦＥＴ及び前記メインスイッチ用ＦＥＴのスタータースイッチ用ＦＥＴの周辺を複数のフィールド・リミッティング・リングで多重に囲み、前記フィールド・リミッティング・リング上にフィールド絶縁膜を形成し、前記フィールド絶縁膜上に、前記ＦＥＴのゲートと同層で、かつ前記スタータースイッチ用ＦＥＴのドレイン及びゲートと電気的に接続された抵抗素子と、前記抵抗素子を被う層間絶縁膜と、前記層間絶縁膜上に形成され、前記ＦＥＴのゲートおよびソースとそれぞれ電気的に接続される複数の配線と、前記半導体基板の裏面に形成され、前記メインスイッチ用ＦＥＴおよびスタータースイッチ用ＦＥＴのドレインと電気的に接続される裏面電極を含む半導体装置。 （もっと読む）

【課題】無線によりテストプログラムを受信する半導体装置の検査方法を提供する。
【解決手段】半導体装置の検査方法として、テストプログラムを通信信号として、テスト毎に送信する。動作テスト時に、テストプログラムを通信信号として、無線により送信することで、テスト内容を必要に応じて変化させる。これにより、テストプログラムの変更が容易になり、且つ、検査回路等が不要となる。このようにして無線チップ生産時の製造コストを削減することができる。 （もっと読む）

【課題】内部回路が受けるノイズの影響を小さくすることができる半導体装置を提供することである。
【解決手段】
ＤＣ−ＤＣコンバータ４０１は、第１の内部電位を内部電源配線５０５に供給し、微小電流用ＤＣ−ＤＣコンバータ５０１は、第２の内部電位を、ノイズの影響を受ける安定回路２３と接続された内部電源配線５０５に供給する。スイッチ５０３は、内部電源配線５０５および５０７の一方を内部回路２１と接続する。スイッチ５０３は、半導体装置の状態に応じて、内部回路２１と、内部電源配線５０５または５０７との接続を制御する。 （もっと読む）

【課題】ラッチアップを防止できるＤＣ−ＤＣコンバータのラッチアップ防止回路を提供すること。
【解決手段】入力電圧Ｖ_inが印加されて正電圧及び負電圧をそれぞれ生成する第１及び第２ＤＣ−ＤＣコンバータ（１１１、１１２）が１つのチップ内で互いに結合され、１つのＰＮＰトランジスタ及び１つのＮＰＮトランジスタから構成されるラッチアップ発生部を備えたＤＣ−ＤＣコンバータにおいて、正電圧が生成される時点で、ＰＮＰトランジスタがターンオンされ、ＮＰＮトランジスタがターンオンしない範囲の電流が第１ＤＣ−ＤＣコンバータ（１１１）に流入するように、入力電流の大きさを制限する第１経路部（１２１）と、正電圧及び負電圧がそれぞれ目標の電圧値まで達した時点で、入力電流を第１ＤＣ−ＤＣコンバータ（１１１）にそのまま流入させる第２経路部（１２２）とを備える。 （もっと読む）

【課題】 本発明は、チップ面積を縮小した半導体装置、及びチップ面積を縮小することが出来る設計装置、レイアウト設計方法、プログラム及び記録媒体を提供することを課題とする。
【解決手段】 レギュレータの配置位置を決定する際に、電源線に要する面積を縮小されるよう原電端子近傍でハードマクロへの電源線が短くなる配置位置候補を求め、各配置位置候補での面積を求め、最も小さくなる位置にレギュレータを配置する。またレギュレータを複数に分割して配置した場合の面積を求め、最も小さくなる位置にレギュレータを配置する。これにより、電源線に要する面積が少なくなり、その分チップ面積を小さくすることが出来る。 （もっと読む）