【課題】従来の複数の駆動モード及び複数の昇圧電圧を有する電子回路では、駆動モードによって一部の昇圧電圧が不要となることがある。そのようなとき、その昇圧回路を休止させていた。つまり、停止した昇圧回路は面積の無駄となってしまい、面積効率が低下するという問題を引き起こしていた。
【解決手段】本発明の電子回路は、所定の昇圧倍率を有する昇圧回路を複数備えているが、各昇圧回路の昇圧倍率（昇圧段数）を制御回路によって変更できる。さらに選択回路によって、複数の昇圧回路の出力を適宜選択することもできる。こうすれば、駆動モードにより停止した昇圧回路があっても、その昇圧回路を他の昇圧回路と並列に接続して動作させることができ、動作停止による回路面積の無駄は発生せず、回路面積効率を低下させないと共に、充電電流の増加が可能となり、昇圧電圧到達時間の短縮や負荷駆動による昇圧電圧低下時の回復時間を短縮することができる。 （もっと読む）

【課題】 素子耐圧の低い半導体プロセスを用いても電圧印加による素子の特性劣化や破壊が発生しにくいチャージポンプ回路を提供する。
【解決手段】 入力端子１と、低電位端子４ａ〜４ｄと、出力端子２と、出力コンデンサＣ７と、フライングコンデンサＣ６と、フライングコンデンサＣ６の状態を充電状態と放電状態とに交互に切り替えるよう構成された複数のトランジスタＭ１〜Ｍ４と、複数のトランジスタのゲートとソースとの間にそれぞれ接続された複数のバイアス回路１０ａ〜１０ｄと、を備え、少なくとも１つのバイアス回路が、当該バイアス回路に対応するトランジスタのゲートとソースとの間に接続された第１の抵抗Ｒ１と、第１の抵抗に並列に接続され、当該バイアス回路に対応するトランジスタをオフさせるクロック信号が入力された場合に第１の抵抗の両端に生じる電圧を所定の電圧に抑制する電圧抑制回路要素（Ｄ１）とを備える。 （もっと読む）

【課題】単一な高電圧の入力電圧で駆動し、電圧変換回路及び制御回路を有するＤＣ−ＤＣコンバータを得ること、及び、ＤＣ−ＤＣコンバータの占有面積の増大を抑制する。
【解決手段】入力電圧が印加される入力端子と、入力端子と接続され第１のトランジスタを有する電圧変換回路と、電圧変換回路を制御し珪素材料をチャネル形成領域に有する第２のトランジスタを有する制御回路と、入力端子と制御回路との間に設けられ入力電圧を入力電圧より低い電圧である電源電圧に変換する第３のトランジスタとを有し、第１のトランジスタ及び第３のトランジスタは酸化物半導体材料をチャネル形成領域に有するトランジスタであり、第２のトランジスタ、並びに、第１のトランジスタ及び第３のトランジスタは、絶縁膜を介して積層されているＤＣ−ＤＣコンバータ及びその作製に関する。 （もっと読む）

【課題】特性をさらに向上する半導体装置を提供する。
【解決手段】高電圧側電界効果トランジスタ２０ａの高電圧側ドレイン電極１１ａと、高電圧側ドレイン電極１１ａの一側方に間隔をおいて形成される高電圧側ゲート電極１２ａと、高電圧側ゲート電極１２ａの一側方に間隔をおいて形成され、高電圧側電界効果トランジスタ２０ａのソース電極であり、低電圧側電界効果トランジスタ２１ａのドレイン電極であるソース兼ドレイン電極１３ａと、ソース兼ドレイン電極１３ａの一側方に間隔をおいて形成される低電圧側電界効果トランジスタ２１ａの低電圧側ゲート電極１４ａと、低電圧側ゲート電極１４ａの一側方に間隔をおいて形成される低電圧側電界効果トランジスタ２１ａの低電圧側ソース電極１５ａとを有する。 （もっと読む）

【課題】配線抵抗及び寄生インダクタンスを低減し、スパイク状のノイズの低減を図る。
【解決手段】ＤＣ−ＤＣコンバータ１１０の半導体装置２０は、第１スイッチ素子Ｑ１と、第２スイッチ素子Ｑ２と、入力電位Ｖinが与えられる第１配線層と、インダクタＬと接続される第２配線層と、基準電位ＧＮＤが与えられる第３配線層と、インダクタＬと接続される第４配線層と、を有し、これらが同一層において一方向に並んで配置される。実装用基板１０は、入力電位Ｖinが与えられ、第１配線パターンと導通し、半導体装置の実装領域に対して一方側に隣接して配置された第５配線パターン１５と、基準電圧ＧＮＤが与えられ、第３配線パターンと導通し、実装領域に対して一方側に隣接して配置された第６配線パターン１６と、第２配線パターン及び第４配線パターンと導通し、実装領域に対して他方側に隣接して配置された第７配線パターン１７と、を有する。 （もっと読む）

【課題】デプレッション型トランジスタを用いずに外部電源電圧を降圧可能な降圧回路を提供する。
【解決手段】ダイオードストリング５２は、電源電圧を受けるための電源ポートＰＶＤＤと内部電源ライン５０の間に設けられる。ダイオードストリング５２は、カソードが内部電源ライン５０側となる向きで直列に接続された複数のダイオードＤ１〜Ｄ３を含んでいる。バイパススイッチＳＷ１は、対応するダイオードストリング５２に含まれるダイオードの少なくともひとつＤ３と並列に設けられる。バイパス制御部５４は、対応する電源電圧ＶＤＤのレベルに応じて、対応するバイパススイッチＳＷ１のオン、オフを制御する。 （もっと読む）

【課題】トランジスタにおけるオフ電流を低減し、電圧調整回路における出力電圧の変換効率を向上させる。
【解決手段】ゲート、ソース、及びドレインを有し、ゲートがソース又はドレインに電気的に接続され、ソース及びドレインの一方に第１の信号が入力され、チャネル形成層としてキャリア濃度が５×１０^１４／ｃｍ^３以下である酸化物半導体層を有するトランジスタと、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極にクロック信号である第２の信号が入力される容量素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第３の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する構成である。 （もっと読む）

【課題】サージ破壊に対する耐性を強化する。
【解決手段】スイッチ装置(10)は、半導体基板(SUB)に形成された複数の差動スイッチ(SW₁,SW₂,…)を備える。差動スイッチ(SW₁,SW₂,…)の各々は、差動トランジスタ(T1,T2)を含む。差動スイッチ(SW₁,SW₂,…)は、差動トランジスタ(T1)同士が隣接し、且つ、差動トランジスタ(T2)同士が隣接するように、半導体基板(SUB)に配置されている。 （もっと読む）

【課題】精度の高い負電圧をプログラマブルに生成することが可能な半導体装置を提供すること。
【解決手段】負電圧発生装置の出力電圧ＶＰＷを制御する負電圧検出回路に、負電圧の検出値を切り替える切り替えスイッチＴＧと、補正スイッチＴＢとを備える。補正スイッチは、切り替えスイッチと同一の構成を有するスイッチとし、オン状態に保つ。これにより、切り替えスイッチのオン抵抗の影響をキャンセルすることができる。そのため、精度の高い負電圧をプログラマブルに生成することが可能である。 （もっと読む）

【課題】各機能モジュールに供給される電源電圧をプログラムによって変更可能な半導体装置を提供すること。
【解決手段】半導体装置１には、複数のプログラマブル機能モジュール（メモリ０〜Ｎ）１５−０〜１５−Ｎが搭載される。ＤＣ／ＤＣコンバータ１１は、複数の電源電圧（Ｖｄｄ０〜Ｖｄｄ２）を生成してＰＰＳＷ１３−０〜１３−Ｎに出力する。ＰＰＳＷ１３−０〜１３−Ｎは、ＤＣ／ＤＣコンバータ１１によって生成された複数の電源電圧（Ｖｄｄ０〜Ｖｄｄ２）のいずれかを、プログラマブル機能モジュール１５−０〜１５−Ｎに選択的に接続する。したがって、プログラマブル機能モジュール１５−０〜１５−Ｎに供給される電源電圧をプログラムによって変更することが可能となる。 （もっと読む）

【課題】電源投入時に各機能回路を確実に初期化する半導体装置を提供する。
【解決手段】外部電源を所定電圧に降圧する複数の降圧回路を有する降圧回路群と、電源投入時にリセット動作を必要とする複数の機能回路と、降圧回路群から供給される内部電源の電圧が初期化動作に必要な電圧レベルを超えたことを検出したときに複数の機能回路に対してリセット指令を出力するパワーオンリセット回路と、を備える。降圧回路群の複数の降圧回路は、電源投入時から降圧動作を実行して内部電源を供給する起動時動作降圧回路群と、電源投入時は動作を停止して内部電源を供給しない起動時停止降圧回路群と、に分けられる。起動時停止降圧回路群は、パワーオンリセット回路からの配線距離が短いものから順に選択された複数の降圧回路からなる。 （もっと読む）

【目的】ＩＣチップにおけるキャパシタ占有面積を低減し、効果的に低ノイズ性能を実現するマイクロ電源モジュールを提供する。
【解決手段】分割インダクタに接続するコンデンサをＮＩＣ（負性インピーダンス変換器）５１、５２を用いた能動キャパシタ５０にすることにより受動キャパシタ５３のキャパシタ容量Ｃｏを小さくして、ＩＣチップ（電源ＩＣ１１４）におけるキャパシタ占有面積を低減し、効果的に低ノイズ性能を実現するマイクロ電源モジュールを提供することができる。 （もっと読む）

【課題】配線抵抗が低い半導体装置を提供する。
【解決手段】ＤＣ−ＤＣコンバータ１において、シリコン基板２１上に多層配線層２２を設け、シリコン基板２１及び多層配線層２２内に出力回路及びこの出力回路を制御するコントロール回路を形成する。また、多層配線層を覆う封止樹脂層２４と、多層配線層２２の最上層配線に接続され、封止樹脂層を貫通し、上端部が封止樹脂層の上面から突出した接続部材と、を設ける。接続部材の上端部は突起電極２６ａ〜２６ｄにより形成する。そして、出力回路の端子に接続された接続部材の水平断面積を、コントロール回路の端子に接続された接続部材の水平断面積よりも大きくする。 （もっと読む）

【課題】キャパシタを半導体回路デバイスと別体で実装ボードに実装しなくてもよいようにする。
【解決手段】半導体基板（１０）上に形成された、第１及び第２のスイッチトキャパシタ型降圧回路（１５＿１、１５＿２）を有し、第１のスイッチトキャパシタ型降圧回路には外部に第１のキャパシタ（２３＿１）を接続する一対の第１の外部端子が結合され、第２のスイッチトキャパシタ型降圧回路には第２のキャパシタ（２３＿２）を接続する一対の第２の外部端子が結合される半導体回路デバイスであって、多層配線基板（１００）上に前記半導体基板と前記第１及び第２のキャパシタを備え、前記第１の外部端子が前記第１のキャパシタと、前記第２の外部端子が前記第２のキャパシタと、夫々ボンディングワイヤ（１０２、１０３）等で接続され、前記多層配線基板が一つのパッケージ（１０１）に封止されている、半導体回路デバイス。 （もっと読む）

【課題】１パッケージに収められた複数の半導体チップの個々に適切な動作電圧およびストレス電圧を切り替えて供給できる半導体装置を提供する。
【解決手段】動作電圧が異なる複数の半導体チップと、外部電源からの入力電圧を受け、半導体チップに電圧を供給する電源用チップと、を１パッケージに備えた半導体装置であって、電源用チップは、１個あたりの半導体チップにつき複数の異なる電圧を切り替えて供給可能である。 （もっと読む）

【課題】複数のキャパシタと複数のスイッチ素子とを用いて、交流電圧から複数の直流電圧を生成する。
【解決手段】一端がグランドＧに接続された第１から第ＮのキャパシタＣ_１〜Ｃ_４と、一端が前記各キャパシタの他端に接続され、他端が電圧入力点１３に接続された第１から第Ｎのスイッチ素子Ｓ_１〜Ｓ_４と、一端が電圧入力点１３に接続され、他端がグランドＧに接続された第０のスイッチ素子Ｓ_０と、前記第０から第Ｎのスイッチ素子を、第０、第１、第２、・・・、第Ｎの正順序で、それぞれ所定の時間ずつオンに制御し、次にそれと逆順序でそれぞれ所定の時間ずつオンに制御する制御手段１１と、を有し、前記第１から第Ｎのキャパシタ各々に、直流電圧を発生させる直流電圧発生回路である。 （もっと読む）

【課題】内部の配線を流れる電流の大きさを測定することができる集積回路装置を提供する。
【解決手段】集積回路装置１において、基板１１に３層の配線層を積層する。そして、最上層の配線層に、コ字形状の主配線３１を形成し、その下の２層の配線層に、配線とビアによりコイル３２、３３を形成する。すなわち、コイル３２、３３は主配線３１の下方に位置し、主配線３１に対して固定されている。コイル３２、３３の形状及び巻き方向は、相互に同一である。コイル３２は主配線３１の部分３１ａの直下域に配置し、コイル３３は部分３１ｂの直下域に配置する。そして、（端子Ｔ３→配線３５→コイル３３→配線３４→コイル３２→配線３６→端子Ｔ４）からなる電流経路を形成し、この電流経路に発生する起電力に基づいて、主配線３１に流れる電流の大きさを測定する。 （もっと読む）

【課題】レベルシフト回路において、回路面積の増加やプロセスコストの増大を招くことなく、入力信号の電源電圧を低電圧化した場合にも、レベルシフト動作を確実に実行可能にする。
【解決手段】入力信号およびその反転信号を一対の相補信号としてゲートに受ける一対のＮ型トランジスタについて、単位ゲート幅サイズを小さくすることが可能なレイアウトを採用する。このレイアウト構成は、ドレイン４およびソース５を構成する、分割された複数の長方形の拡散領域１Ａ，１Ｂと、各拡散領域１Ａ，１Ｂの短辺の方向をゲート幅方向として、ゲート長方向に並べて配置された、複数のゲート３とを備え、各ゲート３同士、各ドレイン４同士、および各ソース５同士が電気的に接続されている。 （もっと読む）

【課題】半導体基板上に不揮発性メモリセルと容量素子とを形成する半導体装置において、容量素子を製造する追加工程を実施することなく、高精度な容量素子を製造できる技術を提供する。
【解決手段】容量素子形成領域に形成される容量素子において、容量素子を形成する上部電極２２全体を完全にシリサイド化する。すなわち、例えば、上部電極２２全体をコバルトシリサイド膜３１から形成する。これにより、上部電極２２と容量絶縁膜２６の境界で生じる上部電極２２の空乏化を抑制することができ、高精度な容量素子を形成することができる。 （もっと読む）

【課題】ＩＣチップに内蔵されたレギュレータの出力電圧を正確に測定可能な、レギュレータ出力電圧測定回路を提供する。ＩＣチップに内蔵されたレギュレータの出力電圧を正確に測定する上で、パッドの増加を必要としない、レギュレータ出力電圧測定回路を提供する。
【解決手段】レギュレータと、ＬＳＩテスタの電圧測定用プローブとの間に、一切の電流が流れないので、正確な電圧測定が可能となる。ＩＣチップの各入出力端子が、それぞれ対応する入出力回路から切断された上でレギュレータの負荷電流を外部に排出するので、パッド数の増加は不用である。 （もっと読む）